CN104900615A - 一种提高键合力的方法及一种半导体键合结构 - Google Patents
一种提高键合力的方法及一种半导体键合结构 Download PDFInfo
- Publication number
- CN104900615A CN104900615A CN201510237662.5A CN201510237662A CN104900615A CN 104900615 A CN104900615 A CN 104900615A CN 201510237662 A CN201510237662 A CN 201510237662A CN 104900615 A CN104900615 A CN 104900615A
- Authority
- CN
- China
- Prior art keywords
- bonding
- silicon chip
- teos layer
- load
- device silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 82
- 239000010703 silicon Substances 0.000 claims abstract description 82
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 13
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004992 fission Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本发明涉及半导体制作技术领域，尤其涉及一提高键合力的方法及一种半导体键合结构，通过在器件硅片之上制备一LD TEOS层代替传统工艺中制备的TEOS层，然后于等离子体发生工艺中完成制备有LD TEOS层的器件硅片与负载硅片的键合，使得键合力大幅度提高，有效提高了产品的良率，增大了工艺窗口。
Description
技术领域
本发明涉及半导体制作技术领域，尤其涉及一种提高键合力的方法及一种半导体键合结构。
背景技术
对于CIS(CMOS Image Sensor，影响传感器，简称CIS)产品，键合是整个工艺流程中之冠重要的核心制程，而负载硅片与晶圆硅片键合的键合力又是键合制程中的关键指标，它决定这后续流程是否能够顺利进行下去，也影响着产品硅片边缘的缺陷和产品良率。
常规技术中，键合的过程是首先于器件硅片的与负载硅片键合的表面附着一层材质为TEOS(Tetraethylorthosilicate，硅酸乙酯，简称TEOS)的薄膜，然后在等离子体发生器中完成器件硅片与负载硅片的键合，但是由于材质为TEOS薄膜具有较低的硅氧比且具有较高的WER(Wet Each Rate，湿法刻蚀速率，简称WER)，使得键合力较小，容易在后续的工艺中剥离，从而造成产品的缺陷以及降低产品的良率。
因此，如何提高负载硅片与晶圆硅片之间的键合力成为本领域技术人员面临的一大难题。
发明内容
针对上述问题，本发明提出一种提高键合力的方法及一种半导体键合结构，通过在器件硅片的与负载硅片键合的表面附着材质为LDTEOS(Low deposition Tetraethylorthosilicate，低沉积正硅酸乙酯，简称LD TEOS)的薄膜，使器件硅片与负载硅片的键合力大大提高，该技术方案具体为：
一种提高键合力的方法，应用于硅片的键合工艺中，其中，所述方法包括：
提供器件硅片和负载硅片；
于所述器件硅片之上制备LD TEOS层；
将所述负载硅片键合至所述LD TEOS层之上，以将所述器件硅片与负载硅片键合。
上述的提高键合力的方法，其中，所述方法还包括：
提供一原始硅片；
于所述原始硅片上制备半导体器件，以形成所述器件硅片。
上述的提高键合力的方法，其中，采用等离子体键合工艺将将所述器件硅片与负载硅片键合。
上述的提高键合力的方法，其中，采用氮离子进行所述等离子体键合工艺。
上述的提高键合力的方法，其中，采用化学气相沉积工艺于所述器件硅片之上制备所述LD TEOS层。
一种半导体键合结构，其中，所述半导体键合结构包括：
负载硅片；
LD TEOS层，设置于所述负载硅片之上；
器件硅片，设置于所述LD TEOS层之上；
其中，所述器件硅片通过所述LD TEOS层与所述负载硅片键合。
上述的半导体键合结构，其中，所述器件硅片上设置有半导体器件。
上述的半导体键合结构，其中，采用等离子体键合工艺将将所述器件硅片与负载硅片键合。
上述的半导体键合结构，其中，采用氮离子进行所述等离子体键合工艺。
上述的半导体键合结构，其中，采用化学气相沉积工艺于所述器件硅片之上制备所述LD TEOS层。
本发明具有的优点以及能达到的有益效果：
通过采用本发明的技术方案，有效提高了负载硅片和晶圆硅片的键合力，提升了产品的良率，增大了工艺窗口。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明提高键合力方法流程图；
图2是本发明一实施例等离子体工艺处理后效果示意图；
图3是本发明一实施例中半导体键合结构结构示意图；
图4是本发明一实施例使用本发明前后键合力比对图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
本发明一种提高键合力的方法，应用于硅片的键合工艺中，其中，参见图1所示结构，该方法具体包括：
首先，提供器件硅片1和负载硅片2。
其中，在此之前首先提供一原始硅片，并在原始硅片上制备半导体器件，形成器件硅片。
然后，于所述器件硅片之上制备LD TEOS层3。
在本发明一个优选实施例中，采用化学气相沉积工艺于所述器件硅片之上制备所述LD TEOS层。
最后，将负载硅片2键合至LD TEOS层3之上，以将器件硅片1与负载硅片2键合。
参见图2所示结构，在等离子工艺处理过程中，LD TEOS层3的SI-O键断裂，同时负载硅片的即将与LD TEOS层3键合的表面的SI-O键断裂；继续于等离子发生器中将LD TEOS层3的SI键断裂与负载硅片的即将与LD TEOS层3键合的表面的O键键合或者LDTEOS层3的O键断裂与负载硅片的即将与LD TEOS层3键合的表面的SI键键合，以形成半导体键合结构。
其中，在等离子体发生器中采用N+使负载硅片2键合至LDTEOS层3之上，以完成器件硅片1与负载硅片2的键合。
本发明还提供一种半导体键合结构，参见图3所示结构，该半导体键合结构是采用本方法所公开的键合方法制备而成，该键合结构包括：
负载硅片2。
LD TEOS层3，设置于所述负载硅片之上。
器件硅片1，设置于所述LD TEOS层之上，该器件硅片上设置有半导体器件。
其中，器件硅片2通过所述LD TEOS层3与所述负载硅片2键合。
不难看出，该半导体键合结构是采用本发明公开的提高键合力的方法制备的键合结构的实施例，因此，在本发明公开的提高键合的方法中公开的内容在本半导体键合结构中同样适用，同时，本半导体键合结构实施例中公开的内容在提高键合力的方法中也适用。
其中，常规键合工艺中，制备TEOS层于器件硅片之上，然后将负载硅片键合至TEOS层之上，由于，TEOS层比LD TEOS层具有较低的硅氧比以及较高的WER，这就使得使用LD TEOS层得到的负载硅片与器件硅片的键合力高。
参见图4所示结构，为采用LD TEOS层与采用TEOS层得到的键合力比对图，其中，纵坐标代表的是键合力的大小，横坐标标识的是键合力跟键合后时间长短的关系，其中，三条线分别代表不同的位置。从图中可以看出，使用LD TEOS层得到的负载硅片与器件硅片的键合力约为使用TEOS层得到的负载硅片与器件硅片的键合力的2.5倍。
综上所述，本发明通过在器件硅片之上制备一LD TEOS层代替传统工艺中制备的TEOS层，然后于等离子体发生工艺中完成制备有LD TEOS层的器件硅片与负载硅片的键合，使得键合力大幅度提高，有效提高了产品的良率，增大了工艺窗口。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种提高键合力的方法，应用于硅片的键合工艺中，其特征在于，所述方法包括：
提供器件硅片和负载硅片；
于所述器件硅片之上制备LD TEOS层；
将所述负载硅片键合至所述LD TEOS层之上，以将所述器件硅片与负载硅片键合。
2.如权利要求1所述的提高键合力的方法，其特征在于，所述方法还包括：
提供一原始硅片；
于所述原始硅片上制备半导体器件，以形成所述器件硅片。
3.如权利要求1所述的提高键合力的方法，其特征在于，采用等离子体键合工艺将将所述器件硅片与负载硅片键合。
4.如权利要求3所述的提高键合力的方法，其特征在于，采用氮离子进行所述等离子体键合工艺。
5.如权利要求1所述的提高键合力的方法，其特征在于，采用化学气相沉积工艺于所述器件硅片之上制备所述LD TEOS层。
6.一种半导体键合结构，其特征在于，所述半导体键合结构包括：
负载硅片；
LD TEOS层，设置于所述负载硅片之上；
器件硅片，设置于所述LD TEOS层之上；
其中，所述器件硅片通过所述LD TEOS层与所述负载硅片键合。
7.如权利要求6所述的半导体键合结构，其特征在于，所述器件硅片上设置有半导体器件。
8.如权利要求6所述的半导体键合结构，其特征在于，采用等离子体键合工艺将将所述器件硅片与负载硅片键合。
9.如权利要求8所述的半导体键合结构，其特征在于，采用氮离子进行所述等离子体键合工艺。
10.如权利要求6所述的半导体键合结构，其特征在于，采用化学气相沉积工艺于所述器件硅片之上制备所述LD TEOS层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510237662.5A CN104900615A (zh) | 2015-05-08 | 2015-05-08 | 一种提高键合力的方法及一种半导体键合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510237662.5A CN104900615A (zh) | 2015-05-08 | 2015-05-08 | 一种提高键合力的方法及一种半导体键合结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104900615A true CN104900615A (zh) | 2015-09-09 |
Family
ID=54033189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510237662.5A Pending CN104900615A (zh) | 2015-05-08 | 2015-05-08 | 一种提高键合力的方法及一种半导体键合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900615A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671614A (zh) * | 2017-08-10 | 2019-04-23 | 长江存储科技有限责任公司 | 一种晶圆键合方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050142783A1 (en) * | 2003-12-31 | 2005-06-30 | Kim In S. | Methods of fabricating gate spacers for semiconductor devices |
| WO2008087516A1 (en) * | 2007-01-15 | 2008-07-24 | S.O.I.Tec Silicon On Insulator Technologies | Process for fabricating a hybrid substrate |
| CN101317258A (zh) * | 2005-11-28 | 2008-12-03 | 硅绝缘体技术有限公司 | 通过分子黏附进行键合的方法和设备 |
| CN103117235A (zh) * | 2013-01-31 | 2013-05-22 | 上海新傲科技股份有限公司 | 等离子体辅助键合方法 |
-
2015
- 2015-05-08 CN CN201510237662.5A patent/CN104900615A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050142783A1 (en) * | 2003-12-31 | 2005-06-30 | Kim In S. | Methods of fabricating gate spacers for semiconductor devices |
| CN101317258A (zh) * | 2005-11-28 | 2008-12-03 | 硅绝缘体技术有限公司 | 通过分子黏附进行键合的方法和设备 |
| WO2008087516A1 (en) * | 2007-01-15 | 2008-07-24 | S.O.I.Tec Silicon On Insulator Technologies | Process for fabricating a hybrid substrate |
| CN103117235A (zh) * | 2013-01-31 | 2013-05-22 | 上海新傲科技股份有限公司 | 等离子体辅助键合方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671614A (zh) * | 2017-08-10 | 2019-04-23 | 长江存储科技有限责任公司 | 一种晶圆键合方法 |
| CN109671614B (zh) * | 2017-08-10 | 2020-08-21 | 长江存储科技有限责任公司 | 一种晶圆键合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105140171B (zh) | 一种绝缘体上材料的制备方法 | |
| RU2639612C1 (ru) | Способ изготовления подложки "кремний на изоляторе" и подложка "кремний на изоляторе" | |
| CN104409411A (zh) | 半导体器件及其形成方法 | |
| CN106611739A (zh) | 衬底及其制造方法 | |
| CN105140143A (zh) | 一种晶圆键合工艺 | |
| CN103794471A (zh) | 一种化合物半导体衬底的制备方法 | |
| CN105845557B (zh) | 实现多晶硅栅极平坦化的方法 | |
| US20160093661A1 (en) | Image sensor having an embedded color filter and its preparation method | |
| CN104900615A (zh) | 一种提高键合力的方法及一种半导体键合结构 | |
| JP2017079323A (ja) | Ｓｏｉ構造および製造方法 | |
| CN102446727A (zh) | 一种对包含氮化硅的刻蚀硬掩膜层的刻蚀方法 | |
| CN107546114A (zh) | 一种SiC高压功率器件结终端的制备方法 | |
| CN101459061B (zh) | 一种弛豫薄SiGe虚拟衬底的制备方法 | |
| CN103066093B (zh) | 一种用深槽隔离制造影像传感器的方法及影像传感器结构 | |
| JP6927143B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| CN106531649A (zh) | 一种提高晶圆键合程度的方法 | |
| CN103021812B (zh) | 一种ⅲ-ⅴoi结构的制备方法 | |
| CN103811422B (zh) | 一种cmos硅片裂片的处理装置及其处理方法 | |
| CN106887406B (zh) | 一种阵列基板的制作方法 | |
| CN105140199A (zh) | 顶层金属薄膜结构以及铝制程工艺方法 | |
| CN103035515B (zh) | 沟槽的填充方法 | |
| CN206163512U (zh) | 一种紫外外延片结构 | |
| CN110534417B (zh) | 硅基半导体与化合物半导体异构集成方法及异构集成器件 | |
| CN105206536A (zh) | 一种增强键合强度的晶圆键合方法及结构 | |
| CN109360805A (zh) | 一种图形soi硅片的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150909 |