CN105206536A - 一种增强键合强度的晶圆键合方法及结构 - Google Patents

一种增强键合强度的晶圆键合方法及结构 Download PDF

Info

Publication number
CN105206536A
CN105206536A CN201510504497.5A CN201510504497A CN105206536A CN 105206536 A CN105206536 A CN 105206536A CN 201510504497 A CN201510504497 A CN 201510504497A CN 105206536 A CN105206536 A CN 105206536A
Authority
CN
China
Prior art keywords
wafer
silica membrane
ground floor
layer
bond strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510504497.5A
Other languages
English (en)
Other versions
CN105206536B (zh
Inventor
孙鹏
胡胜
王前文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201510504497.5A priority Critical patent/CN105206536B/zh
Publication of CN105206536A publication Critical patent/CN105206536A/zh
Application granted granted Critical
Publication of CN105206536B publication Critical patent/CN105206536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83359—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种增强键合强度的晶圆键合方法,包括，提供两片待键合的晶圆,分别为晶圆一和晶圆二；在晶圆一的表面上淀积形成第一层二氧化硅薄膜,在晶圆二的表面上进行热氧化处理形成热氧化层；在经过平坦化处理的第一层二氧化硅薄膜上淀积形成富硅的第二层二氧化硅薄膜,所述第一层二氧化硅薄膜上和所述第二层二氧化硅薄膜上均分布有未饱和成键的硅原子，且所述第二层二氧化硅薄膜上的未饱和成键的硅原子浓度高于第一层二氧化硅薄膜上的未饱和成键的硅原子浓度；将晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触进行键合。本发明可以提高晶圆键合强度，可以消除封装过程中晶圆键合界面有裂缝的现象。

Description

一种增强键合强度的晶圆键合方法及结构
技术领域
本发明涉及一种晶圆键合方法及结构，具体的涉及一种增强键合强度的晶圆键合方法及结构。
背景技术
晶圆级芯片尺寸封装(WaferLevelChipScalePackaging,WLCSP)工艺是集成电路新型封装方式，WLCSP封装具有较小封装尺寸与较佳的电性表现的优势，较容易组装制程，降低整体生产成本等优点，现行的晶圆键合工艺所生产的晶圆在WLCSP封装过程中，出现晶圆键合界面有裂缝的现象，而晶圆键合强度在其中起重要的决定作用，但是现有的晶圆键合工艺难以满足WLCSP封装所需的键合强度。
发明内容
本发明所要解决的技术问题是提供一种增强键合强度的晶圆键合方法及结构，可以消除CSP封装过程中晶圆键合界面有裂缝的现象。
本发明解决上述技术问题的技术方案如下：一种增强键合强度的晶圆键合方法,包括以下步骤,
步骤一,提供两片待键合的晶圆,分别为晶圆一和晶圆二；
步骤二,在晶圆一的表面上淀积形成第一层二氧化硅薄膜,在晶圆二的表面上进行热氧化处理形成热氧化层；
步骤三,对晶圆一的第一层二氧化硅薄膜进行平坦化处理；
步骤四,在经过平坦化处理的第一层二氧化硅薄膜上淀积形成富硅的第二层二氧化硅薄膜,所述第一层二氧化硅薄膜上和所述第二层二氧化硅薄膜上均分布有未饱和成键的硅原子，且所述第二层二氧化硅薄膜上的未饱和成键的硅原子浓度高于第一层二氧化硅薄膜上的未饱和成键的硅原子浓度；
步骤五,将晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触进行键合。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，在晶圆一的表面上通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成第一层二氧化硅薄膜,在经过平坦化处理的第一层二氧化硅薄膜上通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成第二层二氧化硅薄膜。
进一步，所述第二层二氧化硅薄膜的淀积速率低于第一层二氧化硅薄膜的淀积速率，且所述第二层二氧化硅薄膜的淀积速率为第一层二氧化硅薄膜的淀积速率为
进一步，在所述步骤三中，对晶圆一上淀积的第一层二氧化硅薄膜进行平坦化处理采用的是机械研磨平坦化处理。
进一步,在所述步骤四中，晶圆一的第一层二氧化硅薄膜与晶圆二的热氧化层进行键合强度为0.5J/m2～1.2J/m2。
进一步,晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触进行键合形成的键合强度为1.5～3.0J/m2。
本发明的有益效果是：本发明采用富硅的第二层二氧化硅薄膜(利用低淀积速率形成的二氧化硅薄膜LDTEOS)与热氧化层进行键合，富硅的第二层二氧化硅薄膜(键合面上的未饱和成键的Si原子比传统的二氧化硅薄膜(即第一层二氧化硅薄膜NormalTEOS)键合面上未饱和成键的Si原子多，从而在晶圆键合过程中形成更多地硅羟基(Si-OH)，那么晶圆键合界面处单位面积化学键浓度增加，使得晶圆键合强度显著增强；传统的二氧化硅薄膜(即第一层二氧化硅薄膜NormalTEOS)如果直接与晶圆二的热氧化层进行键合,则其晶圆键合的强度小于1.2J/M2，具体的范围为0.5J/m2～1.2J/m2。而本发明由新的第二层二氧化硅薄膜的晶圆键合面而产生的晶圆键合方法，可以提高晶圆键合强度，其具体范围为1.5J/m2～3.0J/m2，从而可以满足新型WLCSP(WaferLevelChipScalePackaging,晶圆级晶片尺寸封装)封装工艺所需的晶圆键合强度，可以消除CSP封装过程中晶圆键合界面有裂缝的现象。
基于上述一种增强键合强度的晶圆键合方法,本发明还提供一种增强键合强度的晶圆键合结构。
一种增强键合强度的晶圆键合结构，包括晶圆一和晶圆二，所述晶圆一的表面上淀积有一层二氧化硅薄膜,在所述第一层二氧化硅薄膜上淀积有富硅的第二层二氧化硅薄膜，所述第一层二氧化硅薄膜表面上和所述第二层二氧化硅薄膜的表面上分布有未饱和成键的硅原子，且所述第二层二氧化硅薄膜表面上的未饱和成键的硅原子多于第一正硅酸乙酯薄膜表面上的未饱和成键的硅原子，所述晶圆二的表面上通过热氧化处理形成有热氧化层，所述晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触，并通过接触进行键合得到晶圆一和晶圆二的键合结构。
进一步，所述第一层二氧化硅薄膜和第二层二氧化硅薄膜均通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成，所述第二层二氧化硅薄膜的淀积速率低于第一层二氧化硅薄膜的淀积速率，且所述第二层二氧化硅薄膜的淀积速率为第一层二氧化硅薄膜的淀积速率为所述晶圆一的表面上淀积的第一层二氧化硅薄膜为机械研磨平坦化处理过的薄膜。
进一步，所述晶圆一的第二层二氧化硅薄膜表面与晶圆二的热氧化层相接触进行键合形成的键合强度为1.5J/m2～3.0J/m2。
进一步，所述晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触进行键合形成的键合强度为2.5J/m2。
本发明的有益效果是：本发明一种增强键合强度的晶圆键合结构的晶圆键合强度范围达到1.5J/m2～3.0J/m2，从而可以满足新型WLCSP(WaferLevelChipScalePackaging,晶圆级晶片尺寸封装)封装工艺所需的晶圆键合强度，可以消除CSP封装过程中晶圆键合界面有裂缝的现象。
附图说明
图1为本发明一种增强键合强度的晶圆键合方法生成的晶圆一的结构示意图；
图2为本发明一种增强键合强度的晶圆键合方法生成的晶圆二的结构示意图图；
图3为本发明一种增强键合强度的晶圆键合方法中晶圆一和晶圆二的键合结构示意图。
附图中，各标号所代表的部件列表如下：
1、晶圆一，2、第一层二氧化硅薄膜，3、第二层二氧化硅薄膜，4、晶圆二，5、热氧化层。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1、图2和图3所示，一种增强键合强度的晶圆键合方法,包括以下步骤,
步骤一,提供两片待键合的晶圆,分别为晶圆一1和晶圆二4；
步骤二,在晶圆一1的表面上淀积形成第一层二氧化硅薄膜2,在晶圆二4的表面上进行热氧化处理形成热氧化层5；
步骤三,对晶圆一1的第一层二氧化硅薄膜2进行平坦化处理；
步骤四,在经过平坦化处理的第一层二氧化硅薄膜2上淀积形成富硅的第二层二氧化硅薄膜3,所述第一层二氧化硅薄膜2上和所述第二层二氧化硅薄膜3上均分布有未饱和成键的硅原子，且所述第二层二氧化硅薄膜3上的未饱和成键的硅原子浓度高于第一层二氧化硅薄膜2上的未饱和成键的硅原子浓度；
步骤五,将晶圆一1的第二层二氧化硅薄膜3与晶圆二4的热氧化层5相接触进行键合。
在晶圆一1的表面上通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成第一层二氧化硅薄膜2,在经过平坦化处理的第一层二氧化硅薄膜2上通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成第二层二氧化硅薄膜3。低的淀积速率可以作为形成富硅的第二层二氧化硅薄膜3生成的一种方式，也可以通过其他方式形成富硅的第二层二氧化硅薄膜3，例如通过调整反应温度，反应功率或者反应压力，也可以形成富硅的第二层二氧化硅薄膜3，在本具体实施例中，主要采用低的淀积速率，具体的，所述第二层二氧化硅薄膜3的淀积速率低于第一层二氧化硅薄膜2的淀积速率，且所述第二层二氧化硅薄膜3的淀积速率为第一层二氧化硅薄膜2的淀积速率为在所述步骤三中，对晶圆一1上淀积的第一层二氧化硅薄膜2进行平坦化处理采用的是机械研磨平坦化处理。在所述步骤四中，晶圆一1的第一层二氧化硅薄膜2与晶圆二4的热氧化层5进行键合强度为0.5J/m2～1.2J/m2。晶圆一1的第二层二氧化硅薄膜3与晶圆二4的热氧化层5相接触进行键合形成的键合强度为1.5～3.0J/m2。
本发明采用晶圆一1的富硅的第二层二氧化硅薄膜3(利用低淀积速率形成的二氧化硅薄膜LDTEOS)与晶圆二4的热氧化层5进行键合，富硅的第二层二氧化硅薄膜3的键合面上的未饱和成键的Si原子比传统的二氧化硅薄膜即晶圆1的第一层二氧化硅薄膜2(NormalTEOS)键合面上未饱和成键的Si原子多，从而在晶圆键合过程中形成更多地硅羟基(Si-OH)，那么晶圆键合界面处单位面积化学键浓度增加，使得晶圆键合强度显著增强；传统的二氧化硅薄膜即第一层二氧化硅薄膜2(NormalTEOS)，如果直接与晶圆二4的热氧化层5进行键合,则其晶圆键合的强度小于1.2J/M2，具体的范围为0.5J/m2～1.2J/m2；而本发明由新的第二层二氧化硅薄膜3的晶圆键合面而产生的晶圆键合方法，可以提高晶圆键合强度，其具体范围为1.5J/m2～3.0J/m2，从而可以满足新型WLCSP(WaferLevelChipScalePackaging,晶圆级晶片尺寸封装)封装工艺所需的晶圆键合强度，可以消除CSP封装过程中晶圆键合界面有裂缝的现象。
基于上述一种增强键合强度的晶圆键合方法,本发明还提供一种增强键合强度的晶圆键合结构。
如图3所示，一种增强键合强度的晶圆键合结构，包括晶圆一1和晶圆二4，所述晶圆一1的表面上淀积有一层二氧化硅薄膜2,在所述第一层二氧化硅薄膜2上淀积有富硅的第二层二氧化硅薄膜3，所述第一层二氧化硅薄膜2表面上和所述第二层二氧化硅薄膜3的表面上分布有未饱和成键的硅原子，且所述第二层二氧化硅薄膜3表面上的未饱和成键的硅原子多于第一正硅酸乙酯薄膜2表面上的未饱和成键的硅原子，所述晶圆二4的表面上通过热氧化处理形成有热氧化层5，所述晶圆一1的第二层二氧化硅薄膜3与晶圆二4的热氧化层5相接触，并通过接触进行键合得到晶圆一1和晶圆二4的键合结构。
所述第一层二氧化硅薄膜2和第二层二氧化硅薄膜3均通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成，所述第二层二氧化硅薄膜3的淀积速率低于第一层二氧化硅薄膜2的淀积速率，且所述第二层二氧化硅薄膜3的淀积速率为第一层二氧化硅薄膜2的淀积速率为所述晶圆一1的表面上淀积的第一层二氧化硅薄膜2为机械研磨平坦化处理过的薄膜。
所述晶圆一1的第二层二氧化硅薄膜3表面与晶圆二4的热氧化层5相接触进行键合形成的键合强度为1.5J/m2～3.0J/m2。
具体的，在本实施例中，所述晶圆一1的第二层二氧化硅薄膜3与晶圆二4的热氧化层5相接触进行键合形成的键合强度为2.5J/m2。。
本发明一种增强键合强度的晶圆键合结构的晶圆键合强度范围达到1.5J/m2～3.0J/m2，从而可以满足新型WLCSP(WaferLevelChipScalePackaging,晶圆级晶片尺寸封装)封装工艺所需的晶圆键合强度，可以消除CSP封装过程中晶圆键合界面有裂缝的现象。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种增强键合强度的晶圆键合方法,其特征在于:包括以下步骤,
步骤一,提供两片待键合的晶圆,分别为晶圆一和晶圆二；
步骤二,在晶圆一的表面上淀积形成第一层二氧化硅薄膜,在晶圆二的表面上进行热氧化处理形成热氧化层；
步骤三,对晶圆一的第一层二氧化硅薄膜进行平坦化处理；
步骤四,在经过平坦化处理的第一层二氧化硅薄膜上淀积形成富硅的第二层二氧化硅薄膜,所述第一层二氧化硅薄膜上和所述第二层二氧化硅薄膜上均分布有未饱和成键的硅原子，且所述第二层二氧化硅薄膜上的未饱和成键的硅原子浓度高于第一层二氧化硅薄膜上的未饱和成键的硅原子浓度；
步骤五,将晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触进行键合。
2.根据权利要求1所述的一种增强键合强度的晶圆键合方法，其特征在于：在晶圆一的表面上通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成第一层二氧化硅薄膜,在经过平坦化处理的第一层二氧化硅薄膜上通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成第二层二氧化硅薄膜。
3.根据权利要求1或2所述的一种增强键合强度的晶圆键合方法，其特征在于：所述第二层二氧化硅薄膜的淀积速率低于第一层二氧化硅薄膜的淀积速率，且所述第二层二氧化硅薄膜的淀积速率为第一层二氧化硅薄膜的淀积速率为
4.根据权利要求1或2所述的一种增强键合强度的晶圆键合方法，其特征在于：在所述步骤三中，对晶圆一上淀积的第一层二氧化硅薄膜进行平坦化处理采用的是机械研磨平坦化处理。
5.根据权利要求1或2所述的一种增强键合强度的晶圆键合方法，其特征在于：在所述步骤四中，晶圆一的第一层二氧化硅薄膜与晶圆二的热氧化层进行键合强度为0.5J/m2～1.2J/m2。
6.根据权利要求1或2所述的一种增强键合强度的晶圆键合方法，其特征在于：晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触进行键合形成的键合强度为1.5～3.0J/m2。
7.一种增强键合强度的晶圆键合结构，其特征在于：包括晶圆一和晶圆二，所述晶圆一的表面上淀积有一层二氧化硅薄膜,在所述第一层二氧化硅薄膜上淀积有富硅的第二层二氧化硅薄膜，所述第一层二氧化硅薄膜表面上和所述第二层二氧化硅薄膜的表面上分布有未饱和成键的硅原子，且所述第二层二氧化硅薄膜表面上的未饱和成键的硅原子多于第一正硅酸乙酯薄膜表面上的未饱和成键的硅原子，所述晶圆二的表面上通过热氧化处理形成有热氧化层，所述晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触，并通过接触进行键合得到晶圆一和晶圆二的键合结构。
8.根据权利要求7所述的一种增强键合强度的晶圆键合结构，其特征在于：所述第一层二氧化硅薄膜和第二层二氧化硅薄膜均通过正硅酸乙酯和臭氧O3反应采用气相淀积法淀积形成，所述第二层二氧化硅薄膜的淀积速率低于第一层二氧化硅薄膜的淀积速率，且所述第二层二氧化硅薄膜的淀积速率为第一层二氧化硅薄膜的淀积速率为所述晶圆一的表面上淀积的第一层二氧化硅薄膜为机械研磨平坦化处理过的薄膜。
9.根据权利要求7或8所述的一种增强键合强度的晶圆键合结构，其特征在于：所述晶圆一的第二层二氧化硅薄膜表面与晶圆二的热氧化层相接触进行键合形成的键合强度为1.5J/m2～3.0J/m2。
10.根据权利要求9所述的一种增强键合强度的晶圆键合结构，其特征在于：所述晶圆一的第二层二氧化硅薄膜与晶圆二的热氧化层相接触进行键合形成的键合强度为2.5J/m2。
CN201510504497.5A 2015-08-17 2015-08-17 一种增强键合强度的晶圆键合方法及结构 Active CN105206536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510504497.5A CN105206536B (zh) 2015-08-17 2015-08-17 一种增强键合强度的晶圆键合方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510504497.5A CN105206536B (zh) 2015-08-17 2015-08-17 一种增强键合强度的晶圆键合方法及结构

Publications (2)

Publication Number Publication Date
CN105206536A true CN105206536A (zh) 2015-12-30
CN105206536B CN105206536B (zh) 2018-03-09

Family

ID=54954129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510504497.5A Active CN105206536B (zh) 2015-08-17 2015-08-17 一种增强键合强度的晶圆键合方法及结构

Country Status (1)

Country Link
CN (1) CN105206536B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019029237A1 (en) * 2017-08-10 2019-02-14 Yangtze Memory Technologies Co., Ltd. WING BONDING METHOD AND STRUCTURE THEREOF

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备
CN102376653A (zh) * 2010-08-20 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
CN103794542A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 半导体衬底的形成方法
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备
CN102376653A (zh) * 2010-08-20 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
CN103794542A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 半导体衬底的形成方法
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019029237A1 (en) * 2017-08-10 2019-02-14 Yangtze Memory Technologies Co., Ltd. WING BONDING METHOD AND STRUCTURE THEREOF
CN110168699A (zh) * 2017-08-10 2019-08-23 长江存储科技有限责任公司 晶圆键合方法及其结构
US10679854B2 (en) 2017-08-10 2020-06-09 Yangtze Memory Technologies Co., Ltd. Wafer bonding method and structure thereof
US11342185B2 (en) 2017-08-10 2022-05-24 Yangtze Memory Technologies Co., Ltd. Wafer bonding method and structure thereof

Also Published As

Publication number Publication date
CN105206536B (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
CN105185720B (zh) 一种增强键合强度的超薄热氧化晶圆键合工艺
Bao et al. A review of silicon-based wafer bonding processes, an approach to realize the monolithic integration of Si-CMOS and III–V-on-Si wafers
Moriceau et al. Overview of recent direct wafer bonding advances and applications
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
JP2008294417A5 (zh)
CN108122823B (zh) 晶圆键合方法及晶圆键合结构
CN1744298A (zh) 一种绝缘体上硅的制作方法
JP2009010351A5 (zh)
SG166738A1 (en) Method for manufacturing soi substrate and soi substrate
EP2076920A1 (en) Methods of fabricating glass-based substrates and apparatus employing same
CN105140143B (zh) 一种晶圆键合工艺
CN109411340A (zh) 晶圆键合方法
CN105185719B (zh) 一种锁扣式混合键合方法
TW200814341A (en) Thin film photovoltaic structure and fabrication
CN103477420A (zh) 永久性粘合晶片的方法
CN102832160A (zh) 一种soi硅片的制备方法
KR20120112533A (ko) 접합 웨이퍼의 제조 방법
JP2008258304A (ja) 半導体基板の製造方法
WO2014005379A1 (zh) 一种goi晶片结构的制备方法
CN105206536A (zh) 一种增强键合强度的晶圆键合方法及结构
CN103065945B (zh) 一种影像传感器晶圆的键合方法
CN103137474A (zh) 以贴片方式制造场终止型igbt器件的方法
JP2011512040A5 (zh)
CN108962815B (zh) 一种soi材料的制备方法
TW200618166A (en) An etching method, a method of forming a trench isolation structure, a semiconductor substrate and a semiconductor apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant