CN105140143B - 一种晶圆键合工艺 - Google Patents

一种晶圆键合工艺 Download PDF

Info

Publication number
CN105140143B
CN105140143B CN201510459577.3A CN201510459577A CN105140143B CN 105140143 B CN105140143 B CN 105140143B CN 201510459577 A CN201510459577 A CN 201510459577A CN 105140143 B CN105140143 B CN 105140143B
Authority
CN
China
Prior art keywords
wafer
wafer bonding
bonding
silicon nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510459577.3A
Other languages
English (en)
Other versions
CN105140143A (zh
Inventor
王言虹
王前文
胡胜
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201510459577.3A priority Critical patent/CN105140143B/zh
Publication of CN105140143A publication Critical patent/CN105140143A/zh
Application granted granted Critical
Publication of CN105140143B publication Critical patent/CN105140143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合工艺，包括如下步骤：提供第一晶圆；于所述第一晶圆上表面制备一TEOS层；提供第二晶圆；于所述第二晶圆的上表面形成一氧化层；沉积一氮化硅层以将所述氧化层的上表面予以覆盖；以所述氮化硅层和所述TEOS层为键合面键合所述第一晶圆和所述第二晶圆。本发明通过于第二晶圆的氧化层之上沉积氮化硅层作为第二晶圆与第一晶圆的TEOS层键合的键合面，使得晶圆键合界面处的单位面积化学键浓度增加，从而可以显著提高晶圆键合强度，消除WLCSP封装过程中晶圆键合界面有裂缝的现象，进而可以满足新型WLCSP封装工艺的要求。

Description

一种晶圆键合工艺
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合工艺。
背景技术
随着半导体技术的发展以及消费电子市场的驱动，封装技术向更轻、更薄、体积更小、电热性能更优良的方向发展。芯片封装工艺由逐个芯片封装向圆片级封装转变，而晶圆级芯片尺寸封装(Wafer Level Chip Scale Package，简称WLCSP)因具有高密度、可靠性高，较小的封装尺寸，较佳的电性表现，较容易组装制程，降低整体生产成本等优点而正好满足封装工艺的要求而逐渐成为目前最先进也是最重要的封装形式之一。
目前，晶圆级芯片尺寸封装广泛的应用于消费类芯片产品的封装，但是现有的晶圆键合工艺难以满足WLCSP封装所需的键合强度。现行的晶圆键合工艺所生产的晶圆在WLCSP封装过程中，出现晶圆键合界面有裂缝的现象，这是本领域技术人员所不愿看到的。
因此，如何找到一种晶圆键合工艺，以提高晶圆键合强度，消除WLCSP封装过程中晶圆键合界面有裂缝的现象成为本领域技术人员致力于研究的方向。
发明内容
针对上述存在的问题，本发明公开一种晶圆键合工艺，包括如下步骤：
提供第一晶圆；
于所述第一晶圆上表面制备一TEOS层；
提供第二晶圆；
于所述第二晶圆的上表面形成一氧化层；
沉积一氮化硅层，以将所述氧化层的上表面予以覆盖；
以所述氮化硅层和所述TEOS层为键合面，将所述第一晶圆与所述第二晶圆键合。
作为一个优选的实施例，上述的晶圆键合工艺中：
所述氧化层为氧化硅层。
作为一个优选的实施例，上述的晶圆键合工艺中：
通过热氧化工艺于所述第二晶圆的上表面形成所述氧化层。
作为一个优选的实施例，上述的晶圆键合工艺还包括：
分别对所述TEOS层和所述氮化硅层进行平坦化处理之后，将所述第一晶圆与所述第二晶圆键合。
作为一个优选的实施例，上述的晶圆键合工艺中：
采用化学机械抛光工艺分别对所述TEOS层和所述氮化硅层进行平坦化处理。
作为一个优选的实施例，上述的晶圆键合工艺中：
采用化学气相沉积法沉积所述氮化硅层。
作为一个优选的实施例，上述的晶圆键合工艺中：
采用混合键合工艺以所述氮化硅层和所述TEOS层为键合面将所述第一晶圆与所述第二晶圆键合。
作为一个优选的实施例，上述的晶圆键合工艺中：
所述晶圆键合工艺应用于晶圆级芯片尺寸封装工艺中。
本发明公开的晶圆键合工艺，通过于第二晶圆的氧化层之上沉积氮化硅层作为第二晶圆与第一晶圆的TEOS层键合的键合面，使得晶圆键合界面处的单位面积化学键浓度增加，从而可以显著提高晶圆键合强度，消除WLCSP封装过程中晶圆键合界面有裂缝的现象，进而可以满足新型WLCSP封装工艺的要求。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1-6是本发明实施例中晶圆键合工艺的流程结构示意图；
图7是本发明实施例中晶圆键合工艺的流程示意图；
图8a是采用传统的晶圆键合工艺进行WLCSP封装后的键合界面的电子显微镜示意图；
图8b是采用本发明的晶圆键合工艺进行WLCSP封装后的键合界面的电子显微镜示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
如图7所示，本实施例提供了一种晶圆键合工艺，可应用于晶圆级芯片尺寸封装工艺中，具体包括如下步骤：
步骤S1，提供第一晶圆101，该第一晶圆101包括衬底层和介质层(衬底层和介质层图中均未标示)，衬底层可为内设晶体管单元(MOSFET Cell)的硅衬底层，介质层(例如后段制程层或互连多层)内设置有金属互连线，硅衬底层中晶体管的各个电极都相应耦合连接到介质层内的与之对应的金属互连线上，由于衬底层、介质层和金属互连线均非本发明改进的重点，为了减少不必要的重复，在此便不予赘述，如图1所示的结构。
步骤S2，于第一晶圆101上表面制备TEOS(四乙基原硅酸盐)层102，在本发明的一个实施例中，采用化学气相沉积(例如低压化学气相沉积)的方法于第一晶圆101上表面制备该TEOS层102，形成如图2所示的结构。
在本发明一个优选的实施例中，在形成该TEOS层102之后，还包括对该TEOS层102进行平坦化处理的步骤，以提高晶圆键合的精度，进一步的，可采用化学机械抛光法(Chemial mechanical planarization，简称CMP)对TEOS层102进行平坦化处理。
步骤S3，提供第二晶圆201，该第二晶圆201可以为已制备有若干半导体器件的晶圆，如图3所示的结构。
步骤S4，于第二晶圆201的上表面形成一氧化层202，形成如图4所示的结构。
在本发明一个优选的实施例中，该氧化层202为氧化硅层。
在本发明一个优选的实施例中，通过热氧化工艺于第二晶圆201的上表面形成氧化层202，也就是说，该氧化层202为热氧化层(Thermal Oxide)。
步骤S5，沉积一氮化硅层203以将氧化层202的上表面予以覆盖；在本发明的实施例中，可以采用化学气相沉积法沉积氮化硅层203，形成如图5所示的结构。
在本发明一个优选的实施例中，在形成该氮化硅层203之后，还包括对该氮化硅层203进行平坦化处理的步骤，以提高晶圆键合的精度，进一步的，可采用化学机械抛光法对氮化硅层203进行平坦化处理。
显而易见的，步骤S1、步骤S2和步骤S3、步骤S4、步骤S5的顺序是可以互换的，即可以先进行步骤S3、步骤S4、步骤S5，再进行步骤S1、步骤S2，也可以根据具体需求在步骤之间进行调整，只要不影响本发明的目的即可。
步骤S6，以氮化硅层203和TEOS层102为键合面键合第一晶圆101和第二晶圆201，形成如图6所示的结构。
在本发明一个优选的实施例中，采用混合键合工艺以氮化硅层203和TEOS层102为键合面键合第一晶圆101和第二晶圆201。
具体的，键合第一晶圆101和所述第二晶圆201的步骤可以为：在将第一晶圆101倒置后，使得第一晶圆101和第二晶圆201面对面接触，之后采用混合键合工艺或者其他键合工艺将位于TEOS层102的上表面和位于第二晶圆201上的氮化硅层203的上表面键合在一起，然后采用减薄工艺对第一晶圆101的衬底进行减薄，形成键合晶圆。
在经过WLCSP封装后，如图8a和图8b虚线所包含部分对比可知，本发明所采用的晶圆键合工艺在进行WLCSP封装后的键合界面裂缝较传统键合工艺明显消除，这是由于氮化硅键合面比热氧化层键合面上未饱和成键的Si原子多，从而在晶圆键合过程中形成更多地硅羟基(Si-OH)，那么晶圆键合界面处单位面积化学键浓度增加，从而使得晶圆键合强度显著增强
实践证明，本发明这种由氮化硅键合面和TEOS键合面组成的晶圆键合工艺，可以将晶圆键合强度由传统工艺的0.85J/m2提高到2.25J/m2，从而可以满足新型封装工艺所需的晶圆键合强度。
综上，本发明公开的晶圆键合工艺，通过于第二晶圆的氧化层之上沉积氮化硅层作为第二晶圆与第一晶圆的TEOS层键合的键合面，而可以显著提高晶圆键合强度，消除WLCSP封装过程中晶圆键合界面有裂缝的现象，进而可以满足新型WLCSP封装工艺的要求。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种晶圆键合工艺，其特征在于，包括如下步骤：
提供第一晶圆；
于所述第一晶圆上表面制备一TEOS层；
提供第二晶圆；
于所述第二晶圆的上表面形成一氧化层；
沉积一氮化硅层，以将所述氧化层的上表面予以覆盖；
以所述氮化硅层和所述TEOS层为键合面，将所述第一晶圆与所述第二晶圆键合；
所述工艺还包括：
分别对所述TEOS层和所述氮化硅层进行平坦化处理之后，将所述第一晶圆与所述第二晶圆键合；
其中，采用化学机械抛光工艺分别对所述TEOS层和所述氮化硅层进行平坦化处理。
2.如权利要求1所述的晶圆键合工艺，其特征在于，所述氧化层为氧化硅层。
3.如权利要求1所述的晶圆键合工艺，其特征在于，通过热氧化工艺于所述第二晶圆的上表面形成所述氧化层。
4.如权利要求1所述的晶圆键合工艺，其特征在于，采用化学气相沉积法沉积所述氮化硅层。
5.如权利要求1所述的晶圆键合工艺，其特征在于，采用混合键合工艺以所述氮化硅层和所述TEOS层为键合面将所述第一晶圆与所述第二晶圆键合。
6.如权利要求1所述的晶圆键合工艺，其特征在于，所述晶圆键合工艺应用于晶圆级芯片尺寸封装工艺中。
CN201510459577.3A 2015-07-30 2015-07-30 一种晶圆键合工艺 Active CN105140143B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510459577.3A CN105140143B (zh) 2015-07-30 2015-07-30 一种晶圆键合工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510459577.3A CN105140143B (zh) 2015-07-30 2015-07-30 一种晶圆键合工艺

Publications (2)

Publication Number Publication Date
CN105140143A CN105140143A (zh) 2015-12-09
CN105140143B true CN105140143B (zh) 2019-01-22

Family

ID=54725445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510459577.3A Active CN105140143B (zh) 2015-07-30 2015-07-30 一种晶圆键合工艺

Country Status (1)

Country Link
CN (1) CN105140143B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957836A (zh) * 2016-06-01 2016-09-21 格科微电子（上海）有限公司 半导体器件的扇出型晶圆级封装方法
CN110875231A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
JP2021535613A (ja) 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージ方法及びパッケージ構造
CN115911073B (zh) * 2023-01-09 2023-08-11 湖北江城芯片中试服务有限公司 一种半导体结构及其制作方法、图像传感器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备
CN103038863A (zh) * 2010-06-30 2013-04-10 康宁股份有限公司 制备用于结合的表面的氧等离子体转化方法
CN103871870A (zh) * 2014-02-28 2014-06-18 武汉新芯集成电路制造有限公司 一种去除晶圆键合边缘缺陷的方法
CN104167372A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 一种混合键合方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
US20110180896A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Method of producing bonded wafer structure with buried oxide/nitride layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺
CN103038863A (zh) * 2010-06-30 2013-04-10 康宁股份有限公司 制备用于结合的表面的氧等离子体转化方法
CN103871870A (zh) * 2014-02-28 2014-06-18 武汉新芯集成电路制造有限公司 一种去除晶圆键合边缘缺陷的方法
CN104167372A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 一种混合键合方法

Also Published As

Publication number Publication date
CN105140143A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN105140143B (zh) 一种晶圆键合工艺
CN100561709C (zh) 三维集成电路的形成方法
CN103426732B (zh) 低温晶圆键合的方法及通过该方法形成的结构
CN105185720B (zh) 一种增强键合强度的超薄热氧化晶圆键合工艺
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
CN108122823B (zh) 晶圆键合方法及晶圆键合结构
CN103633013B (zh) 硅通孔封装结构的形成方法
CN103779351B (zh) 三维封装结构及其制造方法
CN105185719B (zh) 一种锁扣式混合键合方法
CN103280449A (zh) 一种背照图像传感器的制造方法
CN103579103A (zh) 三维叠层封装方法以及影像传感器的制作方法
CN104979226A (zh) 一种铜的混合键合方法
US8455996B1 (en) Wafer level packaging method and a packaging structure using thereof
CN102842488A (zh) 在衬底的双面制造器件的方法以及衬底
CN106800273A (zh) 一种在基片背面形成标记的方法
KR101343343B1 (ko) 반도체 칩의 3ｄ 적층 패키지 및 그 제조방법
CN107697882A (zh) 用于制造半导体器件的工艺以及相应半导体器件
US8017497B2 (en) Method for manufacturing semiconductor
Chung et al. 3D Stacking DRAM using TSV technology and microbump interconnect
CN104992910B (zh) 一种金属突刺混合键合方法
CN105977236B (zh) 键合晶圆结构及其制备方法
CN104370271A (zh) 一种mems器件集成工艺
TWI606528B (zh) 半導體裝置的製作方法
CN212303631U (zh) 一种减少临时键合过程气泡形成的键合结构
CN109196627A (zh) 包含无任何贯通孔的内插层的半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant