CN103633013B - 硅通孔封装结构的形成方法 - Google Patents

硅通孔封装结构的形成方法 Download PDF

Info

Publication number
CN103633013B
CN103633013B CN201210299744.9A CN201210299744A CN103633013B CN 103633013 B CN103633013 B CN 103633013B CN 201210299744 A CN201210299744 A CN 201210299744A CN 103633013 B CN103633013 B CN 103633013B
Authority
CN
China
Prior art keywords
silicon
silicon substrate
hole
germanium
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210299744.9A
Other languages
English (en)
Other versions
CN103633013A (zh
Inventor
李凤莲
倪景华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210299744.9A priority Critical patent/CN103633013B/zh
Priority to US13/730,833 priority patent/US8853077B2/en
Publication of CN103633013A publication Critical patent/CN103633013A/zh
Application granted granted Critical
Publication of CN103633013B publication Critical patent/CN103633013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种硅通孔封装结构的形成方法，包括：提供锗硅衬底，在所述锗硅衬底表面形成硅衬底；在所述硅衬底的第一表面上形成半导体器件，在所述硅衬底的第一表面和半导体器件表面形成层间介质层和位于层间介质层内的金属互连结构；形成贯穿所述硅衬底的硅通孔，所述硅通孔的顶部表面与金属互连结构电学连接；利用气体腐蚀工艺或湿法刻蚀工艺去除所述锗硅衬底，直到暴露出所述硅衬底的第二表面和所述硅通孔的底部表面。由于所述气体腐蚀工艺或湿法刻蚀工艺不会对硅衬底产生应力作用，因此所述硅衬底的厚度可以很薄，可以有效的降低硅通孔的形成深度，降低成本，避免刻蚀形成过深的通孔时对通孔侧壁的损伤，不会影响最终形成的硅通孔的电学性能。

Description

硅通孔封装结构的形成方法
技术领域
本发明涉及半导体制造技术，特别涉及一种硅通孔封装结构的形成方法。
背景技术
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(DieStacking)、封装堆叠(PackageStacking)和基于硅通孔(ThroughSiliconVia，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。
目前形成硅通孔的主要方法包括：利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成绝缘层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层，形成硅通孔；对所述硅衬底的与第一表面相对的第二表面进行化学机械抛光，使得所述硅衬底减薄，直到暴露出所述硅通孔的底部表面，利用所述硅通孔将所述硅衬底表面的半导体器件和位于与硅衬底表面相对的另一表面的另一硅衬底上的半导体器件电学连接。更多关于硅通孔的形成工艺请参考公开号为US2011/0034027A1的美国专利文献。
但是由于所述硅衬底需要通过化学机械抛光工艺进行减薄，而化学机械研磨工艺会对硅衬底产生应力作用，因此减薄后最终形成的硅衬底的厚度不能过小，至少也需要200微米，因此所述硅通孔的深度也至少需要200微米，提高了形成硅通孔的工艺复杂度，提高了成本。
发明内容
本发明解决的问题是提供一种硅通孔封装结构的形成方法，可以大幅降低最终形成的硅通孔的深度。
为解决上述问题，本发明技术方案还提供了一种硅通孔封装结构的形成方法，包括：提供锗硅衬底，在所述锗硅衬底表面形成硅衬底，所述硅衬底包括与锗硅衬底相接触的第二表面和与第二表面相对的第一表面；在所述硅衬底的第一表面上形成半导体器件，在所述硅衬底的第一表面和半导体器件表面形成层间介质层和位于层间介质层内的金属互连结构；形成贯穿所述硅衬底的硅通孔，所述硅通孔的顶部表面与金属互连结构电学连接；利用气体腐蚀工艺或湿法刻蚀工艺去除所述锗硅衬底，直到暴露出所述硅衬底的第二表面和所述硅通孔的底部表面。
可选的，除去所述锗硅衬底的工艺为先对所述锗硅衬底进行背磨工艺，等到所述锗硅衬底的厚度小于某一特定值后，再除去剩余的锗硅衬底。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液为热盐酸。
可选的，所述湿法刻蚀工艺包括浸泡方式或喷涂方式。
可选的，所述气体腐蚀工艺的腐蚀气体为HCl，流量范围为20～200标况毫升每分，反应腔内的压力范围0.05～1托，反应腔内的温度范围为300摄氏度～800摄氏度。
可选的，所述湿法刻蚀工艺或气体腐蚀工艺对锗硅衬底和硅衬底的刻蚀选择比大于100:1。
可选的，还包括，在去除所述锗硅衬底之前，在所述硅衬底上的层间介质层表面形成粘合层，并利用所述粘合层将承载基片与所述层间介质层表面相粘合。
可选的，去除所述锗硅衬底后，利用高温烘烤或化学溶剂浸泡工艺将所述承载基片与层间介质层表面相剥离。
可选的，所述高温烘烤的温度范围为120摄氏度～200摄氏度。
可选的，还包括，在形成所述硅通孔后，在所述层间介质层表面形成第一钝化层和第一金属焊点，所述第一金属焊点与金属互连结构电学连接。
可选的，还包括，去除所述锗硅衬底后，在所述硅衬底的第二表面、硅通孔的底部表面形成底部互连层，在所述底部互连层和硅衬底的第二表面形成第二钝化层，所述第二钝化层暴露出部分底部互连层，在所述暴露出的底部互连层表面形成第二金属焊点。
可选的，形成所述硅通孔的工艺在形成半导体器件之前进行。
可选的，形成所述硅通孔的工艺在形成半导体器件之后，在形成金属互连结构之前进行。
可选的，形成所述硅通孔的工艺在形成所述金属互连结构之后进行。
可选的，所述锗硅衬底的厚度范围为50微米～750微米。
可选的，所述锗硅层中锗的摩尔百分比含量范围为40％～90％。
可选的，所述硅衬底的厚度范围为10微米～100微米。
与现有技术相比，本发明具有以下优点：
本发明实施例通过在锗硅衬底上形成硅衬底，并在所述硅衬底内形成硅通孔，利用气体腐蚀工艺或湿法刻蚀工艺去除所述锗硅衬底，由于气体腐蚀工艺或湿法刻蚀工艺不会对硅衬底产生应力作用，因此所述硅衬底的厚度可以很薄，可以有效的降低硅通孔的形成深度，降低成本，避免刻蚀形成过深的通孔时对通孔侧壁的损伤，不会影响最终形成的硅通孔的电学性能。
进一步的，所述锗硅层中锗的摩尔百分比含量范围为40％～90％，使得利用HCl的气体腐蚀工艺或利用热盐酸的湿法刻蚀工艺对所述锗硅材料和硅材料的刻蚀选择比大于100:1，在去除所述锗硅衬底的同时，不会对硅衬底造成很大的损耗。
附图说明
图1是本发明实施例的硅通孔封装结构的形成方法的流程示意图；
图2至图9为本发明实施例的硅通孔封装结构的形成过程的剖面结构示意图。
具体实施方式
由于在现有技术中，需要利用化学机械抛光工艺对硅衬底进行减薄，直到暴露出所述填充满铜的通孔，而利用化学机械抛光工艺对硅衬底进行减薄有应力作用，使得最终形成的硅衬底的厚度不能过小，最终形成的硅通孔的深度也不能过小，因此发明人经过研究，提出了一种硅通孔封装结构的形成方法，通过在锗硅衬底上形成硅衬底，并在所述硅衬底内形成硅通孔，利用气体腐蚀工艺或湿法刻蚀工艺去除所述锗硅衬底，由于气体腐蚀工艺或湿法刻蚀工艺不会对硅衬底产生应力作用，因此所述硅衬底的厚度可以很薄，可以有效的降低硅通孔的形成深度，降低成本，避免刻蚀形成过深的通孔时对通孔侧壁的损伤，不会影响最终形成的硅通孔的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施例首先提供了一种硅通孔封装结构的形成方法，请参考图1，为本发明实施例的硅通孔封装结构的形成方法的流程示意图，具体包括：
步骤S101，提供锗硅衬底，在所述锗硅衬底表面形成硅衬底，所述硅衬底包括与锗硅衬底相接触的第二表面和与第二表面相对的第一表面；
步骤S102，在所述硅衬底的第一表面上形成半导体器件，在所述硅衬底的第一表面和半导体器件表面形成层间介质层和位于层间介质层内的金属互连结构；
步骤S103，形成贯穿所述硅衬底、层间介质层的硅通孔，在所述硅通孔的顶部表面形成金属层，所述金属层与金属互连结构电学连接；
步骤S104，在所述金属层和层间介质层表面形成第一钝化层，所述第一钝化层暴露出部分金属层，在所述暴露出的部分金属层表面形成第一金属焊点；
步骤S105，所述层间介质层表面形成粘合层，并利用所述粘合层将承载基板与层间介质层相粘合；
步骤S106，利用气体腐蚀工艺去除所述锗硅衬底，直到暴露出所述硅衬底的第二表面和所述硅通孔的底部表面；
步骤S107，在所述硅衬底的第二表面、硅通孔的底部表面形成底部互连层，在所述底部互连层和硅衬底的第二表面形成第二钝化层，所述第二钝化层暴露出部分底部互连层，在所述暴露出的底部互连层表面形成第二金属焊点；
步骤S108，去除所述粘合层和承载基板。
请参考图2至图9，为本发明实施例的硅通孔封装结构的形成过程的剖面结构示意图。
请参考图2，提供锗硅衬底100，在所述锗硅衬底100表面形成硅衬底110，所述外硅延层110包括与锗硅衬底100相接触的第二表面112和与第二表面112相对的第一表面111。
所述锗硅衬底100在后续形成半导体器件、层间介质层、金属互连结构时作为硅衬底的支撑层，可以提高进行上述工艺时硅衬底的机械强度。其中，所述锗硅衬底100的厚度范围为50微米～750微米，所述锗硅衬底中锗的摩尔百分比范围为40％～90％，有利于提高湿法刻蚀时的刻蚀选择比。。
所述硅衬底110为后续形成半导体器件、层间介质层、金属互连结构个硅通孔的基底。所述锗硅衬底100表面形成硅衬底110的工艺为外延工艺或化学气相沉积工艺。在本实施例中，所述硅衬底110的形成工艺为外延工艺，具体工艺包括：利用H2、N2、Ar、He等气体作为载气，将SiH4、Si2H6、Si3H8、卤化硅烷、有机硅烷等含硅气体作为硅源通入到反应腔中，所述硅源的流量范围为5sccm～500sccm，所述载气的流量范围为1slm～100slm，所述反应腔的温度范围为500摄氏度～800摄氏度，反应腔的压强范围为0.1torr～600torr，利用所述外延工艺形成的硅衬底110的厚度范围为10微米～100微米。由于后续形成的硅通孔贯穿所述硅衬底，所述硅通孔与所述硅衬底110的深度相对应，因此需要形成的硅通孔的深度范围也大致为10微米～100微米，而现有技术中所述硅通孔的深度范围至少大于200微米，本发明实施例的硅通孔的深度远远小于现有技术的硅通孔的深度，可以大幅降低形成硅通孔的成本，并可以避免形成深通孔时对通孔侧壁的损伤，不会影响最终形成的硅通孔的电学性能。且由于利用外延工艺或化学气相沉积工艺控制硅衬底的形成厚度较利用化学机械研磨工艺控制硅衬底的厚度更容易，通过控制所述外延工艺或化学气相沉积工艺形成的硅衬底的厚度，有利于控制最终形成硅衬底的厚度和硅通孔的深度。
请参考图3，在所述硅衬底110的第一表面111上形成半导体器件120，在所述硅衬底110的第一表面111和半导体器件120表面形成层间介质层130和位于层间介质层130内的金属互连结构140。
所述半导体器件120为MOS晶体管、二极管、存储器、电容、电阻、电感等其中一种或几种。在本发明实施例的图3至图9中，以一个MOS晶体管作为半导体器件的示例。所述层间介质层130包括一层或多层介质层，所述一层或多层介质层内具有金属互连结构140，所述金属互连结构140包括金属层和位于相邻金属层之间的导电插塞，所述金属互连结构140与半导体器件120电学连接。由于形成半导体器件120、层间介质层130、金属互连结构140的工艺为本领域技术人员的公知技术，本领域技术人员可以根据不同需要形成不同的半导体器件及层间介质层、金属互连结构，在此不作详述。
在本实施例中，部分金属互连结构140暴露在层间介质层130表面，使得后续和与硅通孔电学连接的金属层相连接。且当需要在所述层间介质层上形成第一金属焊点以使得所述半导体器件通过第一金属焊点与外电路或另一个硅衬底上的半导体器件电学连接时，所述第一金属焊点与暴露在层间介质层表面的金属互连结构电学连接。
在其他实施例中，当所述半导体器件通过硅通孔在硅衬底的第二表面与外电路或另一硅衬底上的半导体器件电学连接时，所述金属互连结构不暴露在层间介质层表面。
请参考图4，形成贯穿所述硅衬底110和层间介质层130的硅通孔150，在所述硅通孔150的顶部表面形成金属层145，所述金属层145与所述金属互连结构140电学连接。
在本实施例中，形成所述硅通孔150的具体工艺包括：利用深反应离子刻蚀(DRIE)工艺对所述层间介质层130、硅衬底110进行刻蚀，形成贯穿所述硅衬底110和层间介质层130的第一通孔(未标示)，所述第一通孔的深度大于或等于所述硅衬底110和层间介质层130的总厚度；在所述第一通孔侧壁和底部表面形成绝缘层(未图示)，所述绝缘层的材料为氧化硅，在所述绝缘层表面形成扩散阻挡层(未图示)，所述扩散阻挡层的材料为钛、钽、氮化钽、氮化钛等，在所述扩散阻挡层表面利用电镀工艺形成填充满所述第一通孔的铜金属层，利用化学机械研磨工艺除去位于层间介质层130表面的铜金属层、扩散阻挡层，所述第一通孔内的金属层、扩散阻挡层形成硅通孔150。在形成所述硅通孔150后，在所述硅通孔150表面和层间介质层130表面形成金属层145，且所述金属层145与所述金属互连结构140电学连接，使得所述硅通孔150通过金属互连结构140与半导体器件120电学连接。
在其他实施例中，形成所述硅通孔的工艺可以在形成半导体器件之前完成，具体工艺包括：在所述锗硅衬底表面形成硅衬底后，对所述硅衬底进行刻蚀形成第二通孔，所述第二通孔的深度大于或等于所述硅衬底的深度；在所述第二通孔侧壁和底部表面形成绝缘层，在所述绝缘层表面形成扩散阻挡层，在所述扩散阻挡层表面形成填充满所述第二通孔的铜金属层，利用化学机械研磨工艺除去位于所述硅衬底表面的铜金属层、扩散阻挡层，所述第二通孔内的金属层、扩散阻挡层形成硅通孔。在后续形成金属互连结构时，在所述硅通孔顶部表面形成导电插塞与金属互连结构电学连接，利用所述导电插塞将所述硅通孔与半导体器件电学连接。由于所述硅通孔在形成半导体器件之前形成，形成所述体积较大的硅通孔不会对半导体器件造成影响，且由于所述硅通孔不用贯穿所述层间介质层，硅通孔的深度较小，形成硅通孔的成本较低。
在其他实施例中，形成所述硅通孔的工艺还可以在形成半导体器件和第一层间介质层后进行，具体工艺包括：在所述硅衬底的第一表面上形成半导体器件后，在所述硅衬底的第一表面、半导体器件表面形成第一层间介质层，对所述第一层间介质层、硅衬底进行刻蚀形成第三通孔，所述第三通孔的深度大于或等于所述第一层间介质层、硅衬底的总深度；在所述第三通孔侧壁和底部表面形成绝缘层，在所述绝缘层表面形成扩散阻挡层，在所述扩散阻挡层表面形成填充满所述第三通孔的铜金属层，利用化学机械研磨工艺除去位于所述第一层间介质层表面的铜金属层、扩散阻挡层，所述第三通孔内的金属层、扩散阻挡层形成硅通孔。形成所述硅通孔后，在所述第一层间介质层内形成与半导体器件电学连接的导电插塞，在所述硅通孔的顶部表面、第一层间介质层表面和导电插塞表面形成第一金属互连层，在所述第一层间介质层表面形成若干层层间介质层和若干层位于层间介质层之间的金属互连层和导电插塞，所述所有的金属互连层和导电插塞构成金属互连结构，所述硅通孔和半导体器件通过所述金属互连结构电学连接。
请参考图5，在所述金属层145和层间介质层130表面形成第一钝化层135，所述第一钝化层135暴露出部分金属层145，在所述暴露出的部分金属层145表面形成第一金属焊点180。
所述第一钝化层135的材料为氮化硅、氮化硅、氮氧化硅等，所述第一钝化层135可以保护金属层免受湿法刻蚀的影响。在本实施例中，所述半导体器件120通过所述金属互连结构140、第一金属焊点180与外电路、另一硅衬底上的半导体器件电学连接，所述第一金属焊点180包括焊盘、焊球等。
在其他实施例中，当所述半导体器件通过硅通孔在硅衬底的第二表面与外电路或另一硅衬底上的半导体器件电学连接时，所述第一钝化层覆盖所有的金属层，不在所述金属层表面形成焊点。
请参考图6，在所述第一钝化层135表面形成粘合层160，并利用所述粘合层160将承载基板165与第一钝化层135相粘合。
在其他实施例中，当所述层间介质层表面未形成所述第一金属焊点和第一钝化层时，在所述层间介质层表面形成粘合层，并利用所述粘合层将承载基板与层间介质层相粘合。
所述粘合层160的材料为非永久性胶，在后续工艺中，可以通过加热、化学溶剂浸泡等方式去除。
所述承载基板165为玻璃基板、单晶硅基板或有机基板，由于所述承载基板165与第一钝化层135相粘合，可以提高所述硅衬底110、层间介质层130的机械特性，使得后续去除所述锗硅衬底100时硅衬底110不会发生开裂或断裂。且由于所述粘合层160、承载基板165覆盖住了所述层间介质层130表面暴露出的第一金属焊点180表面，使得后续湿法刻蚀溶液不会对所述第一金属焊点180造成不良影响。
在其他实施例中，还可以不在所述第一钝化层表面形成粘合层和承载基板，当形成所述第一钝化层、第一金属焊点后，不粘合所述承载基板，直接利用湿法刻蚀工艺去除锗硅衬底，由于湿法刻蚀工艺不会对硅衬底产生应力作用，即使是采用较薄的硅衬底和层间介质层作为支撑，也不会使得硅衬底产生断裂和开裂，节省了工艺步骤。且在对所述锗硅衬底进行湿法刻蚀时，采用喷射的方式将刻蚀溶液喷射到锗硅衬底表面，所述刻蚀溶液不会对与锗硅衬底表面相对的另一表面的第一金属焊点造成损伤。
请参考图7，利用气体腐蚀工艺除去所述锗硅衬底100(请参考图6)，直到暴露出所述硅衬底110的第二表面112和硅通孔150的底部表面。
在本实施例中，所述气体腐蚀工艺的腐蚀气体为HCl，流量范围为20～200标况毫升每分，反应腔内的压力范围0.05～1托，反应腔内的温度范围为300摄氏度～800摄氏度。所述HCl的腐蚀气体对锗的摩尔百分比含量为40％～90％的锗硅材料和硅材料的刻蚀选择比大于100:1，利用所述湿法刻蚀工艺在去除所述锗硅衬底100的同时，不会对所述硅衬底110造成很大的损耗，可有效的控制硅衬底110的厚度。且所述气体腐蚀工艺不会对硅衬底110产生应力作用，即使所述硅衬底110的厚度很小，所述硅衬底110也不会因为应力作用发生开裂或断裂，所述硅衬底110最终的厚度可以远远小于现有技术的硅衬底最终的厚度，有利于芯片小型化，还可有效降低硅通孔的深度，降低形成硅通孔的成本。
在其他实施例中，利用湿法刻蚀工艺对所述锗硅衬底进行刻蚀，所述湿法刻蚀工艺的刻蚀溶液为热盐酸，采用浸泡方式或喷射方式将所述热盐酸形成于锗硅衬底表面，利用所述热盐酸刻蚀锗硅衬底。由于热盐酸对锗的摩尔百分比含量为40％～90％的锗硅材料和硅材料的刻蚀选择比大于100:1，利用所述湿法刻蚀工艺在去除所述锗硅衬底的同时，不会对所述硅衬底造成很大的损耗，可有效的控制硅衬底的厚度。且所述湿法刻蚀工艺不会对硅衬底产生应力作用，即使所述硅衬底的厚度很小，所述硅衬底也不会因为应力作用发生开裂或断裂，所述硅衬底最终的厚度可以远远小于现有技术的硅衬底最终的厚度，有利于芯片小型化，还可有效降低硅通孔的深度，降低形成硅通孔的成本。由于所述硅通孔的深度大于或等于在硅衬底和层间介质层的总厚度，在去除所述锗硅衬底时会暴露出部分硅通孔，而硅通孔内填充的金属为铜，铜不与盐酸发生反应，所述刻蚀溶液不会对硅通孔造成损伤。
在其他实施例中，还可以先对所述锗硅衬底进行背磨工艺，所述背磨工艺包括磨削、研磨、化学机械抛光(CMP)、干式抛光(drypolishing)、电化学腐蚀(electrochemicaletching)、等离子辅助化学腐蚀(PACE)、常压等离子腐蚀(atmosphericdownstreamplasmaetching，ADPE)其中一种或多种的组合，等到所述锗硅衬底的厚度小于某一特定值后，再利用气体腐蚀工艺或湿法刻蚀工艺，除去剩余的锗硅衬底，直到暴露出所述硅衬底的第二表面和硅通孔的底部表面。由于所述锗硅衬底的厚度较大，所述锗硅衬底、硅衬底总的机械强度较大，在背磨工艺开始阶段利用背磨工艺对所述锗硅衬底的背面进行快速减薄时，不会造成所述锗硅衬底、硅衬底发生开裂或断裂。当所述锗硅衬底逐渐变薄，所述锗硅衬底、硅衬底总的机械强度变小，背磨工艺产生的应力可能会造成所述锗硅衬底、硅衬底发生开裂或断裂，因此当等到所述锗硅衬底的厚度小于某一特定值后，再利用所述气体腐蚀工艺或湿法刻蚀工艺，除去剩余的锗硅衬底。所述特定值根据硅衬底、层间介质层的厚度、材料等具体设定，在其中一个实施例中，所述特定值为100微米。
请参考图8，在所述硅衬底110的第二表面112、硅通孔150的底部表面形成底部互连层170，在所述底部互连层170和硅衬底110的第二表面112形成第二钝化层175，所述第二钝化层175暴露出部分底部互连层170，在所述暴露出的底部互连层170表面形成第二金属焊点190。
所述底部互连层170的材料为铝、铜或铝铜。形成所述底部互连层170的工艺为溅射工艺或大马士革工艺。所述第二钝化层175的材料为氮化硅、氮化硅、氮氧化硅等，所述第二钝化层175可以保护金属层免受湿法刻蚀的影响。在本实施例中，所述硅通孔150通过所述底部互连层170、第二金属焊点190与外电路或另一硅衬底上的半导体器件电学连接，所述第二金属焊点190包括焊盘、焊球等。
请参考图9，去除所述粘合层160(请参考图8)和承载基板165(请参考图8)。
除去所述粘合层160的具体工艺为：对所述粘合层160进行高温烘烤或化学溶剂浸泡等，使得所述粘合层160融化或溶解，使得所述承载基板165从第一钝化层135表面剥离，所述硅衬底、层间介质层形成硅通孔封装结构。后续利用所述多个硅通孔封装结构进行堆叠封装。在本实施例中，采用高温烘烤将所述承载基板165从第一钝化层135表面剥离，所述高温烘烤的温度范围为120摄氏度～200摄氏度。
综上，本发明实施例通过在锗硅衬底上形成硅衬底，并在所述硅衬底内形成硅通孔，利用气体腐蚀工艺或湿法刻蚀工艺去除所述锗硅衬底，由于气体腐蚀工艺或湿法刻蚀工艺不会对硅衬底产生应力作用，因此所述硅衬底的厚度可以很薄，可以有效的降低硅通孔的形成深度，降低成本，避免刻蚀形成过深的通孔时对通孔侧壁的损伤，不会影响最终形成的硅通孔的电学性能。
进一步的，所述锗硅层中锗的摩尔百分比含量范围为40％～90％，使得利用HCl的气体腐蚀工艺或利用热盐酸的湿法刻蚀工艺对所述锗硅材料和硅材料的刻蚀选择比大于100:1，在去除所述锗硅衬底的同时，不会对硅衬底造成很大的损耗。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种硅通孔封装结构的形成方法，其特征在于，包括：
提供锗硅衬底，在所述锗硅衬底表面形成硅衬底，所述硅衬底包括与锗硅衬底相接触的第二表面和与第二表面相对的第一表面；
在所述硅衬底的第一表面上形成半导体器件，在所述硅衬底的第一表面和半导体器件表面形成层间介质层和位于层间介质层内的金属互连结构；
形成贯穿所述硅衬底的硅通孔，所述硅通孔的顶部表面适于与已形成或待形成的金属互连结构电学连接；
利用气体腐蚀工艺或湿法刻蚀工艺去除所述锗硅衬底，直到暴露出所述硅衬底的第二表面和所述硅通孔的底部表面。
2.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，除去所述锗硅衬底的工艺为先对所述锗硅衬底进行背磨工艺，等到所述锗硅衬底的厚度小于某一特定值后，再除去剩余的锗硅衬底；所述特定值为所述锗硅衬底在进行背磨工艺时不会造成所述锗硅衬底、硅衬底发生开裂或断裂的最大研磨去除厚度。
3.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为热盐酸。
4.如权利要求3所述的硅通孔封装结构的形成方法，其特征在于，所述湿法刻蚀工艺包括浸泡方式或喷涂方式。
5.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，所述气体腐蚀工艺的腐蚀气体为HCl，流量范围为20～200标况毫升每分，反应腔内的压力范围0.05～1托，反应腔内的温度范围为300摄氏度～800摄氏度。
6.如权利要求3或5所述的硅通孔封装结构的形成方法，其特征在于，所述湿法刻蚀工艺或气体腐蚀工艺对锗硅衬底和硅衬底的刻蚀选择比大于100:1。
7.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，还包括，在去除所述锗硅衬底之前，在所述硅衬底上的层间介质层表面形成粘合层，并利用所述粘合层将承载基片与所述层间介质层表面相粘合。
8.如权利要求7所述的硅通孔封装结构的形成方法，其特征在于，去除所述锗硅衬底后，利用高温烘烤或化学溶剂浸泡工艺将所述承载基片与层间介质层表面相剥离。
9.如权利要求8所述的硅通孔封装结构的形成方法，其特征在于，所述高温烘烤的温度范围为120摄氏度～200摄氏度。
10.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，还包括，在形成所述硅通孔后，在所述层间介质层表面形成第一钝化层和第一金属焊点，所述第一金属焊点与金属互连结构电学连接。
11.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，还包括，去除所述锗硅衬底后，在所述硅衬底的第二表面、硅通孔的底部表面形成底部互连层，在所述底部互连层和硅衬底的第二表面形成第二钝化层，所述第二钝化层暴露出部分底部互连层，在所述暴露出的底部互连层表面形成第二金属焊点。
12.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，形成所述硅通孔的工艺在形成半导体器件之前进行。
13.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，形成所述硅通孔的工艺在形成半导体器件之后，在形成金属互连结构之前进行。
14.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，形成所述硅通孔的工艺在形成所述金属互连结构之后进行。
15.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，所述锗硅衬底的厚度范围为50微米～750微米。
16.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，所述锗硅层中锗的摩尔百分比含量范围为40％～90％。
17.如权利要求1所述的硅通孔封装结构的形成方法，其特征在于，所述硅衬底的厚度范围为10微米～100微米。
CN201210299744.9A 2012-08-21 2012-08-21 硅通孔封装结构的形成方法 Active CN103633013B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210299744.9A CN103633013B (zh) 2012-08-21 2012-08-21 硅通孔封装结构的形成方法
US13/730,833 US8853077B2 (en) 2012-08-21 2012-12-29 Through silicon via packaging structures and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210299744.9A CN103633013B (zh) 2012-08-21 2012-08-21 硅通孔封装结构的形成方法

Publications (2)

Publication Number Publication Date
CN103633013A CN103633013A (zh) 2014-03-12
CN103633013B true CN103633013B (zh) 2016-06-29

Family

ID=50147303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210299744.9A Active CN103633013B (zh) 2012-08-21 2012-08-21 硅通孔封装结构的形成方法

Country Status (2)

Country Link
US (1) US8853077B2 (zh)
CN (1) CN103633013B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107934907A (zh) * 2017-12-12 2018-04-20 成都海威华芯科技有限公司 一种深Si通孔结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
KR102497595B1 (ko) * 2016-01-05 2023-02-08 삼성전자주식회사 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
CN107293513B (zh) * 2016-04-11 2020-12-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
KR102039887B1 (ko) * 2017-12-13 2019-12-05 엘비세미콘 주식회사 양면 도금 공정을 이용한 반도체 패키지의 제조방법
DE102018203098B3 (de) * 2018-03-01 2019-06-19 Infineon Technologies Ag MEMS-Sensor
EP3788649A4 (en) * 2018-05-03 2023-08-16 Princeton Infrared Technologies, Inc. DIELECTRIC CAST INDIUM BUMP FORMATION AND INP PLANARIZATION
CN111430217B (zh) * 2019-01-09 2022-11-29 芯恩（青岛）集成电路有限公司 一种半导体器件及其制造方法
CN117316920A (zh) * 2023-09-15 2023-12-29 江苏卓胜微电子股份有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320702A (zh) * 2007-06-06 2008-12-10 株式会社瑞萨科技 半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61128570A (ja) * 1984-11-27 1986-06-16 Toshiba Corp 半導体装置の製造方法
US6554671B1 (en) * 1997-05-14 2003-04-29 Micron Technology, Inc. Method of anodically bonding elements for flat panel displays
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US20090230044A1 (en) * 2008-03-13 2009-09-17 Agilent Technologies, Inc. Microfluid Chip Cleaning
JP2009295859A (ja) * 2008-06-06 2009-12-17 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP5390832B2 (ja) * 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
US8241989B2 (en) * 2008-11-14 2012-08-14 Qimonda Ag Integrated circuit with stacked devices
US8803322B2 (en) * 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320702A (zh) * 2007-06-06 2008-12-10 株式会社瑞萨科技 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107934907A (zh) * 2017-12-12 2018-04-20 成都海威华芯科技有限公司 一种深Si通孔结构

Also Published As

Publication number Publication date
US20140054791A1 (en) 2014-02-27
US8853077B2 (en) 2014-10-07
CN103633013A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103633013B (zh) 硅通孔封装结构的形成方法
CN103545275B (zh) 硅通孔封装结构及形成方法
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
US8658534B2 (en) Method for producing a semiconductor component, and semiconductor component
US7935571B2 (en) Through substrate vias for back-side interconnections on very thin semiconductor wafers
CN104078414B (zh) 硅通孔及其形成方法
CN100595928C (zh) 半导体衬底、制备技术及在先进三维电子封装中的应用
US10062656B2 (en) Composite bond structure in stacked semiconductor structure
TW201222773A (en) Integrated circuit device and method of forming the same
TW200921782A (en) Small area, robust silicon via structure and process
US7544605B2 (en) Method of making a contact on a backside of a die
CN102208363A (zh) 一种形成穿透硅通孔的方法
US20140124900A1 (en) Through-silicon via (tsv) die and method to control warpage
CN104617035A (zh) 半导体器件的形成方法
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
CN108183087B (zh) 用于形成应力降低装置的方法
CN104979226B (zh) 一种铜的混合键合方法
CN111968953A (zh) 硅通孔结构及其制备方法
US8587131B1 (en) Through-silicon via and fabrication method thereof
US8890299B2 (en) Bonded semiconductor structures and methods of forming same
CN102683264B (zh) 半导体结构的制作方法
US9257337B2 (en) Semiconductor structure and manufacturing method thereof
CN102760691B (zh) 硅通孔的形成方法
CN108109996B (zh) 基于二极管的集成电路抗静电转接板及其制备方法
US9837311B2 (en) Conductive plug structure and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant