KR102497595B1 - 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치 - Google Patents

패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치 Download PDF

Info

Publication number
KR102497595B1
KR102497595B1 KR1020160001002A KR20160001002A KR102497595B1 KR 102497595 B1 KR102497595 B1 KR 102497595B1 KR 1020160001002 A KR1020160001002 A KR 1020160001002A KR 20160001002 A KR20160001002 A KR 20160001002A KR 102497595 B1 KR102497595 B1 KR 102497595B1
Authority
KR
South Korea
Prior art keywords
insulating layer
disposed
aluminum pad
layer
embedded aluminum
Prior art date
Application number
KR1020160001002A
Other languages
English (en)
Other versions
KR20170081948A (ko
Inventor
박수재
이규진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160001002A priority Critical patent/KR102497595B1/ko
Priority to US15/385,062 priority patent/US9960107B2/en
Priority to CN201710008692.8A priority patent/CN106941102B/zh
Publication of KR20170081948A publication Critical patent/KR20170081948A/ko
Priority to US15/926,287 priority patent/US10134666B2/en
Application granted granted Critical
Publication of KR102497595B1 publication Critical patent/KR102497595B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 실시예에 따른 패키지 기판을 제공한다. 패키지 기판은 상면과 이에 대향하는 하면을 가지는 절연층, 상기 절연층의 상기 상면과 인접하게 상기 절연층 내에 배치되는 제 1 구리 패턴, 상기 절연층의 상기 하면 상에 배치되는 제 2 구리 패턴 및 상기 제 1 구리 패턴 상에 배치되는 임베디드 알루미늄 패드를 포함하고, 상기 임베디드 알루미늄 패드는 상기 절연층 내에 배치되고, 그 상면이 상기 절연층에 의하여 노출되도록 상기 절연층 내에 배치된다.

Description

패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치 {Package substrate, methods for fabricating the same and package device including the package substrate}
본 발명은 패키지 기판에 관한 것으로, 구체적으로 패키지 기판에 삽입된 임베디드 알루미늄 패드로 표면 처리 공정을 수행하는 패키지 기판 및 이의 제조방법에 관한 것이다.
전자부품의 고밀도화에 따라 인쇄회로기판(PCB) 표면 처리에 관한 기술이 다양해지고 있다. 인쇄회로기판의 표면 처리에 있어 금속을 도금하는 기술이 사용되고 있다. 금속 도금방법은 화학증착, 금속 스퍼터링, 전기도금 및 무전해 금속도금을 포함할 수 있다. 도금 박판화, 고밀도화 되어가고 있는 인쇄회로기판 제품들의 시대적 요구에 따라, 인쇄회로기판의 공정 단순화, 노이즈 제거 등의 문제점을 해결하고자, 인쇄회로기판의 표면을 도금 또는 무전해 표면처리하고 있다.
또한, 전자부품의 고밀도화에 따라 인쇄회로기판 자체의 두께를 줄이기 위한 연구가 진행되고 있다. 코어가 없는 인쇄회로기판에 절연층과 패턴을 형성하여 두께가 얇은 인쇄회로기판을 제작할 수 있고, 이를 소형 전자 부품에 적용할 수 있다. 또한, 인쇄회로 기판의 미세 피치 (Pitch)화를 위해, 피치를 축소하는 연구가 진행되고 있다. 피치 감소에 따라 인쇄회로기판의 총 면적이 감소할 수 있다. 이에 따라, Tenting, SAP (Semi Additive Process) 및 MSAP (Modified Additive Process)와 같은 공정에 대한 연구가 진행 중이다.
본 발명의 기술적 과제는 절연층에 삽입된 임베디드 알루미늄 패드를 포함하는 패키지 기판을 제공하는 것이다.
본 발명의 기술적 과제는 알루미늄 패드가 패키지 기판 외부로 돌출되지 않는 패키지 기판의 제조방법을 제공하는 것이다.
본 발명의 실시예에 따른 패키지 기판을 제공한다. 패키지 기판은 상면과 이에 대향하는 하면을 가지는 절연층, 상기 절연층의 상기 상면과 인접하게 상기 절연층 내에 배치되는 제 1 구리 패턴, 상기 절연층의 상기 하면 상에 배치되는 제 2 구리 패턴 및 상기 제 1 구리 패턴 상에 배치되는 임베디드 알루미늄 패드를 포함하고, 상기 임베디드 알루미늄 패드는 상기 절연층 내에 배치되고, 그 상면이 상기 절연층에 의하여 노출되도록 상기 절연층 내에 배치된다.
일 예에 의하여, 상기 임베디드 알루미늄 패드의 상면은 상기 절연층의 상면과 동일 레벨을 가진다.
일 예에 의하여, 상기 제 1 구리 패턴은 복수개로 배치되고, 상기 임베디드 알루미늄 패드는 복수개로 배치된다.
일 예에 의하여, 상기 임베디드 알루미늄 패드들 간의 이격거리는 상기 제 1 구리 패턴들 간의 이격거리와 동일하거나 길다.
일 예에 의하여, 상기 임베디드 알루미늄 패드들 각각의 폭은 상기 제 1 구리 패턴들 각각의 폭과 동일하거나 작다.
일 예에 의하여, 상기 절연층의 상기 상면 상에 배치되고, 상기 임베디드 알루미늄 패드를 노출하는 개구부를 갖는 제 1 보호층 및 상기 절연층의 상기 하면 상에 배치되고 상기 제 2 구리 패턴의 하면을 노출하는 제 2 보호층을 더 포함한다.
일 예에 의하여, 상기 임베디드 알루미늄 패드는 상기 개구부 내에 제공된다.
일 예에 의하여, 상기 임베디드 알루미늄 패드는 복수 개로 제공되고, 상기 임베디드 알루미늄 패드들은 상기 절연층의 양 가장자리부들 내에 배치된다. 상기 제 1 보호층은 상기 절연층의 양 가장자리부들에 배치되는 상기 임베디드 알루미늄 패드들을 노출시킨다.
일 예에 의하여, 상기 제 1 구리 패턴은 복수개로 제공되고, 상기 제 1 구리패들 중에 적어도 하나는 상기 제 1 보호층에 의해 덮혀지고, 상기 제 1 보호층은 적어도 하나의 상기 제 1 구리 패턴과 접촉하도록 상기 절연층의 상기 상면에서 상기 하면의 향해 돌출된 돌출부를 갖는다.
일 예에 의하여, 상기 제 2 구리 패턴의 상기 하면을 덮는 코팅층을 더 포함한다.
일 예에 의하여, 상기 임베디드 알루미늄 패드와 상기 제 1 구리 패턴 사이에 배치되는 배리어층을 더 포함하고, 상기 배리어층은 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이트(TaN), 금(Au), 은(Ag) 및 텅스텐(W) 중 적어도 하나를 포함한다.
일 예에 의하여, 상기 임베디드 알루미늄 패드의 상면 상에 배치되고 상기 절연층에 의하여 노출되는 알루미늄 산화막을 더 포함하고, 상기 알루미늄 산화막의 상면은 상기 절연층의 상기 상면과 동일한 레벨을 가진다.
본 발명의 실시예에 따른 패키지 기판을 제공한다. 패키지 기판은 상면과 상기 상면과 대향하는 하면을 가지는 절연층, 상기 절연층 내에 제공되고, 상기 절연층의 상기 상면에 인접하여 배치되는 제 1 구리 패턴, 상기 절연층 내에 제공되고, 상기 절연층의 상기 하면에 인접하여 배치되는 제 2 구리 패턴, 상기 제 1 구리 패턴 상에 제공되는 1 임베디드 알루미늄 패드 및 상기 제 2 구리 패턴 상에 제공되는 제 2 임베디드 알루미늄 패드를 포함하고, 상기 제 1 임베디드 알루미늄 패드 및 상기 제 2 임베디드 알루미늄 패드는 상기 절연층 내에 배치되고, 상기 제 1 임베디드 알루미늄 패드의 상면 및 상기 제 2 임베디드 알루미늄 패드의 하면은 상기 절연층에 의하여 노출된다.
일 예에 의하여, 상기 제 1 임베디드 알루미늄 패드의 상기 상면은 상기 절연층의 상기 상면과 동일 레벨을 가지고, 상기 제 2 임베디드 알루미늄 패드의 상기 하면은 상기 절연층의 상기 하면과 동일한 레벨을 가진다.
일 예에 의하여, 상기 제 1 및 제 2 임베디드 알루미늄 패드들은 상기 절연층의 가장자리에 배치되고, 상기 제 1 및 제 2 임베디드 알루미늄 패드는 각각 복수개로 제공된다.
일 예에 의하여, 상기 절연층의 상기 상면 상에 배치되고, 상기 제 1 임베디드 알루미늄 패드를 노출하는 제 1 보호층 및 상기 절연층의 상기 하면 상에 배치되고, 상기 제 2 임베디드 알루미늄 패드를 노출하는 제 2 보호층을 더 포함한다.
일 예에 의하여, 상기 제 1 보호층은 상기 상면에서 상기 하면을 향해 돌출되는 제 1 돌출부를 갖고, 상기 제 2 보호층은 상기 하면에서 상기 상면을 향해 돌출되는 제 2 돌출부를 갖는다.
일 예에 의하여, 상기 제 1 구리 패턴은 복수개로 제공되고, 상기 제 2 구리 패턴은 복수개로 제공되고, 상기 제 1 보호층은 상기 제 1 구리 패턴들의 하나 또는 일부와 접촉하고, 상기 제 2 보호층은 상기 제 2 구리 패턴들의 하나 또는 일부와 접촉한다.
일 예에 의하여, 상기 제 1 구리 패턴과 상기 제 2 구리 패턴은 상기 절연층을 관통하는 비아를 통해 전기적으로 연결된다.
본 발명의 실시예에 따른 패키지 장치를 제공한다. 패키지 장치는 적어도 하나의 임베디드 알루미늄 패드가 배치되는 패키지 기판 및 상기 패키지 기판 상에 배치되고, 상기 패키지 기판과 본딩 와이어를 통해 연결되는 반도체 칩을 포함하고, 상기 패키지 기판은, 상면과 이에 대향하는 하면을 가지는 적어도 하나의 절연층, 상기 절연층의 상기 상면과 인접하게 상기 절연층 내에 배치되는 제 1 구리 패턴 및 상기 절연층의 상기 하면 상에 배치되는 제 2 구리 패턴을 포함하고, 상기 임베디드 알루미늄 패드는 상기 제 1 구리 패턴 상에 배치되고, 상기 임베디드 알루미늄 패드는 상기 절연층 내에 배치되고, 그 상면이 상기 절연층에 의하여 노출된다.
일 예에 의하여, 상기 임베디드 알루미늄 패드의 상면 상의 알루미늄 산화막을 더 포함하고, 상기 본딩 와이어는 상기 알루미늄 산화막을 관통하여 상기 반도체 칩과 상기 임베디드 알루미늄 패드를 전기적으로 연결한다.
일 예에 의하여, 상기 알루미늄 산화막의 상기 상면은 상기 절연층의 상기 상면과 동일한 레벨을 가진다.
일 예에 의하여, 상기 절연층의 상기 상면 상에 배치되는 제 1 보호층 및 상기 절연층의 상기 하면 상에 배치되고 상기 제 2 구리 패턴의 하면을 노출하는 제 2 보호층을 더 포함하고, 상기 반도체 칩은 상기 제 1 보호층 상에 배치된다.
본 발명의 실시예에 따른 패키지 기판의 제조방법을 제공한다. 패키지 기판의 제조방법은 일면에 알루미늄 시드층이 제공된 캐리어 기판을 제공하고, 상기 알루미늄 시드층 상에 제 1 구리 패턴들을 형성하고, 상기 알루미늄 시드층을 에칭하여 예비 알루미늄 패드들을 형성하고, 상기 예비 알루미늄 패드들과 상기 제 1 구리 패턴들을 덮는 절연층을 형성하고, 상기 제 1 구리 패턴들과 연결되고, 상기 절연층을 관통하는 비아 및 상기 절연층 상에 제 2 구리 패턴들을 형성하고, 그리고, 상기 캐리어 기판을 제거하고 상기 예비 알루미늄 패드들 중 적어도 하나를 노출하도록 상기 절연층 상에 제 1 보호층을 형성하는 것을 포함하되, 상기 제 1 보호층에 의해 노출된 상기 예비 알루미늄 패드는 임베디드 알루미늄 패드이다.
일 예에 의하여, 상기 임베디드 알루미늄 패드는 상기 절연층 내에 삽입되고, 상기 임베디드 알루미늄 패드의 상면은 상기 절연층에 의하여 노출된다.
일 예에 의하여, 상기 임베디드 알루미늄 패드의 상기 상면은 상기 절연층의 상면과 동일한 레벨을 가진다.
일 예에 의하여, 상기 알루미늄 시드층을 에칭하는 것은, 상기 알루미늄 시드층과 반응하는 에칭액으로 상기 알루미늄 시드층을 에칭하는 것을 포함하되, 상기 제 1 구리 패턴들은 식각 마스크로 사용된다.
일 예에 의하여, 상기 에칭액은 수산화 나트륨(NaOH)을 포함하는 알칼리 계열 에칭액 또는 인산(H3PO4)과 황산(H2SO4)에 유기산을 혼합한 산성 계열 에칭액을 포함한다.
일 예에 의하여, 상기 예비 알루미늄 패드들 중 적어도 하나를 제거하여 상기 제 1 구리 패턴들 중의 적어도 하나를 노출하는 것을 더 포함하고, 상기 제 1 보호층은 상기 예비 알루미늄 패드들 중 상기 적어도 하나가 제거되어 함몰된 리세스 영역을 채우고, 상기 절연층의 상면에 형성된다.
일 예에 의하여, 상기 비아 및 상기 제 2 구리 패턴을 형성하는 것은, 상기 절연층 상에 금속층을 형성하고, 상기 금속층 및 상기 절연층을 관통하고, 상기 제 1 구리 패턴을 노출하는 비아홀을 형성하고, 상기 비아홀을 채우고, 상기 금속층을 덮도록 구리 도금공정을 진행하여 구리 배선층을 형성하고, 그리고, 상기 구리 배선층을 에칭하여 상기 제 2 구리 패턴을 형성하는 것을 포함한다.
일 예에 의하여, 상기 예비 알루미늄 패드는 상기 제 1 보호층에 의해 노출된 상기 임베디드 알루미늄 패드와 동일한 구성이다.
일 예에 의하여, 상기 제 1 구리 패턴을 형성하기 전에 상기 알루미늄 시드층 상에 배리어층을 형성하는 것을 더 포함하고, 상기 배리어층은 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이트(TaN), 금(Au), 은(Ag) 및 텅스텐(W) 중 적어도 하나를 포함한다.
일 예에 의하여, 상기 제 2 구리 패턴은 상기 절연층의 하면 상에 형성되고, 상기 제 2 구리 패턴의 하면을 노출하고, 상기 제 2 구리 패턴의 측면 및 상기 절연층의 하면을 덮는 제 2 보호층을 형성하는 것을 더 포함한다.
일 예에 의하여, 노출된 상기 제 2 구리 패턴의 하면을 덮는 코팅층을 형성하는 것을 더 포함한다.
본 발명의 실시예에 따르면, 패키지 기판의 패드를 저렴한 알루미늄을 사용하여 공정상 비용을 절감할 수 있다.
본 발명의 실시예에 따르면, 알루미늄으로 표면처리한 패키지 기판과 반도체 칩을 와이어 본딩할 수 있다. 와이어 본딩을 통해 임베디드 알루미늄 패드 상에 형성된 산화막을 관통하여 임베디드 알루미늄 패드와 패키지 기판을 전기적으로 연결할 수 있다.
본 발명의 실시예에 따르면, 알루미늄 패드가 패키지 기판 외부로 돌출되지 않는 패키지 기판를 제조하여 패키지 기판의 두께를 감소시킬 수 있다. 또한, 복수개로 제공되는 임베디드 알루미늄 패드들이 절연층에 삽입되어 임베디드 알루미늄 패드들 사이의 이격거리를 증가시킬 수 있다. 임베디드 알루미늄 패드들 사이의 이격거리를 증가시켜 와이어 본딩 공정의 신뢰성을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타내는 단면도이다.
도 2a 내지 도 2j는 도 1의 패키지 기판의 제조방법을 나타내는 단면도들이다.
도 3 및 도 4는 도 1의 A 영역을 확대한 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 패키지 기판을 나타내는 단면도이다.
도 6a 내지 도 6f는 도 5의 패키지 기판의 제조방법을 나타내는 단면도들이다.
도 7 및 도 8은 도 5의 B 영역을 확대한 단면도들이다.
도 9 및 도 10은 본 발명의 패키지 기판의 변형예들을 나타내는 단면도들이다.
도 11은 본 발명의 실시예들에 따른 패키지 기판의 적용예를 나타내는 패키지 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타내는 단면도이다.
도 1을 참조하면, 패키지 기판(1)은 절연층(100), 배선층들(200), 임베디드 알루미늄 패드(300) 및 보호층들(400, 450)을 포함할 수 있다.
절연층(100)은 상면(100a) 및 이에 대향하는 하면(100b)을 가질 수 있다. 절연층(100)은 제 1 절연층(110) 및 제 2 절연층(120)을 포함할 수 있다. 제 1 절연층(110) 및 제 2 절연층(120)은 프리 프레그(Prepreg)일 수 있다. 제 1 절연층(110)은 제 2 절연층(120) 상에 배치될 수 있다.
배선층(200)은 절연층(100) 내에 배치될 수 있다. 배선층들(200) 각각은 제 1 구리 패턴(210), 제 2 구리 패턴(220), 제 3 구리 패턴(230), 제 1 비아(240) 및 제 2 비아(250)를 포함할 수 있다. 제 1 구리 패턴(210)은 제 1 절연층(110) 내에 배치될 수 있고, 절연층(100)의 상면(100a)과 인접할 수 있다. 제 2 구리 패턴(220)은 제 2 절연층(120) 상{즉, 절연층(100)의 하면(100b) 상}에 배치될 수 있다. 제 2 구리 패턴(220)은 하면(220a)과 측면(220b)을 가질 수 있다. 제 3 구리 패턴(230)은 제 2 절연층(120) 내에 배치될 수 있고, 제 1 구리 패턴(210)과 제 2 구리 패턴(220) 사이에 배치될 수 있다. 제 1 비아(240)는 적어도 하나의 제 1 구리 패턴(210)과 적어도 하나의 제 3 구리 패턴(230)을 연결할 수 있다. 제 2 비아(250)는 적어도 하나의 제 2 구리 패턴(220)과 적어도 하나의 제 3 구리 패턴(230)을 연결할 수 있다. 예를 들어, 제 1 비아(240) 및 제 2 비아(250)는 구리(Cu)일 수 있다. 배선층들(200)의 배치는 특별히 제한되지 않을 수 있다.
임베디드 알루미늄 패드(300)는 제 1 구리 패턴(210) 상에 배치되어 제 1 구리 패턴(210)과 접촉할 수 있다. 임베디드 알루미늄 패드(300)는 제 1 절연층(110)의 양측 가장자리들에 각각 복수개로 제공될 수 있다. 제 1 절연층(110)의 일측에 배치되는 복수개의 임베디드 알루미늄 패드들(300)은 서로 이격되어 배치될 수 있고, 제 1 절연층(110)의 타측에 배치되는 복수개의 임베디드 알루미늄 패드들(300)은 서로 이격되어 배치될 수 있다. 임베디드 알루미늄 패드(300)는 제 1 절연층(110)에 삽입될 수 있고, 제 1 절연층(110) 외부로 돌출되지 않을 수 있다. 임베디드 알루미늄 패드(300)는 절연층(100)에 의하여 노출되는 상면(300a)을 가질 수 있다. 일 예로, 임베디드 알루미늄 패드(300)의 상면(300a)은 절연층(100)의 상면(100a)과 동일한 레벨을 가질 수 있다.
보호층들(400, 450)은 절연층(100)의 상면(100a) 상에 배치되는 제 1 보호층(400)과 절연층(100)의 하면(100b) 상에 배치되는 제 2 보호층(450)을 포함할 수 있다. 제 1 보호층(400)은 제 1 절연층(110)의 양측 가장자리들에 배치되는 복수개의 임베디드 알루미늄 패드들(300)을 노출시키는 개구부(420)을 가질 수 있다. 제 2 보호층(450)은 절연층(100)의 하면(100b) 상에 배치될 수 있다. 제 2 보호층(450)은 제 2 구리 패턴(220)의 측면(220b)을 덮을 수 있고, 제 2 구리 패턴(220)의 하면(220a)을 노출시킬 수 있다. 제 1 보호층(400)은 제 1 구리 패턴(210)을 보호하고 서로 인접하는 제 1 구리 패턴들(210) 간에 브릿지(bridge) 현상이 발생하는 것을 방지할 수 있다. 제 2 보호층(450)은 제 2 구리 패턴들(220)을 보호하고 서로 인접하는 제 2 구리 패턴들(220) 간에 브릿지(bridge) 현상이 발생하는 것을 방지할 수 있다. 제 1 보호층(400)과 제 2 보호층(450)은 절연성 코팅막일 수 있다. 예를 들어, 절연성 코팅막은 에폭시 레진(Epoxy resin)을 포함할 수 있다.
코팅층(500)은 제 2 구리 패턴(220)의 하면(220a)을 덮을 수 있고, 제 2 보호층(450)의 일부를 덮을 수 있다. 코팅층(500)은 제 2 구리 패턴(220)의 산화를 방지할 수 있다. 예를 들어, 코팅층(500)은 염화물 또는 플루오르화물 등을 포함하는 유기 화합물일 수 있다.
본 발명의 실시예에 따르면, 임베디드 알루미늄 패드(300)는 제 1 절연층(110) 외부로 돌출되지 않고 제 1 절연층(110) 내에 배치될 수 있다. 일반적으로, 패키지 기판은 외부로 돌출되는 패드를 가질 수 있다. 본 발명의 임베디드 알루미늄 패드들(300) 간의 이격거리는 일반적인 패드들 간의 이격거리보다 클 수 있다. 따라서, 복수개의 임베디드 알루미늄 패드들(300)은 서로 접촉하지 않을 수 있고, 패키지 기판(1)의 와이어 본딩 시의 신뢰성이 증가될 수 있다.
본 발명의 실시예에 따르면, 알루미늄(Al)을 패드로 사용하여 표면처리(Surface finish) 공정을 수행할 수 있다. 알루미늄(Al)은 전기전도도가 좋고 가격이 저렴하여 기존의 ENIG(electroless nickel/immersion gold)에서 금(Au)을 대체할 수 있다. 이에 따라, 패키지 기판(1)의 제조 공정상 비용이 크게 절감될 수 있다.
도 2a 내지 도 2j는 도 1의 패키지 기판의 제조방법을 나타내는 단면도들이다.
도 2a를 참조하면, 양면에 각각 동박(11)과 릴리즈층(12)을 가지는 캐리어 기판(10)을 제공할 수 있다. 캐리어 기판(10)의 양면들(즉, 상면 및 하면)의 각각 상에 동박(11)과 릴리즈층(12)이 차례로 적층될 수 있다. 캐리어 기판(10)의 릴리즈층들(12)의 각각 상에는 알루미늄 시드층(380)이 제공될 수 있다. 캐리어 기판(10)은 레진(resin) 또는 유리 섬유 등을 포함하는 절연물질이 복수개의 층으로 적층된 구조일 수 있다. 릴리즈층(12)은 합금 또는 유기 화합물을 포함할 수 있다. 알루미늄 시드층(380)은 일반적인 증착 공정 및 도금 공정을 통해 형성될 수 있다.
도 2b를 참조하면, 알루미늄 시드층(380)의 일부를 노출하는 마스크 패턴(20)이 알루미늄 시드층(380) 상에 각각 제공될 수 있다. 후술하는 공정은 캐리어 기판(10)을 기준으로 대칭되도록 캐리어 기판(10)의 양면들에 진행될 수 있다.
도 2c를 참조하면, 마스크 패턴(20)을 이용하여 알루미늄 시드층(380) 상에 제 1 구리 패턴(210)을 형성할 수 있다. 제 1 구리 패턴(210)은 도금 공정을 통해 형성될 수 있다.
도 2d를 참조하면, 제 1 구리 패턴(210)을 마스크로 알루미늄 시드층(380)을 에칭하여 예비 알루미늄 패드(330)를 형성할 수 있다. 에칭 공정에 사용되는 에칭액은 구리(Cu)와 반응하지 않고 알루미늄(Al)과 반응하는 물질일 수 있다. 예를 들어, 에칭액은 수산화 나트륨(NaOH)을 포함하는 알칼리 계열 에칭액 또는 인산(H3PO4)과 황산(H2SO4)에 유기산을 혼합한 산성 계열 에칭액을 포함할 수 있다. 에칭 공정에 의해 형성된 예비 알루미늄 패드(330)의 폭은 제 1 구리 패턴(210)의 폭과 유사할 수 있다. 에칭 공정에 의해 동박(11)과 릴리즈층(12)도 패터닝될 수 있다. 동박(11)은 구리(Cu)일 수 있으나, 매우 얇은 두께를 가지므로, 에칭 공정에 의해 일부가 제거될 수 있다.
도 2e를 참조하면, 제 1 구리 패턴(210)과 예비 알루미늄 패드(330)를 덮는 제 1 절연층(110)을 형성할 수 있다. 제 1 절연층(110)의 일면은 릴리즈층(12)과 접촉할 수 있고, 다른 일면에는 금속층(30)이 제공될 수 있다. 제 1 절연층(110)은 프리 프레그(Prepreg)일 수 있다.
도 2f를 참조하면, 제 1 구리 패턴(210)을 노출시키는 제 1 비아홀(245)을 형성할 수 있다. 제 1 비아홀(245)은 금속층(30)과 제 1 구리 패턴(210) 사이에 배치된 제 1 절연층(110)의 일부를 관통할 수 있다. 또한, 제1 비아홀(245)은 제1 구리 패턴(210)과 중첩된 금속층(30)을 관통할 수 있다. 제 1 비아홀(245)은 레이저 드릴링(Laser drilling) 공정을 통해 형성될 수 있다.
도 2g를 참조하면, 도금 공정을 진행하여 제 1 비아(240) 및 제 3 예비 구리 패턴(235)를 형성할 수 있다. 제 1 비아(240)는 제 1 비아홀(245)을 채울 수 있다. 제 3 예비 구리 패턴(235)은 제 1 절연층(110) 상에 형성될 수 있다. 제 1 비아(240)와 제 3 예비 구리 패턴(235)은 동일한 금속 물질로 도금될 수 있다. 예를 들어, 금속 물질은 구리(Cu)일 수 있다.
도 2h를 참조하면, 제 3 예비 구리 패턴(235)을 에칭하여 제 3 구리 패턴(230)을 형성할 수 있다. 에칭 공정에 사용되는 에칭액은 수산화암모늄(ammonium hydroxide), 과산화수소(hydrogen peroxide) 또는 과산화수소(hydrogen peroxide)와 황산(sulfuric acid)을 혼합한 용액을 포함할 수 있다. 복수개의 제 3 구리 패턴들(230)은 서로 이격되어 제 1 절연층(110) 상에 배치될 수 있다.
도 2i를 참조하면, 제 2 절연층(120), 제 2 구리 패턴(220) 및 제 2 비아(250)를 형성할 수 있다. 더욱 상세하게, 제 2 절연층(120)은 제 3 구리 패턴(230)을 덮을 수 있고, 제 1 절연층(110)과 접촉할 수 있다. 제 2 절연층(120)은 프리 프레그(Prepreg)일 수 있다. 도 2g와 유사하게, 제 3 구리 패턴(230)을 노출하고, 제 2 절연층(120)의 일부를 관통하는 제 2 비아홀(255)을 형성할 수 있다. 제 2 비아홀(255)은 레이저 드릴링(Laser drilling) 공정을 통해 형성될 수 있다. 도금 공정을 진행하여 제 2 비아홀(255)을 채우는 제 2 비아(250)를 형성할 수 있고, 제 2 절연층(120) 상에 배치되는 제 2 구리 패턴(220)을 형성할 수 있다. 제 2 비아(250)는 제 2 구리 패턴(220)과 제 3 구리 패턴(230)을 연결할 수 있다. 제 1 구리 패턴(210), 제 2 구리 패턴(220), 제 3 구리 패턴(230), 제 1 비아(240) 및 제 2 비아(250)는 동일한 금속 물질로 이루어질 수 있다. 예를 들어, 금속 물질은 구리(Cu)일 수 있다. 제 2 구리 패턴(220)은 복수개로 형성될 수 있고, 제 2 구리 패턴들(220)은 제 2 절연층(120) 상에 서로 이격되어 배치될 수 있다.
도 2j를 참조하면, 캐리어 기판(10), 동박(11) 및 릴리즈층(12)을 제거하여, 절연층(100)의 상면(100a) 상에 제 1 보호층(400)을 형성할 수 있고, 절연층(100)의 하면(100b) 상에 제 2 보호층(450)을 형성할 수 있다. 릴리즈층(12)은 예비 알루미늄 패드들(330)과 쉽게 떨어질 수 있으므로, 캐리어 기판(10), 동박(11) 및 릴리즈층(12)이 용이하게 제거될 수 있다.
제 1 보호층(400)은 절연층(100)의 상면(100a)을 덮도록 형성될 수 있다. 제 1 보호층(400)은 제 1 절연층(110)의 가장자리들에 배치된 적어도 하나의 예비 알루미늄 패드(330)의 상면(300a)을 노출시키는 개구부(420)를 가질 수 있다. 제 1 절연층(110) 및 개구부(420)에 의해 노출된 예비 알루미늄 패드(330)는 임베디드 알루미늄 패드(300)로 정의될 수 있다. 절연층(110)에 의해 노출되지 않는 예비 알루미늄 패드(330)는 제거하지 않을 수 있다. 예비 알루미늄 패드(330)는 제 1 구리 패턴(210)보다 두께가 매우 얇으므로 예비 알루미늄 패드(330)를 제거하지 않아도 전기적 특성에 영향을 미치지 않을 수 있다. 예를 들어, 예비 알루미늄 패드(330)의 두께는 0.1μm 내지 1μm 일 수 있다. 또한, 제 1 보호층(400)과 예비 알루미늄 패드(330)는 서로 용이하게 접착될 수 있으므로, 예비 알루미늄 패드(330)를 제거하지 않는 것이 제 1 보호층(400)이 제 1 절연층(110) 상에 고정되는 것을 용이하게 할 수 있다.
제 2 보호층(450)은 제 2 구리 패턴(220)의 하면(220a)을 노출시키면서, 제 2 구리 패턴(220)의 측면(220b)과 절연층(100)의 하면(100b)을 덮도록 형성될 수 있다. 노출된 제 2 구리 패턴(220)의 하면(220a) 상에는 코팅층(500)을 형성할 수 있다. 예를 들어, 코팅층(500)은 염화물 또는 플루오르화물 등을 포함하는 유기 화합물일 수 있다. 구체적으로, 코팅층(500)은 유기 화합물과 제 2 구리 패턴(200)을 치환 반응시켜 형성하거나 유기 화합물을 코팅하는 공정을 통해 형성할 수 있다. 코팅층(500)을 형성하여 패키지 기판(1)을 제조할 수 있다.
본 발명의 실시예에 따르면, 알루미늄(Al)을 제 1 구리 패턴(210)을 도금하기 위한 시드층으로 사용할 수 있다. 시드층으로 사용된 알루미늄(Al)을 후속 공정에서 제거하지 않고 패키지 기판(1)의 패드로 사용할 수 있다. 이에 따라, 일반적인 패키지 기판의 제조 공정보다 공정이 단순화될 수 있다. 또한, 별도로 제 1 구리 패턴(210) 상에 표면 처리 공정을 수행할 필요가 없으므로 공정 비용을 감소시킬 수 있다.
도 3 및 도 4는 도 1의 A 영역을 확대한 단면도들이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.
도 1 및 도 3을 참조하면, 복수개의 제 1 구리 패턴들(210) 상에 임베디드 알루미늄 패드들(300)이 배치될 수 있다. 임베디드 알루미늄 패드들(300)은 제 1 절연층(110)의 일측 및 타측에 각각 복수개로 제공될 수 있다. 제 1 구리 패턴들(210) 및 임베디드 알루미늄 패드들(300) 각각은 동일한 폭(w0)을 가질 수 있다. 제 1 구리 패턴들(210)은 서로 제 1 거리(d1)로 이격될 수 있다. 임베디드 알루미늄 패드들(300)은 서로 제 2 거리(d2)로 이격될 수 있다. 제 1 거리(d1)는 제 2 거리(d2)와 동일할 수 있다.
임베디드 알루미늄 패드들(300)이 제 1 절연층(110) 내에 삽입되므로 임베디드 알루미늄 패드들(300) 간의 제 2 거리(d2)가 일정하도록 패키지 기판(1)을 제조할 수 있다. 또한, 임베디드 알루미늄 패드들(300)이 제 1 절연층(110) 상에 돌출되는 경우보다 임베디드 알루미늄 패드들(300) 사이를 더 멀리 이격 시킬 수 있다. 이에 따라 패키지 기판(1) 상에 반도체 칩을 본딩하는 공정을 수행할 때, 본딩의 신뢰성을 높일 수 있다.
도 1 및 도 4를 참조하면, 임베디드 알루미늄 패드들(300) 상에 알루미늄 산화막(310)이 제공될 수 있고, 임베디드 알루미늄 패드들(300)과 제 1 구리 패턴들(210) 사이에 배리어층(320)이 배치될 수 있다. 알루미늄 산화막(310)은 임베디드 알루미늄 패드들(300)이 공기와 접촉함에 따라 자연적으로 형성될 수 있다. 알루미늄 산화막(310)은 임베디드 알루미늄 패드들(300)의 추가적인 산화 및 변색을 방지할 수 있다. 알루미늄 산화막(310)은 제 1 절연층(110) 외부로 노출되는 상면(310a)을 가질 수 있고, 알루미늄 산화막(310)의 상면(310a)은 절연층(100)의 상면(100a)과 동일한 레벨을 가질 수 있다. 예를 들어, 알루미늄 산화막(310)은 알루미나(Al2O3)일 수 있다. 배리어층(320)은 제 1 구리 패턴(210)에서 임베디드 알루미늄 패드들(300)로 구리(Cu)가 확산되는 현상을 방지할 수 있다. 구리(Cu)가 임베디드 알루미늄 패드들(300)로 확산되면 임베디드 알루미늄 패드들(300)의 전기 전도도가 떨어질 수 있다. 배리어층(320)에 의해 임베디드 알루미늄 패드들(300)의 전기 전도도를 유지할 수 있다. 예를 들어, 배리어층(320)은 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이트(TaN), 금(Au), 은(Ag) 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다. 바람직하게, 배리어층(320)은 니켈(Ni)일 수 있다.
제 1 구리 패턴들(210)은 서로 제 1 거리(d1)로 이격될 수 있다. 임베디드 알루미늄 패드들(300), 알루미늄 산화막들(310) 및 배리어층들(320) 각각은 서로 제 2 거리(d2)로 이격될 수 있다. 제 1 거리(d1)는 제 2 거리(d2)와 동일할 수 있다.
도 5는 본 발명의 일 실시예에 따른 패키지 기판을 나타내는 단면도이다. 설명의 간략을 위해 도 1의 내용과 중복되는 내용의 기재는 생략한다.
도 5를 참조하면, 패키지 기판(1)은 절연층(100), 배선층(200), 임베디드 알루미늄 패드(300) 및 보호층들(400, 450)을 포함할 수 있다.
절연층(100)은 제 1 절연층(110)과 제 2 절연층(120)을 포함할 수 있다. 제 1 절연층(110)은 절연층(100)의 상면(100a)에서 하면(100b)을 향하는 방향으로 함몰된 리세스 영역(150)을 가질 수 있다. 리세스 영역(150)은 복수개로 제공될 수 있다.
배선층(200)은 절연층(100) 내에 배치될 수 있다. 배선층(200)은 제 1 구리 패턴(210), 제 2 구리 패턴(220), 제 3 구리 패턴(230), 제 1 비아(240) 및 제 2 비아(250)를 포함할 수 있다.
임베디드 알루미늄 패드(300)는 제 1 구리 패턴(210) 상에 배치될 수 있다. 임베디드 알루미늄 패드(300)의 폭은 제 1 구리 패턴(210)의 폭보다 작을 수 있다. 이에 대응하여, 리세스 영역(150)의 폭은 제 1 구리 패턴(210)의 폭보다 작을 수 있다.
보호층들(400, 450)은 절연층(100)의 상면(100a) 상에 배치되는 제 1 보호층(400)과 절연층(100)의 하면(100b) 상에 배치되는 제 2 보호층(450)을 포함할 수 있다. 제 1 보호층(400)은 제 1 구리 패턴(210)과 접촉하도록 절연층(100)의 상면(100a)에서 하면(100b)을 향해 돌출되는 적어도 하나의 돌출부(410)를 가질 수 있다. 즉, 돌출부(410)는 리세스 영역(150) 내에 배치될 수 있다. 돌출부(410)의 폭은 제 1 구리 패턴(210)의 폭보다 작을 수 있다. 제 1 보호층(400)은 제 1 절연층(110)의 양측 가장자리들에 배치되는 복수개의 임베디드 알루미늄 패드들(300)을 노출시키는 개구부(420)을 가질 수 있다. 제 2 보호층(450)은 절연층(100)의 하면(100b) 상에 배치될 수 있다. 제 2 보호층(450)은 제 2 구리 패턴(220)의 측면(220b)을 덮을 수 있고, 제 2 구리 패턴(220)의 하면(220a)을 노출시킬 수 있다. 제 1 보호층(400)은 제 1 구리 패턴(210)을 보호하고 서로 인접하는 제 1 구리 패턴들(210) 간에 브릿지(bridge) 현상이 발생하는 것을 방지할 수 있다. 제 2 보호층(450)은 제 2 구리 패턴들(220)을 보호하고 서로 인접하는 제 2 구리 패턴들(220) 간에 브릿지(bridge) 현상이 발생하는 것을 방지할 수 있다. 제 1 보호층(400)과 제 2 보호층(450)은 절연성 코팅막일 수 있다. 예를 들어, 절연성 코팅막은 에폭시 레진(Epoxy resin)을 포함할 수 있다.
도 6a 내지 도 6f는 도 5의 패키지 기판의 제조방법을 나타내는 단면도들이다. 설명의 간략을 위해 도 2a 내지 도 2j와 중복되는 내용의 기재는 생략한다.
도 6a를 참조하면, 캐리어 기판(10)의 앙면 상에 동박(11), 릴리즈층(12) 및 알루미늄 시드층(380)을 제공할 수 있다. 도금 공정을 통해 알루미늄 시드층(380) 상에 제 1 구리 패턴(210)을 형성할 수 있다.
도 6b를 참조하면, 에칭 공정을 통해 예비 알루미늄 패드(330)를 형성할 수 있다. 에칭 공정에 사용되는 에칭액은 구리(Cu)와 반응하지 않고 알루미늄(Al)과 반응할 수 있다. 다만, 동박(11)은 매우 얇은 두께를 가지므로, 에칭 공정에 의해 일부가 제거될 수 있다. 에칭 공정에 의해 예비 알루미늄 패드(330)는 제 1 구리 패턴(210)보다 좁은 폭을 가지도록 에칭될 수 있다.
도 6c를 참조하면, 제 1 구리 패턴(210)과 예비 알루미늄 패드(330)를 덮는 제 1 절연층(110)을 형성할 수 있다. 제 1 구리 패턴(210)이 일부 노출되도록 제 1 절연층(110)을 드릴링하여 제 1 비아홀(245)을 형성할 수 있다.
도 6d를 참조하면, 도금 공정을 통해 제 1 비아홀(245)을 채우는 제 1 비아(240)와 제 1 절연층(110) 상에 배치되는 제 3 구리 패턴(230)을 형성할 수 있다.
도 6e를 참조하면, 제 2 절연층(120), 제 2 구리 패턴(220) 및 제 2 비아(250)를 형성할 수 있다. 이 후에, 제 1 절연층(110) 및 예비 알루미늄 패드(330)와 접촉하는 캐리어 기판(10), 동박(11) 및 릴리즈층(12)을 제거할 수 있고, 복수개의 예비 알루미늄 패드들(330) 중 일부를 제거할 수 있다. 예비 알루미늄 패드들(330)의 일부를 에칭 공정을 통해 제거할 수 있다. 에칭 공정에 사용되는 에칭액은 수산화암모늄(ammonium hydroxide), 과산화수소(hydrogen peroxide) 또는 과산화수소(hydrogen peroxide)와 황산(sulfuric acid)을 혼합한 용액을 포함할 수 있다. 예비 알루미늄 패드들(330)이 제거된 공간은 리세스 영역(150)이 될 수 있다. 리세스 영역(150)은 절연층(100)의 상면(100a)에서 하면(100b)을 향하는 방향으로 함몰될 수 있다.
도 6f를 참조하면, 절연층(100)의 상면(100a) 상에 제 1 보호층(400)을 형성할 수 있고, 절연층(100)의 하면(100b) 상에 제 2 보호층(450)을 형성할 수 있다. 제 1 보호층(400)은 절연층(100)의 상면(100a) 및 리세스 영역(150)을 덮도록 형성될 수 있다. 제 1 보호층(400)은 제거되지 않은 적어도 하나의 예비 알루미늄 패드(330)을 노출시키는 개구부(420)를 가질 수 있다. 개구부(420)에 의해 노출되는 예비 알루미늄 패드(330)는 임베디드 알루미늄 패드(300)일 수 있다. 임베디드 알루미늄 패드(300)는 제 1 절연층(110)의 양측 가장자리들에 제공될 수 있고, 양측 각각에 복수개로 제공될 수 있다. 제 1 보호층(400)은 절연층(100)의 상면(100a)을 덮도록 형성될 수 있고, 제 2 보호층(450)은 절연층(100)의 하면(100b)을 덮도록 형성될 수 있다. 제 1 보호층(400)은 적어도 하나의 돌출부(410)를 가질 수 있고, 돌출부(410)는 리세스 영역(150)을 채울 수 있다.
도 7 및 도 8은 도 5의 B 영역을 확대한 단면도들이다.
도 5 및 도 7을 참조하면, 제 1 구리 패턴(210)은 제 1 폭(w1)을 가질 수 있고, 임베디드 알루미늄 패드(300)는 제 2 폭(w2)을 가질 수 있다. 제 1 구리 패턴(210)은 임베디드 알루미늄 패드(300)보다 큰 폭을 가질 수 있다. 즉, 제 1 폭(w1)은 제 2 폭(w2)보다 클 수 있다.
임베디드 알루미늄 패드(300)는 제 1 절연층(100)의 일측 및 타측에 각각 복수개로 제공될 수 있다. 임베디드 알루미늄 패드들(300)은 복수개의 제 1 구리 패턴들(210) 상에 각각 배치될 수 있다. 제 1 구리 패턴들(210)은 서로 제 1 거리(d1)로 이격될 수 있고, 임베디드 알루미늄 패드들(300)은 서로 제 3 거리(d3)로 이격될 수 있다. 제 3 거리(d3)은 제 1 거리(d1)보다 클 수 있다.
도 5 및 도 8을 참조하면, 임베디드 알루미늄 패드들(300) 상에 알루미늄 산화막(310)이 제공될 수 있고, 제 1 구리 패턴들(210)과 임베디드 알루미늄 패드들(300) 사이에 배리어층(320)이 배치될 수 있다. 알루미늄 산화막(310)은 제 1 절연층(110) 외부로 노출되는 상면(310a)을 가질 수 있고, 알루미늄 산화막(310)의 상면(310a)은 절연층(100)의 상면(100a)과 동일한 레벨을 가질 수 있다. 예를 들어, 알루미늄 산화막(310)은 알루미나(Al2O3)일 수 있고, 배리어층(320)은 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이트(TaN), 금(Au), 은(Ag) 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다. 바람직하게, 배리어층(320)은 니켈(Ni)일 수 있다.
제 1 구리 패턴들(210)은 서로 제 1 거리(d1)로 이격될 수 있다. 임베디드 알루미늄 패드들(300), 알루미늄 산화막들(310) 및 배리어층들(320) 각각은 서로 제 3 거리(d3)로 이격될 수 있다. 제 3 거리(d3)는 제 1 거리(d1)보다 클 수 있다.
도 9 및 도 10은 본 발명의 패키지 기판의 변형예들을 나타내는 단면도들이다. 설명의 간략을 위해 도 1과 중복되는 내용의 기재는 생략한다.
도 9를 참조하면, 절연층(100)은 상면(100a)과 이에 대향하는 하면(100b)을 가질 수 있다. 절연층(100)의 상면(100a)에는 하면(100b)을 향해 함몰된 제 1 리세스 영역(150)이 제공될 수 있고, 절연층(100)의 하면(100b)에는 상면(100a)을 향해 함몰된 제 2 리세스 영역(160)이 제공될 수 있다.
배선층(200)은 절연층(100)의 상면(100a)에 인접하여 배치되는 제 1 구리 패턴(210)과 절연층(100)의 하면(100b)에 인접하여 배치되는 제 2 구리 패턴(220)을 포함할 수 있다. 비아(260)는 적어도 하나의 제 1 구리 패턴(210)과 적어도 하나의 제 2 구리 패턴(220)을 연결할 수 있다.
제 1 구리 패턴(210) 상에 제 1 임베디드 알루미늄 패드(300)가 배치될 수 있고, 제 2 구리 패턴(220) 상에 제 2 임베디드 알루미늄 패드(350)가 배치될 수 있다. 제 1 임베디드 알루미늄 패드(300)와 제 2 임베디드 알루미늄 패드(350)는 절연층(100) 내에 배치될 수 있다. 제 1 임베디드 알루미늄 패드(300)는 절연층(100) 외부로 노출되는 상면(300a)을 가질 수 있고, 제 2 임베디드 알루미늄 패드(350)는 절연층(100) 외부로 노출되는 하면(350a)을 가질 수 있다. 제 1 임베디드 알루미늄 패드(300)의 상면(300a)은 절연층(100)의 상면(100a)과 동일한 레벨을 가질 수 있고, 제 2 임베디드 알루미늄 패드(350)의 하면(350a)은 절연층(100)의 하면(100b)과 동일한 레벨을 가질 수 있다. 즉, 제 1 임베디드 알루미늄 패드(300)와 제 2 임베디드 알루미늄 패드(350)는 절연층(100) 외부로 돌출되지 않을 수 있다.
제 1 보호층(400)은 절연층(100)의 상면(100a)에서 하면(100b)을 향하는 방향으로 돌출된 제 1 돌출부(410)를 가질 수 있고, 적어도 하나의 제 1 임베디드 알루미늄 패드(300)를 노출시키는 제 1 개구부(420)를 가질 수 있다. 제 2 보호층(450)은 절연층(100)의 하면(100b)에서 상면(100a)을 향하는 방향으로 돌출된 제 2 돌출부(460)를 가질 수 있고, 적어도 하나의 제 2 임베디드 알루미늄 패드(350)를 노출시키는 제 2 개구부(480)를 가질 수 있다. 제 1 돌출부(410)는 제 1 리세스 영역(150)을 채울 수 있고, 제 2 돌출부(460)는 제 2 리세스 영역(160)을 채울 수 있다.
도 11을 참조하면, 임베디드 알루미늄 패드(300)의 배치는 다양할 수 있다. 일 예로, 임베디드 알루미늄 패드(300)는 절연층(100)의 양측 가장자리들에 제공될 수 있고, 일측 및 타측에 하나의 임베디드 알루미늄 패드(300)가 각각 제공될 수 있다. 패키지 기판(1) 상에 실장되는 반도체 칩에 대응하여 임베디드 알루미늄 패드(300)의 배치는 특별히 제한되지 않을 수 있다.
도 9 및 도 10의 패키지 기판(1)은 도 2a 내지 도 2j와 유사한 공정을 통해 형성될 수 있다.
도 11은 본 발명의 실시예들에 따른 패키지 기판의 적용예를 나타내는 패키지 장치의 단면도이다. 설명의 간략을 위해 도 1과 중복되는 내용의 기재는 생략한다.
도 11을 참조하면, 반도체 패키지(1000)는 패키지 기판(1), 반도체 칩(500) 및 몰드막(700)을 포함할 수 있다.
패키지 기판(1) 상에 반도체 칩(500)이 배치될 수 있다. 반도체 칩(500)은 패키지 기판(1)의 제 1 보호층(400) 상에 배치될 수 있다. 반도체 칩(500)은 로직 칩, 메모리 칩, 혹은 이들의 조합일 수 있다. 반도체 칩(500)과 패키지 기판(1) 사이에는 접착층(550)이 제공될 수 있다.
본딩 와이어(600)는 패키지 기판(1)과 반도체 칩(500)을 전기적으로 연결할 수 있다. 본딩 와이어(600)는 예를 들어, 구리(Cu) 또는 금(Au)일 수 있다. 본딩 와이어(600)는 반도체 칩(500)과 패키지 기판(1)의 임베디드 알루미늄 패드(300)를 전기적으로 연결할 수 있다. 알루미늄(Al)은 전기전도도가 좋으나 높은 산화특성을 가진다. 본딩 와이어(600)는 스티치(stich) 본딩을 통해 알루미늄 산화막(310)을 관통하여 반도체 칩(100)과 임베디드 알루미늄 패드(300)를 직접 연결할 수 있다.
몰드막(700)은 반도체 칩(500)을 덮을 수 있다. 몰드막(700)은 에폭시 몰딩 컴파운드(EMC) 같은 절연성 고분자 물질을 포함할 수 있다.
삭제
삭제
삭제

Claims (20)

  1. 상면과 이에 대향하는 하면을 가지는 절연층;
    상기 절연층의 상기 상면과 인접하게 상기 절연층 내에 배치되는 제 1 구리 패턴;
    상기 절연층의 상기 하면 상에 배치되는 제 2 구리 패턴;
    상기 제 1 구리 패턴 상에 배치되는 임베디드 알루미늄 패드; 및
    상기 절연층의 상기 상면 상에 배치되고, 상기 임베디드 알루미늄 패드를 노출하는 개구부를 갖는 제 1 보호층을 포함하고,
    상기 임베디드 알루미늄 패드는 상기 절연층 내에 배치되고, 상기 임베디드 알루미늄 패드의 상면이 외부로 노출되도록 상기 임베디드 알루미늄 패드의 상기 상면은 상기 제 1 보호층과 중첩하지 않고 상기 절연층의 상면과 동일 레벨을 가지는 패키지 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 구리 패턴은 복수개로 배치되고,
    상기 임베디드 알루미늄 패드는 복수개로 배치되는 패키지 기판.
  4. 제 1 항에 있어서,
    상기 절연층의 상기 하면 상에 배치되고 상기 제 2 구리 패턴의 하면을 노출하는 제 2 보호층을 더 포함하는 패키지 기판.
  5. 제 4 항에 있어서,
    상기 임베디드 알루미늄 패드는 상기 개구부 내에 제공되는 패키지 기판.
  6. 제 4 항에 있어서,
    상기 임베디드 알루미늄 패드는 복수 개로 제공되고,
    상기 임베디드 알루미늄 패드들은 상기 절연층의 양 가장자리부들 내에 배치되고,
    상기 제 1 보호층은 상기 절연층의 측 가장자리부들에 배치되는 상기 임베디드 알루미늄 패드를 노출시키는 패키지 기판.
  7. 제 4 항에 있어서,
    상기 제 1 구리 패턴은 복수 개로 제공되고,
    상기 제 1 구리 패턴들 중에 적어도 하나는 상기 제 1 보호층에 의해 덮혀지고,
    상기 제 1 보호층은 상기 적어도 하나의 제 1 구리 패턴과 접촉하도록 상기 절연층의 상기 상면에서 상기 하면의 향해 돌출된 돌출부를 갖는 패키지 기판.
  8. 제 1 항에 있어서,
    상기 임베디드 알루미늄 패드와 상기 제 1 구리 패턴 사이에 배치되는 배리어층을 더 포함하고,
    상기 배리어층은 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이트(TaN), 금(Au), 은(Ag) 및 텅스텐(W) 중 적어도 하나를 포함하는 패키지 기판.
  9. 제 1 항에 있어서,
    상기 임베디드 알루미늄 패드의 상면 상에 배치되고 상기 절연층에 의하여 노출되는 알루미늄 산화막을 더 포함하고,
    상기 알루미늄 산화막의 상면은 상기 절연층의 상기 상면과 동일한 레벨을 가지는 패키지 기판.
  10. 상면과 상기 상면과 대향하는 하면을 가지는 절연층;
    상기 절연층 내에 제공되고, 상기 절연층의 상기 상면에 인접하여 배치되는 제 1 구리 패턴;
    상기 절연층 내에 제공되고, 상기 절연층의 상기 하면에 인접하여 배치되는 제 2 구리 패턴;
    상기 제 1 구리 패턴 상에 제공되는 제 1 임베디드 알루미늄 패드;
    상기 제 2 구리 패턴 상에 제공되는 제 2 임베디드 알루미늄 패드; 및
    상기 절연층의 상기 상면 상에 배치되고, 상기 제 1 임베디드 알루미늄 패드를 노출하는 개구부를 갖는 제 1 보호층을 포함하고,
    상기 제 1 임베디드 알루미늄 패드 및 상기 제 2 임베디드 알루미늄 패드는 상기 절연층 내에 배치되고, 상기 제 1 임베디드 알루미늄 패드의 상면 및 상기 제 2 임베디드 알루미늄 패드의 하면은 노출되고,
    상기 임베디드 알루미늄 패드의 상면이 외부로 노출되도록 상기 임베디드 알루미늄 패드의 상기 상면은 상기 제 1 보호층과 중첩하지 않고 상기 절연층의 상면과 동일 레벨을 가지는 패키지 기판.
  11. 제 10 항에 있어서,
    상기 제 1 임베디드 알루미늄 패드의 상기 상면은 상기 절연층의 상기 상면과 동일 레벨을 가지고,
    상기 제 2 임베디드 알루미늄 패드의 상기 하면은 상기 절연층의 상기 하면과 동일한 레벨을 가지는 패키지 기판.
  12. 제 10 항에 있어서,
    상기 제 1 및 제 2 임베디드 알루미늄 패드들은 상기 절연층의 가장자리에 배치되고,
    상기 제 1 및 제 2 임베디드 알루미늄 패드는 각각 복수개로 제공되는 패키지 기판.
  13. 제 10 항에 있어서,
    상기 절연층의 상기 하면 상에 배치되고 상기 제 2 구리 패턴의 하면을 노출하는 제 2 보호층을 더 포함하고,
    상기 제1 구리 패턴은 복수개로 제공되고,
    상기 제2 구리 패턴은 복수개로 제공되고,
    상기 제 1 보호층은 상기 제 1 구리 패턴들의 하나 또는 일부(some)와 접촉하고,
    상기 제 2 보호층은 상기 제 2 구리 패턴들의 하나 또는 일부(some)와 접촉하는 패키지 기판.
  14. 임베디드 알루미늄 패드가 배치되는 패키지 기판; 및
    상기 패키지 기판 상에 배치되고, 상기 패키지 기판과 본딩 와이어를 통해 연결되는 반도체 칩을 포함하고,
    상기 패키지 기판은:
    상면과 이에 대향하는 하면을 가지는절연층;
    상기 절연층의 상기 상면과 인접하게 상기 절연층 내에 배치되는 제 1 구리 패턴;
    상기 절연층의 상기 하면 상에 배치되는 제 2 구리 패턴; 및
    상기 절연층의 상기 상면 상에 배치되고, 상기 임베디드 알루미늄 패드를 노출하는 개구부를 갖는 보호층을 포함하고,
    상기 임베디드 알루미늄 패드는 상기 제 1 구리 패턴 상에 배치되고,
    상기 임베디드 알루미늄 패드는 상기 절연층 내에 배치되고, 상기 임베디드 알루미늄 패드의 상면이 외부로 노출되도록 상기 임베디드 알루미늄 패드의 상기 상면은 상기 보호층과 중첩하지 않고 상기 임베디드 알루미늄 패드의 상면은 상기 절연층의 상면과 동일 레벨을 가지는 패키지 장치.
  15. 제 14 항에 있어서,
    상기 임베디드 알루미늄 패드의 상면 상의 알루미늄 산화막을 더 포함하고,
    상기 본딩 와이어는 상기 알루미늄 산화막을 관통하여 상기 반도체 칩과 상기 임베디드 알루미늄 패드를 전기적으로 연결하는 패키지 장치.
  16. 일면에 알루미늄 시드층이 제공된 캐리어 기판을 제공하고;
    상기 알루미늄 시드층 상에 제 1 구리 패턴들을 형성하고;
    상기 알루미늄 시드층을 에칭하여 예비 알루미늄 패드들를 형성하고;
    상기 예비 알루미늄 패드와 상기 제 1 구리 패턴들을 덮는 절연층을 형성하고;
    상기 제 1 구리 패턴들과 연결되고, 상기 절연층을 관통하는 비아 및 상기 절연층 상에 제 2 구리 패턴들을 형성하고;
    상기 캐리어 기판을 제거하고; 그리고
    상기 예비 알루미늄 패드들 중 적어도 하나를 노출하도록 상기 절연층 상에 제 1 보호층을 형성하는 것을 포함하되,
    상기 제 1 보호층에 의해 노출된 상기 예비 알루미늄 패드는 임베디드 알루미늄 패드인 패키지 기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 임베디드 알루미늄 패드는 상기 절연층 내에 삽입되고,
    상기 절연층에 의하여 노출되는 상기 임베디드 알루미늄 패드의 상면은 상기 절연층의 상면과 동일한 레벨을 가지는 패키지 기판의 제조방법.
  18. 제 16 항에 있어서,
    상기 알루미늄 시드층을 에칭하는 것은:
    상기 알루미늄 시드층과 반응하는 에칭액으로 상기 알루미늄 시드층을 에칭하는 것을 포함하되,
    상기 제 1 구리 패턴은 식각 마스크로 사용되는 패키지 기판의 제조방법.
  19. 제 18 항에 있어서,
    상기 에칭액은 수산화 나트륨(NaOH)을 포함하는 알칼리 계열 에칭액 또는 인산(H3PO4)과 황산(H2SO4)에 유기산을 혼합한 산성 계열 에칭액을 포함하는 패키지 기판의 제조방법.
  20. 제 16 항에 있어서,
    상기 제 1 구리 패턴들을 형성하기 전에 상기 알루미늄 시드층 상에 배리어층을 형성하는 것을 더 포함하고,
    상기 배리어층은 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이트(TaN), 금(Au), 은(Ag) 및 텅스텐(W) 중 적어도 하나를 포함하는 패키지 기판의 제조방법.
KR1020160001002A 2016-01-05 2016-01-05 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치 KR102497595B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160001002A KR102497595B1 (ko) 2016-01-05 2016-01-05 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
US15/385,062 US9960107B2 (en) 2016-01-05 2016-12-20 Package substrate, method for fabricating the same, and package device including the package substrate
CN201710008692.8A CN106941102B (zh) 2016-01-05 2017-01-05 封装衬底、其制造方法和包括该封装衬底的封装器件
US15/926,287 US10134666B2 (en) 2016-01-05 2018-03-20 Package substrate, method for fabricating the same, and package device including the package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160001002A KR102497595B1 (ko) 2016-01-05 2016-01-05 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치

Publications (2)

Publication Number Publication Date
KR20170081948A KR20170081948A (ko) 2017-07-13
KR102497595B1 true KR102497595B1 (ko) 2023-02-08

Family

ID=59226692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160001002A KR102497595B1 (ko) 2016-01-05 2016-01-05 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치

Country Status (3)

Country Link
US (2) US9960107B2 (ko)
KR (1) KR102497595B1 (ko)
CN (1) CN106941102B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098009A (ko) 2017-02-24 2018-09-03 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching
CN113540029A (zh) * 2020-04-16 2021-10-22 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造和设计部件承载件的方法
KR20220098528A (ko) 2021-01-04 2022-07-12 삼성전기주식회사 인쇄회로기판
KR20230105266A (ko) * 2022-01-03 2023-07-11 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187833A1 (en) * 2002-02-26 2007-08-16 Fujitsu Amd Semiconductor Limited Method of fabricating semiconductor memory device and semiconductor memory device driver
US20100184285A1 (en) * 2009-01-16 2010-07-22 Chartered Semiconductor Manufacturing, Ltd. Method to prevent corrosion of bond pad structure

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559030B1 (ko) 1998-12-30 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6455913B2 (en) * 2000-01-31 2002-09-24 United Microelectronics Corp. Copper fuse for integrated circuit
US6824665B2 (en) * 2000-10-25 2004-11-30 Shipley Company, L.L.C. Seed layer deposition
JP2004221098A (ja) * 2003-01-09 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2006100395A (ja) 2004-09-28 2006-04-13 Showa Denko Kk プリント回路用アルミニウム基板およびその製造方法
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
KR100652317B1 (ko) * 2005-08-11 2006-11-29 동부일렉트로닉스 주식회사 반도체 소자의 금속 패드 제조 방법
US20070045844A1 (en) * 2005-08-24 2007-03-01 Andry Paul S Alpha particle shields in chip packaging
KR20070024865A (ko) 2005-08-31 2007-03-08 삼성전자주식회사 반도체 장치의 금속 배선 형성 방법
KR100674321B1 (ko) 2005-09-02 2007-01-24 삼성전기주식회사 방열특성이 향상된 인쇄회로기판 및 그 제조방법
KR100733253B1 (ko) 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
JP4621148B2 (ja) * 2006-01-30 2011-01-26 キヤノン株式会社 製本装置、製本方法及び印刷装置
US7656045B2 (en) * 2006-02-23 2010-02-02 Freescale Semiconductor, Inc. Cap layer for an aluminum copper bond pad
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR100877095B1 (ko) 2006-12-28 2009-01-09 주식회사 하이닉스반도체 반도체소자의 연결배선 형성방법
TWI349974B (en) 2007-07-06 2011-10-01 Unimicron Technology Corp Structure with embedded circuit
KR20090010654A (ko) 2007-07-24 2009-01-30 엘지이노텍 주식회사 인쇄회로기판 구조
KR20090053628A (ko) 2007-11-23 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI384925B (zh) 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
EP2469992B1 (en) 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
US20120175772A1 (en) 2011-01-07 2012-07-12 Leung Andrew K Alternative surface finishes for flip-chip ball grid arrays
JP2012149289A (ja) 2011-01-18 2012-08-09 Mitsubishi Alum Co Ltd 印刷回路用アルミニウム箔
US9035197B2 (en) * 2011-11-04 2015-05-19 International Business Machines Corporation Circuit boards with vias exhibiting reduced via capacitance
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR101317184B1 (ko) 2012-03-20 2013-10-15 안강모 알루미늄 박을 사용한 피씨비용 기판 및 이의 제조 방법
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
KR20140001550A (ko) 2012-06-27 2014-01-07 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈
CN103633013B (zh) * 2012-08-21 2016-06-29 中芯国际集成电路制造(上海)有限公司 硅通孔封装结构的形成方法
US20140144682A1 (en) 2012-11-28 2014-05-29 Rf Micro Devices, Inc. Surface finish for conductive features on substrates
KR20140076811A (ko) 2012-12-13 2014-06-23 엘지이노텍 주식회사 스마트 ｉｃ용 인쇄회로기판, 그 제조 방법 및 스마트 ｉｃ 칩 패키지
KR102026214B1 (ko) 2012-12-17 2019-09-27 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
US9607938B2 (en) * 2013-06-27 2017-03-28 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
KR101516072B1 (ko) * 2013-07-09 2015-04-29 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US10325876B2 (en) * 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
KR20160132229A (ko) 2015-05-07 2016-11-17 삼성전자주식회사 패키지 기판, 반도체 패키지 및 이를 제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187833A1 (en) * 2002-02-26 2007-08-16 Fujitsu Amd Semiconductor Limited Method of fabricating semiconductor memory device and semiconductor memory device driver
US20100184285A1 (en) * 2009-01-16 2010-07-22 Chartered Semiconductor Manufacturing, Ltd. Method to prevent corrosion of bond pad structure

Also Published As

Publication number Publication date
CN106941102A (zh) 2017-07-11
US10134666B2 (en) 2018-11-20
KR20170081948A (ko) 2017-07-13
US20180211909A1 (en) 2018-07-26
CN106941102B (zh) 2022-06-24
US20170194240A1 (en) 2017-07-06
US9960107B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
KR102497595B1 (ko) 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
JP5231340B2 (ja) 配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
CN103796451B (zh) 印刷布线板及印刷布线板的制造方法
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TW200936000A (en) Wire bonding substrate and fabrication thereof
US9491871B2 (en) Carrier substrate
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US10811348B2 (en) Method of manufacturing wiring substrate
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US11764130B2 (en) Semiconductor device
JP6689691B2 (ja) 配線基板及びその製造方法
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI674820B (zh) 印刷電路板
JP5574132B2 (ja) 配線基板および半導体パッケージ
US7807034B2 (en) Manufacturing method of non-etched circuit board
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR101302380B1 (ko) 박형 인쇄회로기판 및 이의 제조 방법
US20170256470A1 (en) Wiring substrate and method for manufacturing the same
KR102531702B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right