CN1744298A - 一种绝缘体上硅的制作方法 - Google Patents

一种绝缘体上硅的制作方法 Download PDF

Info

Publication number
CN1744298A
CN1744298A CNA2005100283656A CN200510028365A CN1744298A CN 1744298 A CN1744298 A CN 1744298A CN A2005100283656 A CNA2005100283656 A CN A2005100283656A CN 200510028365 A CN200510028365 A CN 200510028365A CN 1744298 A CN1744298 A CN 1744298A
Authority
CN
China
Prior art keywords
silicon
layer
device sheet
thickness
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100283656A
Other languages
English (en)
Other versions
CN100487885C (zh
Inventor
陈猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Xin'ao Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xin'ao Science and Technology Co Ltd filed Critical Shanghai Xin'ao Science and Technology Co Ltd
Priority to CNB2005100283656A priority Critical patent/CN100487885C/zh
Publication of CN1744298A publication Critical patent/CN1744298A/zh
Priority to EP06775242A priority patent/EP1914799A4/en
Priority to PCT/CN2006/001901 priority patent/WO2007012290A1/zh
Application granted granted Critical
Publication of CN100487885C publication Critical patent/CN100487885C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种离子注入和键合工艺相结合制备绝缘体上的硅圆片的方法，特征在于先采用离子注入方法形成一腐蚀阻挡层，然后将器件片和支撑片键合在一起，并结合键合减薄的方法，减薄器件片反面到一定厚度，再把器件片中的离子注入层作为腐蚀的自停止层，利用化学腐蚀剩余的器件片厚度到腐蚀自停止层；最后对剩余的硅层进行精细抛光，形成一种SOI产品。采用该工艺制造的SOI圆片，埋层的厚度可以在很大的范围内自由调节，且作为自停止层的离子注入层可以精确控制顶层硅的厚度和均匀性，从而提高了顶层硅的厚度均匀性。

Description

一种绝缘体上硅的制作方法
技术领域
本发明涉及一种绝缘体上硅的制作方法，更确切地说是涉及一种离子注入结合键合减薄的工艺，制备绝缘体上的硅。属于微电子与固体电子学、硅基集成光电子器件材料的一种制造工艺。
背景技术
绝缘体上的硅即SOI(Silicon-on-insulator)电路具有高速，低功率，抗辐照等优点，在航空航天，军工电子，便携式通讯等方面具有重要的应用背景，被认为是二十一世纪的硅集成电路技术，倍受人们重视(J.P.Colige，Silicon onInsulator Technology，Material to VLSI，Kulwer Academic Publication 1991)。随着汽车电子集成电路、声频功率放大集成电路、照明等的发展，对功率器件的需求越来越广泛，SOI衬底良好的绝缘性能，使其在功率器件领域的应用前景尤其倍受关注。(F.Udrea，D.Garner，K.Sheng，A.Popescu，H.T.Lim andW.I.Milne，SOI Power Devices，Electronics and Communication EngineeringJournal，Feb.2000，p27)
注氧隔离即SIMOX技术以及键合减薄技术是目前制备SOI衬底主流技术中的两种。前者通过向单晶硅圆片中注入高剂量氧离子，高温退火后形成隐埋绝缘SiO2(BOX)层，从而形成SOI结构。后者是先将一片热氧化后的硅片和一片光片键合，再背面减薄到所需要的厚度形成SOI结构。
SIMOX技术采用的是高能量(20～300keV)、大束流(1017～1018cm-2)的氧离子注入，在硅片中一定深度形成氧的富集区域，再经过高温退火后形成掩埋在硅中的SiO2，即BOX层。这一工艺形成的SOI圆片，受到注入能量和剂量的限制，BOX以及顶层硅的厚度可以调节的范围十分有限，很不灵活。BOX最大厚度很难超过400nm，顶层硅的最大厚度也仅大约为300nm左右。并且SIMOX工艺是利用高温退火，促进氧在硅的内部聚集成核形成BOX层，这就使得BOX的绝缘性能不如热氧化形成的SiO2。这些缺点限制了SIMOX技术在厚埋层(＞400nm)以及厚的顶层硅(＞300nm)方面的应用。
键合减薄工艺是将一片表面带有热氧化层的硅片和另一片光片键合，并将硅片背面减薄至需要的厚度。这一工艺生产的SOI圆片，虽然BOX的质量可以得到较好的保证，但是顶层硅的厚度很难得到精确的控制。J.W.Neuner采用等离子辅助化学腐蚀的办法，可以将顶层硅减薄到1μm，平整度控制在±0.1μm的范围内。(J.W.Neuner，A.M.Ledger，S.K.Schilb，andD.P.Mathur，Improved Uniformity in Bonded SOI wafers with Active Layersfrom 1 to 30μm at High Throuthputs，Proceedings 1998 IEEE International SOIConference，Oct.1998，p.169-170)但是要进一步通过研磨或腐蚀的办法减薄顶层硅，达到更小的厚度和平整度，难度就更大了。这些缺点也限制了键合减薄工艺在均匀性要求高的方面的应用。
在传统键合减薄工艺的基础上，SOITEC公司引入Unibond技术。这种技术的关键步骤之一是通过氢离子注入工艺形成气泡层(Bubble Layer)，该层在后续的退火工艺中自动裂开(Split)，从而利用裂开层较为精确的控制了抛光前的SOI层均匀性，最终实现了精确控制顶层硅的厚度。
发明内容
本发明提出了一种绝缘体上硅的制作方法，它是一种离子注入结合键合减薄制备SOI圆片的生产工艺。注入工艺的优点在于顶层硅薄而且均匀性控制很好，而键合减薄工艺的优点是BOX厚度可以在大范围内调节，而且绝缘性能好。本发明通过两种工艺的结合，扬长避短，发挥了二者的优势，可以用来制备高质量的SOI圆片。
本发明包括如下步骤：首先利用离子注入工艺形成器件片(如果希望最终产品的顶层硅比较厚，则需对离子注入片进行外延，仍称为器件片)，将器件片(或氧化后的器件片)和支撑片(或氧化支撑片)键合，并在氧气气氛中退火加固，再采用研磨加腐蚀的方法腐蚀至器件片的注入层，即自停止层，最后腐蚀去除自停止层并对顶层硅进行精细研磨，形成最终的SOI圆片。最终产品的BOX(埋层绝缘层)和顶层硅的厚度分别由氧化层厚度和器件片的注入深度(或外延厚度)决定。
具体地说，本发明所述的一种绝缘体上的硅的制备方法，包括以下步骤：
(1)根据对顶层硅厚度(Top Silicon Layer，或Device Layer)的要求，选用相应的离子注入工艺形成后续腐蚀工艺时的自停止层，该片将作为器件片(device wafer)。此外，选择另外一片硅片作为支撑片(handle Wafer)；
(2)根据对埋层(绝缘层)厚度的要求，对器件片或支撑片选择适当的工艺参数进行适当的绝缘层化处理；
(3)将上述器件片和支撑片进行键合，并退火加固；
(4)单面背面研磨器件片减薄器件片到一定厚度；
(5)采用腐蚀方法至器件片的离子注入层完全暴露；
(6)除去离子注入层；
(7)对剩余顶层硅精细抛光。
所述的器件片是采用离子注入工艺制备的。所注入的离子可以选择N离子、O离子、或其他离子；选择离子的基本原则是该离子注入层可作为化学腐蚀阻挡层。
所述的离子注入能量在10KeV到500KeV间，离子注入剂量在1E15/cm2到1E19/cm2间；
所述的优化的离子注入能量在30KeV到250KeV间，离子注入剂量在5E16/cm2到2E18/cm2间；
所述的离子注入可选用比较成熟的SIMOX(Separation-by-OxygenImplantation)氧离子注入机，采用SIMOX工艺。
所述的SIMOX工艺，优化的氧离子注入能量在30KeV到250KeV间，离子注入剂量在5E16/cm2到2E18/cm2间；
所述的器件片可经过后续处理(包括高温退火处理)，处理的目的是使注入层与非注入层界面比较陡峭。
所述的对器件片的后续高温处理温度在摄氏600度到摄氏1500度间，气氛为氧氩或氧氮混合气氛，其中氧的含量为0％到100％间。
所述的对器件片的后续高温处理，优化的温度在摄氏1100度到摄氏1410度间，优化的氧含量为0％到60％间。
所述的腐蚀工艺可以是化学腐蚀，也可以是等离子刻蚀或其它任何可以在离子注入层停止住的腐蚀方法。
可以根据对最终产品对顶层硅厚度的要求，采用外延后的器件片，即在原始离子注入片的顶层硅上生长外延层。外延工艺可采用通常半导体工业中普遍采用的常规工艺。外延可为同质外延，也可为异质外延。外延层可为P型或N型，可掺硼或磷，以及其他掺杂剂。
所述的绝缘层可为二氧化硅(SiO2)，氮化硅(Si3N4)或其它具有绝缘性的物质。
所述的绝缘层化处理即是指生长绝缘层的方法，如生长SiO2的氧化方法，或者Si3N4的氮化方法。
所述的对硅片的氧化工艺可采用集成电路中成熟的氧化制备工艺，如干氧氧化工艺或干氧-湿氧-干氧工艺。
所述的氧化的硅片可选择器件片或者支撑片。
采用键合工艺将器件片和支撑片键合。
所述的键合工艺可以采用EVG公司的EVG键合机，也可以采用其他公司的键合机。键合一般在室温下进行，也可采用等离子体辅助室温键合。
所述的退火加固时退火气氛可为含氧气氛，可为干氧、湿氧或含氧的混合气体。
所述的退火加固的温度为摄氏500度以上摄氏1400度以下，时间为半小时至15小时。
所述的优化的退化温度为摄氏1000～1250度，气氛为湿氧，时间为2小时～6小时。
所述的单面减薄可采用磨片机或其他能够减薄硅片的设备。减薄器件片厚度为3-15μm。
减薄到一定厚度范围为1μm～100μm
所述的优化的减薄到一定厚度为50μm～90μm
所述的的腐蚀方法必须使被腐蚀材料和离子注入层的腐蚀比足够大，从而实现在离子注入层的自停止。
所述的化学腐蚀硅的腐蚀液为氢氧化钾(KOH)或四甲基氢氧化铵(THMA)或其他对离子注入层和硅具有较大的选择腐蚀比的化学剂。
腐蚀硅时一般选择稀释的氢氧化钾(KOH)或四甲基氢氧化铵(THMA)。腐蚀液的重量配比一般在1∶1000(化学剂∶去离子水)，腐蚀时需加热，一般温度在摄氏25度到摄氏200度间。
所述的优化的腐蚀液的重量配比一般在1∶1到1∶100(化学剂∶去离子水)；优化的腐蚀温度在摄氏50度到摄氏150度间。
所述的除去离子注入层可选用腐蚀方法，也可直接采用抛光等方法
选择恰当的化学腐蚀剂来腐蚀掉离子注入层时，如果离子注入层为SiO2，则化学腐蚀可采用HF溶液。
所述的HF溶液，浓度范围是化学剂与去离子水重量比可在1∶1至1∶200间调节。
所述的优化的HF溶液浓度比例为1∶10至1∶100。
顶层精细抛光可选用化学机械抛光机。
注入工艺生产的注入片，可以得到纳米量级的顶层硅，最小可达到30nm，而且厚度均匀性可以在较小的范围(±10nm)内自由调节，这是采用单一的键合减薄等工艺达不到的厚度和均匀性。而采用单一键合减薄的方法生产的SOI圆片，BOX层是采用热氧化的办法制备的，这使得其厚度可以在比较大的范围内调节。
本发明将两种工艺的优势妙地结合在一起，互相弥补，发挥了各自的优点而克服了各自的缺点。采用本发明制备的SOI圆片，BOX采用热氧化方法制备，绝缘性能良好，厚度均匀可调(厚度可在0～5.0μm间调整)；而顶层硅是从注入片或外延注入片上“移植”过来的，注入片的注入层的自停止作用，有效地保障了在最终精细抛光前顶层硅的厚度和均匀性(抛光前的厚度均匀性可达到±10nm)，而最终SOI层厚度的均匀性在±0.05μm以内。
附图说明
图1、依本发明提供的制备SOI的工艺流程
(a)离子注入并高温退火制备器件片
(b)氧化支撑片
(c)键合器件片和支撑片
(d)氧化加固键合片
(e)单面背面研磨器件片减薄器件片到一定厚度
(f)采用腐蚀方法至器件片的离子注入层完全暴露
(g)除去离子注入层
(h)对剩余顶层硅精细抛光形成最终的SOI片
图2、实施例1的SOI层厚度和均匀性测试结果
图3、实施例2的SOI层厚度和均匀性测试结果
具体实施方式
下面的两个具体实施例有助于理解本发明的特征和优点，但本发明的实施并不仅局限于此实施例
实施例1
步骤1：在原始抛光片A中注入氧离子，能量为170Ke V剂量为7.0E17/cm2，注入后在高温下退火。退火温度为摄氏1330度，退火气氛为含氧的氩气，氧的比例为0.5％；得到的SIMOX片，表层硅厚度约215±5nm，埋层厚度约150±5nm。
步骤2：将硅片B氧化，氧化层厚度约为910±5nm。
步骤3：将硅片A和B键合并退火后加固。退火温度为摄氏1150度，水汽氧化，时间为2个小时；
步骤4：将加固后的A片背面磨片机减薄，剩余厚度约为15微米。
步骤5：将减薄后的片子用KOH腐蚀，腐蚀液浓度为质量比1∶20(去离子水∶KOH)，温度为摄氏70度，约25分钟，其后将该片放在1∶10HF中约漂洗30秒钟
步骤6：在实施5后，用化学机械抛光机抛掉约140nm基于以上实施后，得到最终的SOI圆片，参数如下：SOI层厚度64.1nm，均匀性为±20nm；埋层厚度保持不变，仍为910±10nm。下图给出了SOI层厚度的均匀性测试数据。
实施例2、
步骤1：在原始抛光片A中注入氧离子，能量为170KeV，剂量为7.0E17/cm2，注入后在高温下退火。退火温度为摄氏1330度，退火气氛为含氧的氩气，氧的比例为0.5％；得到的SIMOX片，表层硅厚度约215±5nm，埋层厚度约150±5nm。其后利用外延技术生长外延层约240nm，整个SOI厚度约为500±10nm
步骤2：将硅片B氧化，氧化层厚度约为1000±10nm。
步骤3：将硅片A和B键合并退火后加固。退火温度为摄氏1150度，水汽氧化，时间为2个小时；
步骤4：将加固后的A片背面磨片机减薄，剩余厚度约为15微米。
步骤5：将减薄后的片子用KOH腐蚀，腐蚀液浓度为质量比1∶20(去离子水∶KOH)，温度为摄氏70度，约25分钟，其后将该片放在1∶10HF中约漂洗30秒钟
步骤6：在实施5后，用化学机械抛光机抛掉约200nm基于以上实施后，得到最终的SOI圆片，参数如下：SOI层厚度313.4nm，均匀性为±27.7nm；埋层厚度保持不变，为1000±10nm。下图给出了SOI层的厚度测试数据。

Claims (13)

1、一种绝缘体上硅的制作方法，其特征在于首先利用离子注入工艺形成器件片或对离子注入进行外延形成器件片，然后将器件片或氧化后的器件片和支撑片或氧化支撑片键合，并在湿氧气氛中退火加固，再采用研磨加腐蚀的方法腐蚀至器件片的注入层，腐蚀去除自停止层，并对顶层硅进行精细研磨，形成最终的SOI圆片；最终埋层绝缘层和顶层硅的厚度分别由氧化层厚度和器件片的注入深度或外延层厚度决定。
2、按权利要求1所述的绝缘体上硅的制作方法，其特征在于具体包括以下步骤：
(1)根据对顶层硅厚度的要求，选用注氧隔离技术，选用相应的离子注入工艺形成后续腐蚀工艺时的自停止层，该片将作为器件片；此外，选择另外一片硅片作为支撑片；注入离子为氮、氧或其他可作为化学腐蚀阻挡层的离子；
(2)根据对埋层绝缘层厚度的要求，对器件片或支撑片进行高温退火、腐蚀或外延生长方法进行绝缘层化处理；其中，高温处理温度600-1500℃，气氛为氧气和氩气或氧气和氮气混合气体；腐蚀包括化学腐蚀或等离子刻蚀；
(3)将上述器件片和支撑片进行键合，并退火加固；退火加固温度500-1400℃，时间0.5-15h；气氛为干氧、湿氧或含氧的混合气体；
(4)单面背面研磨器件片减薄器件片到1-100μm；
(5)采用腐蚀方法至器件片的离子注入层完全暴露；
(6)采用腐蚀或抛光方法除去离子注入层；
(7)对剩余顶层硅采用化学机械抛光机精细抛光。
3、按权利要求1或2所述的绝缘体上硅的制作方法，其特征在于离子注入能量在10KeV到500KeV间，离子注入剂量在1E15/cm2到1E19/cm2间。
4、按权利要求1或2所述的绝缘体上硅的制作方法，其特征在于离子注入能量在30KeV到250KeV间，离子注入剂量在5E16/cm2到2F18/cm2间。
5、按权利要求1所述的绝缘体上硅的制作方法，对器件片的后续高温处理的温度在1100-1410℃，氧含量为0％到60％间。
6、按权利要求1所述的绝缘体上硅的制作方法，其特征在于根据对最终产品对顶层硅厚度的要求，采用外延后的器件片，即在原始离子注入片的顶层硅上生长外延层，外延工艺可采用通常半导体工业中普遍采用的常规工艺，外延为同质外延或异质外延；外延层为P型或N型，掺杂硼、磷或其他掺杂剂。
7、按权利要求1或2所述的绝缘体上硅的制作方法，其特征在于键合在室温或采用等离子体辅助室温键合，键合采用EVG公司的EVG键合机。
8、按权利要求2所述的绝缘体上硅的制作方法，其特征在于所述的退火加固温度为1000～1250℃，时间为2小时～6小时；气氛为湿氧。
9、按权利要求2所述的绝缘体上硅的制作方法，其特征在于单面减薄采用Grinder或Lapper或其他能够减薄硅片的设备；减薄器件片厚度为50-90μm。
10、按权利要求1或2所述的绝缘体上硅的制作方法，其特征在于所述的腐蚀方法必须使被腐蚀材料和离子注入层的腐蚀比足够大，从而实现在离子注入层的自停止；常用的化学腐蚀硅的腐蚀液为氢氧化钾或四甲基氢氧化铵或其他对离子注入层和硅具有较大的选择腐蚀比的化学剂；腐蚀硅时一般选择经稀释的氢氧化钾或四甲基氢氧化铵，其腐蚀液的配比是化学剂/去离子水重量比为1∶1000，腐蚀时温度在25～200℃间。
11、按权利要求1或2所述的绝缘体上硅的制作方法，其特征在于所述的腐蚀液的重量配比是化学剂/去离子水在1∶1到1∶100；温度在50～150℃之间。
12、按权利要求2所述的绝缘体上硅的制作方法，其特征在于选择化学腐蚀剂来腐蚀掉离子注入层时，如果离子注入层为SiO2，则化学腐蚀可采用HF溶液；使用的HF溶液，浓度范围是化学剂与去离子水重量配比1∶1至1∶200间调节。
13、按权利要求11所述的绝缘体上硅的制作方法，其特征在于所述的HF溶液，浓度范围为1∶10至1∶100。
CNB2005100283656A 2005-07-29 2005-07-29 一种绝缘体上硅的制作方法 Active CN100487885C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2005100283656A CN100487885C (zh) 2005-07-29 2005-07-29 一种绝缘体上硅的制作方法
EP06775242A EP1914799A4 (en) 2005-07-29 2006-07-28 METHOD FOR PRODUCING SILICON ON ISOLATOR
PCT/CN2006/001901 WO2007012290A1 (fr) 2005-07-29 2006-07-28 Procede de production de silicium sur isolant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100283656A CN100487885C (zh) 2005-07-29 2005-07-29 一种绝缘体上硅的制作方法

Publications (2)

Publication Number Publication Date
CN1744298A true CN1744298A (zh) 2006-03-08
CN100487885C CN100487885C (zh) 2009-05-13

Family

ID=36139611

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100283656A Active CN100487885C (zh) 2005-07-29 2005-07-29 一种绝缘体上硅的制作方法

Country Status (3)

Country Link
EP (1) EP1914799A4 (zh)
CN (1) CN100487885C (zh)
WO (1) WO2007012290A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
CN101908472A (zh) * 2010-06-25 2010-12-08 上海新傲科技股份有限公司 在绝缘层中嵌入纳米晶的半导体材料制备方法
CN101532179B (zh) * 2009-02-27 2011-04-20 中国电子科技集团公司第四十八研究所 绝缘体上硅晶片的制造方法
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102491260A (zh) * 2011-12-31 2012-06-13 上海先进半导体制造股份有限公司 采用腐蚀自停止方式制造流量传感器的方法
CN102515087A (zh) * 2011-12-01 2012-06-27 上海先进半导体制造股份有限公司 流量传感器的制造方法
CN102903607A (zh) * 2011-06-30 2013-01-30 上海新傲科技股份有限公司 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法
CN101707188B (zh) * 2009-11-27 2013-02-20 上海新傲科技股份有限公司 采用腐蚀工艺形成带有绝缘埋层的衬底的方法
CN103077885A (zh) * 2013-01-31 2013-05-01 上海新傲科技股份有限公司 受控减薄方法以及半导体衬底
CN103367230A (zh) * 2012-04-09 2013-10-23 中芯国际集成电路制造(上海)有限公司 超薄绝缘体上硅结构的制作方法、半导体器件的制作方法
CN103560106A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
US9673085B2 (en) 2012-09-03 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
CN110085549A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种双面注入得到soi的方法
CN116053192B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种半导体材料、制备方法和半导体器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454483C (zh) * 2007-04-20 2009-01-21 中国电子科技集团公司第四十八研究所 一种离子注入厚膜soi晶片材料的制备方法
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8324031B2 (en) 2008-06-24 2012-12-04 Globalfoundries Singapore Pte. Ltd. Diffusion barrier and method of formation thereof
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
CN103560136A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
CN112490113A (zh) * 2020-11-12 2021-03-12 武汉新芯集成电路制造有限公司 一种半导体器件的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021914A (ja) * 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
JPH02228061A (ja) * 1989-03-01 1990-09-11 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH04115511A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH04206766A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体装置の製造方法
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
DE4210859C1 (zh) * 1992-04-01 1993-06-09 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De
US5376579A (en) * 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
WO1998042010A1 (en) * 1997-03-17 1998-09-24 Genus, Inc. Bonded soi wafers using high energy implant
US5981400A (en) * 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
US6541356B2 (en) * 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
WO2004010505A1 (ja) * 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
EP1710836A4 (en) * 2004-01-30 2010-08-18 Sumco Corp METHOD FOR PRODUCING AN SOI WATER

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
CN101532179B (zh) * 2009-02-27 2011-04-20 中国电子科技集团公司第四十八研究所 绝缘体上硅晶片的制造方法
CN101707188B (zh) * 2009-11-27 2013-02-20 上海新傲科技股份有限公司 采用腐蚀工艺形成带有绝缘埋层的衬底的方法
CN101908472B (zh) * 2010-06-25 2015-10-14 上海新傲科技股份有限公司 在绝缘层中嵌入纳米晶的半导体材料制备方法
CN101908472A (zh) * 2010-06-25 2010-12-08 上海新傲科技股份有限公司 在绝缘层中嵌入纳米晶的半导体材料制备方法
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130039B (zh) * 2010-12-27 2013-04-10 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
CN102903607A (zh) * 2011-06-30 2013-01-30 上海新傲科技股份有限公司 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法
CN102515087A (zh) * 2011-12-01 2012-06-27 上海先进半导体制造股份有限公司 流量传感器的制造方法
CN102491260A (zh) * 2011-12-31 2012-06-13 上海先进半导体制造股份有限公司 采用腐蚀自停止方式制造流量传感器的方法
CN103367230A (zh) * 2012-04-09 2013-10-23 中芯国际集成电路制造(上海)有限公司 超薄绝缘体上硅结构的制作方法、半导体器件的制作方法
CN103367230B (zh) * 2012-04-09 2016-05-25 中芯国际集成电路制造(上海)有限公司 超薄绝缘体上硅结构的制作方法、半导体器件的制作方法
US9673085B2 (en) 2012-09-03 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
CN104603910B (zh) * 2012-09-03 2017-08-11 信越半导体株式会社 Soi晶圆的制造方法
CN103077885A (zh) * 2013-01-31 2013-05-01 上海新傲科技股份有限公司 受控减薄方法以及半导体衬底
CN103077885B (zh) * 2013-01-31 2016-06-01 上海新傲科技股份有限公司 受控减薄方法以及半导体衬底
WO2015074478A1 (zh) * 2013-11-22 2015-05-28 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
CN103560106A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
CN103560106B (zh) * 2013-11-22 2017-01-18 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
CN110085549A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种双面注入得到soi的方法
CN110085549B (zh) * 2018-01-26 2021-06-04 沈阳硅基科技有限公司 一种双面注入得到soi的方法
CN116053192B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种半导体材料、制备方法和半导体器件

Also Published As

Publication number Publication date
EP1914799A1 (en) 2008-04-23
EP1914799A4 (en) 2010-03-17
WO2007012290A1 (fr) 2007-02-01
CN100487885C (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
CN1744298A (zh) 一种绝缘体上硅的制作方法
US6054363A (en) Method of manufacturing semiconductor article
CN1210763C (zh) 半导体器件及其生产工艺
US7713842B2 (en) Method for producing bonded wafer
AU745460B2 (en) Method of manufacturing semiconductor article
US7615471B2 (en) Method for producing a tensioned layer on a substrate, and a layer structure
CN101101891A (zh) 绝缘体上硅及其制备工艺
AU745315B2 (en) Method for manufacturing semiconductor article
US20080102603A1 (en) Method for Producing Direct Bonded Wafer and Direct Bonded Wafer
WO2012125632A1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
KR20110042009A (ko) 반도체장치 및 그 제조방법
KR20000003975A (ko) 필드 산화막을 구비한 본딩형 실리콘 이중막 웨이퍼 제조방법
JP5261960B2 (ja) 半導体基板の製造方法
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JP2008004821A (ja) 貼り合わせウェーハの製造方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
CN110400773B (zh) 一种采用快速热处理工艺制备soi硅片的方法
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
KR100298203B1 (ko) 실리콘 온 인슐레이터 기판 제조 방법
CN106449369B (zh) 绝缘体上半导体结构以及制备方法
CN101145512A (zh) 贴合晶片的制造方法
CN101188194B (zh) 结合晶片及用来制造结合晶片的方法
CN113539940B (zh) 一种半导体衬底的制备方法及半导体衬底
WO2022054429A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090605

Address after: No. 200, Pratt & Whitney Road, Shanghai, Jiading District: 201821

Patentee after: Shanghai Xin'ao Science and Technology Co., Ltd.

Address before: No. 200, Pratt & Whitney Road, Shanghai, Jiading District: 201821

Co-patentee before: Chen Meng

Patentee before: Shanghai Xin Ao Technology Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: SHANGHAI SIMGUI SCIENCE AND TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: PROUD OF THE NEW SHANGHAI TECHNOLOGY CO.

CP01 Change in the name or title of a patent holder

Address after: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200

Patentee after: Shanghai Simgui Technology Co., Ltd.

Address before: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200

Patentee before: Shanghai Xin'ao Science and Technology Co., Ltd.