CN103077885B - 受控减薄方法以及半导体衬底 - Google Patents
受控减薄方法以及半导体衬底 Download PDFInfo
- Publication number
- CN103077885B CN103077885B CN201310036848.5A CN201310036848A CN103077885B CN 103077885 B CN103077885 B CN 103077885B CN 201310036848 A CN201310036848 A CN 201310036848A CN 103077885 B CN103077885 B CN 103077885B
- Authority
- CN
- China
- Prior art keywords
- feature pattern
- substrate
- predetermined depth
- thin
- pattern layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种受控减薄方法以及半导体衬底,所述受控减薄方法包括如下步骤:提供一半导体衬底;在所述半导体衬底中的一预定深度处形成一特征图形层,所述特征图形层用于标定减薄的停止位置;减薄半导体衬底,并同时观察减薄表面是否出现特征图形,一旦出现特征图形,立即停止减薄。本发明的优点在于,采用在预定深度的位置制备识别图形来控制减薄的停止时机,可以精确控制减薄厚度,且具有较高的均匀性。
Description
技术领域
本发明涉及半导体衬底制造领域,尤其涉及一种受控减薄方法以及半导体衬底。
背景技术
在半导体产业里,晶圆生产和加工、芯片生产和封装等过程中,常常用到晶圆的减薄工艺。现有技术的减薄工艺主要是化学机械抛光(CMP)或者酸碱腐蚀。
化学机械抛光工艺是通过采用特定的抛光液利用机械抛光的方法减薄晶圆该方法由于主要采用的是机械研磨工艺,受限于其工作原理的限制,而对去除量的均匀性难以保证在衬底的不同区域会有较大的去除量的偏差。
而化学腐蚀工艺是将晶圆浸没在能够腐蚀晶圆的化学腐蚀中,或者采用旋转腐蚀的方法,使腐蚀液流过晶圆表面。采用这种方法减薄晶圆,由于晶圆各处所处的化学环境是基本相同的,故去除量的均匀性较容易控制,但由于腐蚀速度受到腐蚀液的成分和浓度以及温度等诸多因素的影响,而较难控制对晶圆的总去除量。
因此,提供一种既能够精确控制腐蚀量,又能够控制去除均匀性的精确可控的腐蚀方法,是现有技术亟待解决的问题。
发明内容
本发明所要解决的技术问题是,提供一种受控减薄方法以及半导体衬底,既能够精确控制减薄量,又能够保证减薄的均匀性。
为了解决上述问题,本发明提供了一种受控减薄方法,包括如下步骤:提供一半导体衬底;在所述半导体衬底中的一预定深度处形成一特征图形层,所述特征图形层用于标定减薄的停止位置;减薄半导体衬底,并同时观察减薄表面是否出现特征图形,一旦出现特征图形,立即停止减薄。
可选的,所述在半导体衬底中形成特征图形的步骤,进一步是在所述预定深度位置注入氧离子并退火,从形成氧化物颗粒。
可选的,所述在半导体衬底中形成特征图形的步骤,进一步是在所述预定深度位置注入改性离子并退火,从形成与半导体衬底本身具有腐蚀选择比的不连续层。
可选的,所述在半导体衬底中形成特征图形的步骤,进一步是在衬底中采用刻蚀方法形成具有所述预定深度的特征图形。
可选的,所述减薄衬底的步骤,减薄工艺选自于腐蚀减薄和研磨减薄中的任意一种。
本发明进一步提供了一种半导体衬底,在所述半导体衬底中的一预定深度处具有一特征图形层,所述特征图形层用于标定减薄的停止位置。
可选的,所述特征图形层进一步包括氧化物颗粒,所述氧化物颗粒是在所述预定深度位置注入氧离子并退火形成的。
可选的,所述特征图形层进一步包括半导体衬底本身具有腐蚀选择比的不连续层,所述不连续层进一步是在所述预定深度位置注入改性离子并退火形成的。
可选的,所述特征图形层进一步包括具有所述预定深度的特征图形,所述预定深度的特征图形进一步是在衬底中采用刻蚀方法形成的。
本发明的优点在于,采用在预定深度的位置制备识别图形来控制减薄的停止时机,可以精确控制减薄厚度,且具有较高的均匀性。
附图说明
附图1所示是本发明的第一具体实施方式所述方法的实施步骤示意图;
附图2A~2C所示是本发明的第一具体实施方式所述方法的工艺流程图;
附图3所示是本发明的第二具体实施方式所述方法的实施步骤示意图;
附图4A~4C所示是本发明的第二具体实施方式所述方法的工艺流程图;
附图5所示是本发明的第三具体实施方式所述方法的实施步骤示意图;
附图6A~6C所示是本发明的第三具体实施方式所述方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的受控减薄方法以及半导体衬底的具体实施方式做详细说明。
首先结合附图介绍本发明的第一具体实施方式。
附图1所示是本具体实施方式所述方法的实施步骤示意图,包括如下步骤:步骤S10,提供一半导体衬底;步骤S11,在半导体衬底所述预定深度位置注入氧离子并退火,形成氧化物颗粒;步骤S12,减薄半导体衬底,并同时观察减薄表面是否出现氧化物颗粒,一旦出现氧化物颗粒,立即停止减薄。
附图2A所示,参考步骤S10,提供一半导体衬底200。所述半导体衬底200可以是包括单晶硅衬底在内的任何一种衬底,亦可以是SOI衬底等带有埋层的衬底,半导体衬底200的表面可以是具有晶体管等各种元件,也可以是光滑平整的衬底。
附图2B所示,参考步骤S11,在半导体衬底200的预定深度位置注入氧离子并退火,形成氧化物颗粒210。该步骤氧离子的注入剂量可以但不限于小于2x1017ions/cm2,退火在氮气、氧气、氩气或其混合气体的气氛中进行,温度范围是800℃至1350℃,退火时间范围是2至10小时。本步骤实施完毕后获得的半导体衬底200中含有氧化物颗粒210,并且所述氧化物颗粒210由于同半导体衬底200的物理、化学性质均不同,因此可以作为特征图形,作为自停止的识别特征,用于标定减薄的停止位置。并且离子注入的深度是均匀的,因此减薄的均匀性也能够得到保证。
附图2C所示,参考步骤S12,减薄半导体衬底200,并同时观察减薄表面是否出现氧化物颗粒210,一旦出现氧化物颗粒210,立即停止减薄。减薄可以从半导体衬底200的任意一表面进行,本具体实施方式以从与注入相对的另一表面,即背面,进行为例。在减薄之前,还可以对半导体衬底200实施键合、倒角以及半导体平面工艺等任意工艺步骤。本步骤中,减薄工艺选自于腐蚀减薄和研磨减薄中的任意一种。以采用腐蚀减薄工艺对单晶硅衬底进行减薄为例,当酸(HF酸等)或碱(TMAH等)腐蚀到该深度时,由于腐蚀速率的不同(硅和二氧化硅相比),将在腐蚀表面形成氧化物颗粒210,图像识别系统(例如激光颗粒扫描仪系统)一旦识别到这种大量颗粒出现后,自动停止供酸(碱),从而停止腐蚀。采用CMP等研磨工艺也是类似的情况,由于硅和二氧化硅的机械强度不同,亦会在研磨表面形成颗粒。
停止减薄后,只需要采用选择性腐蚀液将氧化物颗粒210腐蚀除去之后,再采用CMP等精细抛光手段对表面进行修复,即可实现对半导体衬底200的精确减薄。
接下来结合附图介绍本发明的第二具体实施方式。
附图3所示是本具体实施方式所述方法的实施步骤示意图,包括如下步骤:步骤S30,提供一半导体衬底;步骤S31,在半导体衬底的预定深度位置注入改性离子并退火,从形成与半导体衬底本身具有腐蚀选择比的不连续层;步骤S32,减薄半导体衬底,并同时观察减薄表面是否出现粗糙度增加,一旦出现立即停止减薄。
附图4A所示,参考步骤S30,提供一半导体衬底400。所述半导体衬底400可以是包括单晶硅衬底在内的任何一种衬底,亦可以是SOI衬底等带有埋层的衬底,半导体衬底400的表面可以是具有晶体管等各种元件,也可以是光滑平整的衬底。
附图4B所示,参考步骤S31,在半导体衬底400的预定深度位置注入改性离子(如氮、氦、硼等离子)并退火,从形成与半导体衬底400本身具有腐蚀选择比的不连续层。该步骤氧离子的注入剂量可以但不限于小于2x1017ions/cm2,退火在氮气、氧气、氩气或其混合气体的气氛中进行,温度范围是800℃至1350℃,退火时间范围是2至10小时。本步骤实施完毕后获得的半导体衬底400中含有不连续层410,并且所述不连续层410由于同半导体衬底400相比具有额外的掺杂,因此可以作为特征图形,作为自停止的识别特征,用于标定减薄,尤其是腐蚀的停止位置。
附图4C所示,参考步骤S32,减薄半导体衬底400,并同时观察减薄表面是否出现起伏,一旦出现立即停止减薄。减薄可以从半导体衬底400的任意一表面进行,本具体实施方式以从与注入相对的另一表面,即背面,进行为例。在减薄之前,还可以对半导体衬底400实施键合、倒角以及半导体平面工艺等任意工艺步骤。本步骤中,减薄工艺优选为腐蚀减薄。以采用腐蚀减薄工艺对单晶硅衬底进行减薄为例,采用氮离子作为掺杂,当酸(HF酸等)或碱(TMAH等)腐蚀到该深度时,由于不连续层410的腐蚀速率的不同(单晶硅和掺氮的单晶硅相比),将在腐蚀表面形成明显的粗糙度增加,图像识别系统(例如激光颗粒扫描仪系统)一旦识别到这种粗糙度增加后,自动停止供酸(碱),从而停止腐蚀。
停止减薄后,只需要采用选择性腐蚀液将不连续层410腐蚀除去,或者采用机械研磨手段将不连续层410除去,再采用CMP等精细抛光手段对表面进行修复,即可实现对半导体衬底400的精确减薄。
接下来结合附图介绍本发明的第三具体实施方式。
附图5所示是本具体实施方式所述方法的实施步骤示意图,包括如下步骤:步骤S50,提供一半导体衬底;步骤S51,在半导体衬底中采用刻蚀方法形成具有预定深度的特征图形;步骤S52,减薄半导体衬底,并同时观察减薄表面是否出现特征图形,一旦出现立即停止减薄。
附图6A所示,参考步骤S50,提供一半导体衬底600。所述半导体衬底600可以是包括单晶硅衬底在内的任何一种衬底,亦可以是SOI衬底等带有埋层的衬底,半导体衬底400的表面可以是具有晶体管等各种元件,也可以是光滑平整的衬底。
附图6B所示,参考步骤S51,在半导体衬底600中采用刻蚀方法形成具有预定深度的特征图形610。特征图形610可以通过曝光、光刻、刻蚀等技术形成,形成后亦可以选择填充上其它介质材料。本步骤实施完毕后获得的半导体衬底600中含有特征图形610,作为自停止的识别特征,用于标定减薄,尤其是腐蚀的停止位置。并且采用光刻、刻蚀等技术形成的图形深度是均匀的,因此减薄的均匀性也能够得到保证。
附图6C所示,参考步骤S52,减薄半导体衬底600,并同时观察减薄表面是否出现特征图形610,一旦出现立即停止减薄。本步骤的减薄应当从半导体衬底600的未制作特征图形610的表面,即背面,进行。本步骤中,减薄工艺选自于腐蚀减薄和研磨减薄中的任意一种。以采用腐蚀减薄工艺对单晶硅衬底进行减薄为例,当酸(HF酸等)或碱(TMAH等)腐蚀到该深度时,特征图形610即显露出来,图像识别系统(例如激光颗粒扫描仪系统)一旦识别到特征图形610出现后,自动停止供酸(碱),从而停止腐蚀。采用CMP等研磨工艺也是类似的情况,图像识别系统(例如激光颗粒扫描仪系统)一旦识别到特征图形610出现后,即停止减薄。
由于本步骤的特征图形610是无法除去的,因此本具体实施方式尤其适用于半导体衬底600的表面已经具有晶体管等各种元件的情形,将该方法用于晶圆级封装,特征图形610制作在半导体衬底600未制作元件的空闲区域即可。
以上方法主要应用领域包括:1、SOI晶圆制造,离子注入的硅片与衬底片键合好以后,采用该方法进行背面减薄,能实现良好的顶层硅质量和厚度均匀性;2、晶圆封装,在预先进行离子注入并形成不连续介质层的硅片上制造IC芯片,然后将等待封装的硅片与支撑片键合或胶粘,再进行背面研磨减薄,然后用酸、碱腐蚀,并图像识别实现自停止。3、MEMS工艺中也可应用该方法进行贴片和封装。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种受控减薄方法,其特征在于,包括如下步骤:
提供一半导体衬底;
在所述半导体衬底中的一预定深度处形成一特征图形层,所述特征图形层用于标定减薄的停止位置,所述特征图形层是与半导体衬底本身具有腐蚀选择比的不连续层;
减薄半导体衬底,并同时观察减薄表面是否出现特征图形,一旦出现特征图形,立即停止减薄。
2.根据权利要求1所述的受控减薄方法,其特征在于,所述在半导体衬底中形成特征图形的步骤,进一步是在所述预定深度位置注入氧离子并退火,从而形成氧化物颗粒。
3.根据权利要求1所述的受控减薄方法,其特征在于,所述在半导体衬底中形成特征图形的步骤,进一步是在所述预定深度位置注入改性离子并退火,从形成与半导体衬底本身具有腐蚀选择比的不连续层。
4.根据权利要求1所述的受控减薄方法,其特征在于,所述在半导体衬底中形成特征图形的步骤,进一步是在衬底中采用刻蚀方法形成具有所述预定深度的特征图形。
5.根据权利要求1至4任意一项所述的受控减薄方法,其特征在于,所述减薄半导体衬底的步骤,减薄工艺选自于腐蚀减薄和研磨减薄中的任意一种。
6.一种半导体衬底,其特征在于,在所述半导体衬底中的一预定深度处具有一特征图形层,所述特征图形层用于标定减薄的停止位置,所述特征图形层是与半导体衬底本身具有腐蚀选择比的不连续层。
7.根据权利要求6所述的半导体衬底,其特征在于,所述特征图形层进一步包括氧化物颗粒,所述氧化物颗粒是在所述预定深度位置注入氧离子并退火形成的。
8.根据权利要求6所述的半导体衬底,其特征在于,所述特征图形层进一步包括半导体衬底本身具有腐蚀选择比的不连续层,所述不连续层进一步是在所述预定深度位置注入改性离子并退火形成的。
9.根据权利要求6所述的半导体衬底,其特征在于,所述特征图形层进一步包括具有所述预定深度的特征图形,所述预定深度的特征图形进一步是在衬底中采用刻蚀方法形成的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310036848.5A CN103077885B (zh) | 2013-01-31 | 2013-01-31 | 受控减薄方法以及半导体衬底 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310036848.5A CN103077885B (zh) | 2013-01-31 | 2013-01-31 | 受控减薄方法以及半导体衬底 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103077885A CN103077885A (zh) | 2013-05-01 |
CN103077885B true CN103077885B (zh) | 2016-06-01 |
Family
ID=48154382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310036848.5A Active CN103077885B (zh) | 2013-01-31 | 2013-01-31 | 受控减薄方法以及半导体衬底 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103077885B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10049914B2 (en) * | 2015-11-20 | 2018-08-14 | Infineon Technologies Ag | Method for thinning substrates |
CN111128695A (zh) * | 2019-12-13 | 2020-05-08 | 中国科学院微电子研究所 | 一种片上单晶半导体材料的制备方法 |
CN111180334A (zh) * | 2020-01-15 | 2020-05-19 | 长江存储科技有限责任公司 | 半导体基底减薄方法 |
CN111739840B (zh) * | 2020-07-24 | 2023-04-11 | 联合微电子中心有限责任公司 | 一种硅转接板的制备方法及硅转接板的封装结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1255237A (zh) * | 1997-05-12 | 2000-05-31 | 硅源公司 | 受控切分处理 |
CN1744298A (zh) * | 2005-07-29 | 2006-03-08 | 上海新傲科技有限公司 | 一种绝缘体上硅的制作方法 |
CN102825541A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
-
2013
- 2013-01-31 CN CN201310036848.5A patent/CN103077885B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1255237A (zh) * | 1997-05-12 | 2000-05-31 | 硅源公司 | 受控切分处理 |
CN1744298A (zh) * | 2005-07-29 | 2006-03-08 | 上海新傲科技有限公司 | 一种绝缘体上硅的制作方法 |
CN102825541A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103077885A (zh) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103077885B (zh) | 受控减薄方法以及半导体衬底 | |
US8383489B2 (en) | SOI wafer and method for forming the same | |
KR101422621B1 (ko) | 화학 물질 분사 방법 및 장치 | |
WO2007088755A1 (ja) | ウェーハの枚葉式エッチング方法 | |
JP2005167190A (ja) | 半導体ウェハのダイシング方法 | |
CN101673682B (zh) | 晶片刻蚀方法 | |
CN104733300A (zh) | 一种键合晶片的减薄方法 | |
CN103951270B (zh) | 一种tft玻璃薄化预处理方法 | |
CN101901832B (zh) | 一种镓扩散形成可控硅穿通结构的生产方法 | |
CN107154351B (zh) | 一种硅片抛光方法及装置 | |
CN102157364A (zh) | 晶片加工方法 | |
CN102054738B (zh) | 浅沟槽隔离台阶高度的控制方法 | |
CN101958268B (zh) | 隔离结构的制作方法 | |
CN103094090A (zh) | 一种使晶圆背部平坦的方法 | |
EP3101683A1 (en) | Semiconductor-wafer cleaning tank and method for manufacturing bonded wafer | |
EP2461359A1 (en) | Method for forming substrate with insulating buried layer | |
CN205385026U (zh) | 双向放电管芯片 | |
US20170330780A1 (en) | Method and device for treating the underside of a substrate | |
CN105239056B (zh) | 一种原子层沉积设备以及方法 | |
KR102433947B1 (ko) | 유체로 기판을 코팅하기 위한 방법 및 시스템 | |
KR20040060990A (ko) | 접합 웨이퍼의 제조 방법 | |
CN101452871B (zh) | Sti隔离结构的制备方法 | |
CN103035518A (zh) | 一种绝缘栅双极型晶体管晶片制作方法 | |
Matsubara et al. | Plasma dicing technology | |
CN105405754B (zh) | 一种半导体硅片及其平坦化方法、制备方法和半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |