CN116053192B - 一种半导体材料、制备方法和半导体器件 - Google Patents

一种半导体材料、制备方法和半导体器件 Download PDF

Info

Publication number
CN116053192B
CN116053192B CN202211652486.8A CN202211652486A CN116053192B CN 116053192 B CN116053192 B CN 116053192B CN 202211652486 A CN202211652486 A CN 202211652486A CN 116053192 B CN116053192 B CN 116053192B
Authority
CN
China
Prior art keywords
substrate
oxide layer
layer
polishing
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211652486.8A
Other languages
English (en)
Other versions
CN116053192A (zh
Inventor
马乾志
孙晨光
王彦君
姚祖英
马坤
张雨杭
张奇
魏启旺
罗朝阳
谷海云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhonghuan Leading Semiconductor Technology Co ltd
Original Assignee
Zhonghuan Leading Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhonghuan Leading Semiconductor Technology Co ltd filed Critical Zhonghuan Leading Semiconductor Technology Co ltd
Priority to CN202211652486.8A priority Critical patent/CN116053192B/zh
Publication of CN116053192A publication Critical patent/CN116053192A/zh
Application granted granted Critical
Publication of CN116053192B publication Critical patent/CN116053192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本申请公开了一种半导体材料、制备方法和半导体器件，包括：层叠设置的第一衬底、第一氧化层和顶硅层；第一氧化层位于衬底上，顶硅层位于第一氧化层远离第一衬底的一侧；其中，第一氧化层具有沿第一方向的平均厚度H1，顶硅层具有沿第一方向的平均厚度H2，满足：0.01≤H2/H1≤100，且0.01μm≤H1≤5μm，0.01μm≤H2≤0.5μm。本申请的半导体材料的顶硅层厚度小于500nm，且通过选择性抛光工艺使得顶硅层厚度波动的偏差小于±10nm，有利于提高了半导体材料表面顶硅层的厚度均匀性。

Description

一种半导体材料、制备方法和半导体器件
技术领域
本申请属于半导体材料技术领域，具体涉及一种半导体材料、制备方法和半导体器件。
背景技术
绝缘体上硅衬底作为一种工程衬底晶圆，是在常规晶圆的基础上，通过引入一层均匀分布的氧化层后而得到的半导体材料，该半导体材料为三明治结构，包括层叠设置的顶硅层、埋氧层和支撑衬底。对于应用于部分耗尽型器件的半导体材料，其顶件硅层的厚度将直接影响器件的耐压及导通电阻等电性能，因此如何在半导体材料中制备出厚度更薄且厚度变化均匀的顶硅层是亟需解决的问题。
发明内容
申请目的：本申请提供一种半导体材料、制备方法和半导体器件，旨在解决半导体材料中顶硅层厚度较厚且厚度变化不均匀所带来的器件性能差的问题。
技术方案：本申请的一种半导体材料，包括：层叠设置的第一衬底、第一氧化层和顶硅层；所述第一氧化层位于所述衬底上，所述顶硅层位于所述第一氧化层远离所述第一衬底的一侧；
其中，所述第一氧化层具有沿第一方向的平均厚度H1，所述顶硅层具有沿第一方向的平均厚度H2，满足：
0.01≤H2/H1≤100，且0.01μm≤H1≤5μm，0.01μm≤H2≤0.5μm。
在一些实施例中，所述顶硅层包括沿第一方向相背离设置的第一表面和第二表面，所述第一氧化层设于所述第二表面上，所述第一表面与所述第二表面之间在所述第一方向上具有最小厚度Hmin和最大厚度Hmax，满足：
0.1％≤(Hmax-Hmin)/(Hmax+Hmin)≤5％，且Hmax>H2，Hmin<H2。
在一些实施例中，所述顶硅层满足：
0.05μm≤Hmax≤0.5μm；和/或，
0.03μm≤Hmin≤0.3μm。
在一些实施例中，本申请还提供一种半导体材料的制备方法，包括以下步骤；
分别提供第一衬底和第二衬底，在所述第一衬底和/或所述第二衬底上形成第一氧化层；
对所述第二衬底进行氧离子注入，以使所述第二衬底沿第一方向包括层叠设置的第一分离层、第二氧化层和第二分离层；
将所述第二衬底与所述第一衬底键合，以使所述第一氧化层位于所述第一衬底和所述第二衬底之间；
对所述第二分离层、所述第二氧化层和所述第一分离层的一部分进行减薄，以在所述第一氧化层上形成顶硅层，并制备得到半导体材料。
在一些实施例中，当所述第一氧化层位于所述第二衬底时，在所述第二衬底上形成第一氧化层时，对所述第二衬底进行氧离子注入的步骤中，包括从所述第二衬底设有所述第一氧化层的一侧进行氧离子注入，注入的所述氧离子经过所述第一氧化层进入所述第二衬底。
在一些实施例中，对所述第二分离层、所述第二氧化层和所述第一分离层的一部分进行减薄，包括：
对所述第二分离层进行第一次化学机械抛光，以暴露出所述第二氧化层；
对所述第二氧化层进行第二次化学机械抛光，以暴露出所述第一分离层；
对所述第一分离层的一部分进行第三次化学机械抛光，以形成所述顶硅层。
在一些实施例中，所述第一次化学机械抛光采用pH值为11～13的碱性浆料；和/或，
所述第二次化学机械抛光采用pH值为3～5的酸性浆料；和/或，
所述第三次化学机械抛光采用pH值为10～12的碱性浆料。
在一些实施例中，所述第一次化学机械抛光的抛光温度为20～40℃，抛光去除速率为0.5μm/min～1μm/min；和/或，
所述第二次化学机械抛光的抛光温度为20～40℃，抛光去除速率为0.1μm/min～0.6μm/min；和/或，
所述第三次化学机械抛光的抛光温度为20～40℃，抛光去除速率为60nm/min～120nm/min。
在一些实施例中，对所述第二分离层进行第一次化学机械抛光，以暴露出所述第二氧化层的步骤之前，还包括对所述第二分离层进行机械研磨，所述机械研磨后，所述第二分离层剩余的厚度为4～10μm。
在一些实施例中，对所述第二分离层进行机械研磨之前，还包括对所述第二衬底和所述第一衬底进行退火处理，所述退火处理的温度为1320～1380℃，退火处理的时间为6～8h。
在一些实施例中，所述氧离子注入中，氧离子注入能量为100kev～500kev，注入剂量为7E16cm-2～2E19cm-2，氧离子的注入角度为6～8°，离子注入温度≥300℃，氧离子的束流≥10mA。
在一些实施例中，所述第一氧化层具有沿第一方向的平均厚度H1，所述顶硅层具有沿第一方向的平均厚度H2，满足：
0.01≤H2/H1≤100，且0.01μm≤H1≤5μm，0.01μm≤H2≤0.5μm。
在一些实施例中，所述第二氧化层具有沿第一方向的平均厚度H3，所述第二氧化层和所述第一氧化层之间在第一方向上的距离为H，所述第一分离层在第一方向上的减薄尺寸为H0，满足：
H2+H0≤H，且100nm≤H3≤400nm，50nm≤H0≤300nm。
在一些实施例中，所述第一分离层和所述第二分离层的材质为硅，所述第二氧化层的材质为二氧化硅。
在一些实施例中，本申请还提供一种半导体器件，所述半导体器件包括所述的半导体材料；或者，
所述半导体器件包括所述的制备方法获得的半导体材料。
有益效果：与现有技术相比，本申请的一种半导体材料，包括：层叠设置的第一衬底、第一氧化层和顶硅层；第一氧化层位于衬底上，顶硅层位于第一氧化层远离第一衬底的一侧；其中，第一氧化层具有沿第一方向的平均厚度H1，顶硅层具有沿第一方向的平均厚度H2，满足：0.01≤H2/H1≤100，且0.01μm≤H1≤5μm，0.01μm≤H2≤0.5μm。本申请的半导体材料的顶硅层厚度小于500nm，且通过选择性抛光工艺使得顶硅层厚度波动的偏差小于±10nm，有利于提高了半导体材料表面顶硅层的厚度均匀性。
本申请的一种半导体材料的制备方法，包括以下步骤；分别提供第一衬底和第二衬底，在第一衬底和/或第二衬底上形成第一氧化层；对第二衬底进行氧离子注入，以使第二衬底沿第一方向包括层叠设置的第一分离层、第二氧化层和第二分离层；将第二衬底与第一衬底键合，以使第一氧化层位于第一衬底和第二衬底之间；对第二分离层、第二氧化层和第一分离层的一部分进行减薄，以在第一氧化层上形成顶硅层，并制备得到半导体材料。本申请的制备方法通过对第二分离层、第二氧化层和第一分离层进行至少三次的抛光减薄工艺，实现了因各层材料的差异性使抛光自动停止的过程，可以大幅缩短抛光中误差产生的进程，而通过氧离子注入所形成的第二氧化层可以将第一次和第二次抛光产生的误差完全消除，既可以提高工艺制备效率，还使得顶硅层的制备仅需要考虑对第一分离层的抛光即可，这将大幅提高顶硅层的厚度均匀性，为制备顶硅层厚度小于500nm的半导体材料提供保障。
可以理解的是，与现有技术相比，本申请实施例提供的半导体器件具有上述绝缘体上硅晶圆的所有技术特征以及有益效果，在此不再赘述。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的一种半导体材料的结构示意图；
图2为本申请实施例提供的第一衬底的结构示意图；
图3为本申请实施例提供的第二衬底的结构示意图；
图4为本申请实施例提供的对第二衬底进行氧离子注入后的结构示意图；
图5为本申请实施例提供的将第一衬底和第二衬底进行键合的结构示意图；
图6为本申请实施例提供的对第一衬底进行机械研磨后的结构示意图；
图7为本申请实施例提供的进行第一次化学机械抛光后的结构示意图；
图8为本申请实施例提供的进行第二次化学机械抛光后的结构示意图；
图9为图1中A处的局部放大图；
图10为图4中B处的局部放大图；
图11为图8中C处的局部放大图；
图12为本申请实施例提供的另一种第一衬底的结构示意图；
图13为本申请实施例提供的另一种第二衬底的结构示意图；
图14为本申请实施例提供的对第二衬底进行氧离子注入后的另一种结构示意图；
附图标记，101-第一衬底，102-第一氧化层，103-顶硅层，104-第二衬底，1031-第一表面，1032-第二表面，1041-第一分离层，1042-第二氧化层，1043-第二分离层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。
绝缘衬底上硅衬底作为一种工程衬底晶圆，是在常规抛光片晶圆的基础上，通过特有的技术手段，引入一层被称为埋氧层的均匀分布的氧化层，成为顶层器件硅层/埋氧层/支撑衬底的一种三明治结构的半导体材料。绝缘体上硅衬底具有了体硅所无法比拟的优点：可以实现集成电路中元器件的物理上的完全隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；因其在功耗，运行速度，抗辐照以及器件集成度方面具有明显的优势，备受关注。近些年，随着工艺技术的不断进步，在绝缘体上硅衬底的制备方面都得到了快速的发展。绝缘体上硅衬底材料按照顶层器件硅层的厚度，可分为薄膜绝缘体上硅(顶层硅通常小于1μm)和厚膜绝缘体上硅(顶层硅通常大于1μm)两大类产品，广泛应用于射频前端器件、功率器件，图像处理器，微机电器件系统等产品。
目前，绝缘体上硅衬底的制备技术根据产品应用需求和材料指标参数要求如顶硅器件层厚度和埋氧层厚度等，可以分为注氧隔离技术，直接键合减薄技术以及借助氢离子注入的智能剥离技术。注氧隔离技术制备的晶圆的顶硅厚度与埋氧层厚度非常均匀，但因氧离子注入工艺限制，器件硅层厚度无法超过300nm，埋氧层厚度无法超过240nm，而且在埋氧层中，常常会发现一些不连续的硅岛缺陷，使得埋氧层较常规热氧化的耐击穿电压要差很多，因而限制了注氧隔离技术的产品应用和技术发展。智能剥离技术具有工艺成熟，器件层均匀性好以及工艺成本低等特点，成为绝缘体硅衬底材料的主流制备技术，但受限于严格的技术专利保护，仅有个别厂家被授权可以使用该技术进行生产。直接键合减薄技术具有工艺简单，成本低等特点，但是受制于减薄工艺，器件硅层的厚度均匀性很难得到精确控制。
申请人发现，现有的抛光工艺中由于抛光的先后顺序会导致所要抛光的表面在中心区域和边缘区域存在厚度差异，且随着抛光深度的不断增加以及顶硅层103厚度的减少等，这种厚度不均匀性的差异会越发明显，这使得顶硅层103制备中如果直接采用抛光工艺势必会带来厚度均匀性的问题，因此如何在保证顶硅层103厚度更薄的前提下降低顶硅层103厚度不均匀性成为了亟需解决的问题。
参见图1，本申请提供的一种半导体材料，包括：层叠设置的第一衬底101、第一氧化层102和顶硅层103；第一氧化层102位于衬底上，顶硅层103位于第一氧化层102远离第一衬底101的一侧；其中，第一氧化层102具有沿第一方向的平均厚度H1，顶硅层103具有沿第一方向的平均厚度H2，满足：0.01≤H2/H1≤100，且0.01μm≤H1≤5μm，0.01μm≤H2≤0.5μm。
在一些实施例中，本申请的半导体材料的顶硅层103厚度小于500nm，且通过选择性抛光工艺使得顶硅层103厚度波动的偏差小于±10nm，有利于提高了半导体材料表面顶硅层103的厚度均匀性。其中，第一方向具体是指图1中箭头所示的方向的，可以理解的是，第一方向分别是指第一氧化层102和顶硅层103的厚度方向；平均厚度可以理解为(最大厚度+最小厚度)/2的计算值。
在一些实施例中，进一步参见图9，顶硅层103包括沿第一方向相背离设置的第一表面1031和第二表面1032，第一氧化层102设于第二表面1032上，第二表面1032与第一氧化层102连接，第一表面1031与第二表面1032之间在第一方向上具有最小厚度Hmin和最大厚度Hmax，满足：0.1％≤(Hmax-Hmin)/(Hmax+Hmin)≤5％，且Hmax>H2，Hmin<H2。其中，(Hmax-Hmin)/(Hmax+Hmin)用于表示顶硅层103的均匀性。第一方向具体是指图1中箭头所示的方向的，可以理解的是，第一方向分别是指顶硅层103的厚度方向。
在一些实施例中，顶硅层103进一步满足：0.05μm≤Hmax≤0.5μm；0.03μm≤Hmin≤0.3μm。可以理解的是，Hmax的取值可以为0.05μm、0.1μm、0.2μm、0.3μm、0.4μm、0.5μm中的任一值或任意两值之间的范围；Hmin的取值可以为0.03μm、0.1μm、0.15μm、0.2μm、0.25μm、0.3μm中的任一值或任意两值之间的范围。当Hmax和Hmin分别满足上述的范围要求时，可以保证顶硅层103厚度均匀性精度，提高半导体材料的质量。
在一些实施例中，本申请还公开了一种半导体材料的制备方法，包括：
分别提供第一衬底101和第二衬底104，在第一衬底101和/或第二衬底104上形成第一氧化层102；
对第二衬底104进行氧离子注入，以使第二衬底104沿第一方向包括层叠设置的第一分离层1041、第二氧化层1042和第二分离层1043；
将第二衬底104与第一衬底101键合，以使第一氧化层102位于第一衬底101和第二衬底104之间；
对第二分离层1043、第二氧化层1042和第一分离层1041的一部分进行减薄，以在第一氧化层102上形成顶硅层103，并制备得到半导体材料。
在一些实施例中，在第二衬底104上形成第一氧化层102时，对第二衬底104进行氧离子注入的步骤中，包括从第二衬底104设有第一氧化层102的一侧进行氧离子注入，注入的氧离子经过第一氧化层102进入第二衬底104。在第二衬底104上形成第一氧化层102后；当对第二衬底104进行氧离子注入时，形成的第一氧化层102可以缓解氧离子注入衬底后对硅晶格的冲击，减少了氧离子注入对第二衬底104的损伤。
在一些实施例中，对第二分离层1043、第二氧化层1042和第一分离层1041的一部分进行减薄，进一步包括：
对第二分离层1043进行第一次化学机械抛光，以暴露出第二氧化层1042；
对第二氧化层1042进行第二次化学机械抛光，以暴露出第一分离层1041；
对第一分离层1041的一部分进行第三次化学机械抛光，以形成顶硅层103。
在一些实施例中，本申请的制备方法通过对第二分离层1043、第二氧化层1042和第一分离层1041进行至少三次的抛光减薄工艺，实现了因各层材料的差异性使抛光可以自动停止的过程，大幅缩短抛光误差的进程，而通过氧离子注入所形成的第二氧化层1042可以将第一次和第二次抛光产生的误差完全消除，既可以提高工艺制备效率，还使得顶硅层103的制备仅需要考虑对第一分离层1041的抛光即可，这将大幅提高顶硅层103的厚度均匀性，为制备顶硅层103厚度小于500nm的半导体材料提供保障。
在一些实施例中，可以仅在第一衬底101上形成第一氧化层102，直接对第二衬底104进行氧离子注入，然后再将第一衬底101和第二衬底104键合。
在一些实施例中，还可以同时在第一衬底101和第二衬底104上形成第一氧化层102，当第二衬底104与第一衬底101键合时，第一衬底101上的第一氧化层102可以与第二衬底102上的第一氧化层102结合并形成完成的一层氧化结构。
可以理解的是，第一氧化层102在作为半导体材料的SOI结构中可为埋氧层，根据埋氧层不同厚度的要求因此可以选择以上不同的第一氧化层102形成方式；一般为了便于氧离子的注入，所以形成在第二衬底104上第一氧化层102的厚度较薄，若需要厚度较小的埋氧层，制备工艺中可以仅在第二衬底104上形成第一氧化层102；但若需要厚度较大的埋氧层，可以选择在第一衬底101上形成第一氧化层102以增加埋氧层的厚度。
在一些实施例中，为了对化学机械抛光进行分段的控制，第一次化学机械抛光采用pH值为11～13的碱性浆料；第二次化学机械抛光采用pH值为3～5的酸性浆料；第三次化学机械抛光采用pH值为10～12的碱性浆料。化学机械抛光(Chemical MechanicalPolishing，CMP)是获得全局平坦化的一种手段，属于化学作用和机械作用相结合的技术，被抛光的表面会与所用的抛光浆料等发生化学反应，生成一层相对容易去除的软质层，然后在抛光浆料中的磨料和抛光垫的机械作用下去除软质层，使其它层的表面重新裸露出来后再进行化学反应，在化学作用过程和机械作用过程的交替进行中完成工件表面的抛光减薄。
在一些实施例中，为了进一步控制化学机械抛光的工艺精度，第一次化学机械抛光的抛光温度为20～40℃，抛光去除速率为0.5μm/min～1μm/min；第二次化学机械抛光的抛光温度为20～40℃，抛光去除速率为0.1μm/min～0.6μm/min；第三次化学机械抛光的抛光温度为20～40℃，抛光去除速率为60nm/min～120nm/min。
在一些实施例中，对第二分离层1043进行第一次化学机械抛光，以暴露出第二氧化层1042的步骤之前，还包括对第二分离层1043进行机械研磨，机械研磨后使第二分离层1043剩余的厚度为4～10μm。由于直接采用机械研磨的工艺相比于化学机械抛光更加简单且更加快速，因此可以先通过机械研磨以提高制备的效率，且先进行机械研磨后进行机械抛光也不会影响材料表面的均匀性。
在一些实施例中，对第二分离层1043进行机械研磨之前，还包括对第二衬底104和第一衬底101进行退火处理，退火处理的温度为1320～1380℃，退火的时间为6～8h。
在一些实施例中，氧离子注入是从第一氧化层102的一侧进行注入，为了避免离子注入对第二衬底104的质量影响，需要对离子注入的工艺参数进行精确设定，实际工艺中通过控制氧离子注入的角度，注入能量以及注入剂量来保证产品质量，氧离子注入通过离子注入机实现。其中，氧离子注入能量为100kev～500kev，注入剂量为7E16cm-2～2E19cm-2，氧离子的注入角度为6～8°，离子注入温度≥300℃，氧离子的束流≥10mA。当满足上述的工艺参数时，可以在保证第二氧化层1042质量的同时还可以减少甚至避免第二衬底104和第一氧化层102产生的缺陷。优选的，氧离子注入能量为150～250kev，注入剂量为8E16cm-2～1E19cm-2，氧离子的注入角度为6～8°，离子注入温度≥500℃，氧离子的束流≥15mA，通过合适的工艺条件窗口，可以把离子注入产生的影响降低到最低。
在一些实施例中，利用氧离子注入产生的一个分布均匀的离子注入层，并在退火过程中形成第二氧化层1042。第二氧化层1042用来充当化学机械抛光的阻挡层，可对最终化学机械抛光前顶硅层103的厚度及其均匀性有很好的控制。顶硅层103的均匀性由氧离子注入工艺来控制，因此顶硅层103均匀性很好；且根据不同的氧离子注入工艺，第二氧化层1042的厚度可随意调节。
在一些实施例中，进一步参见图10和图11，第二氧化层1042具有沿第一方向的平均厚度H3，第二氧化层1042和第一氧化层102之间在第一方向上的距离为H，第一分离层1041在第一方向上的减薄尺寸为H0，进一步满足：H2+H0≤H，且100nm≤H3≤400nm，50nm≤H0≤300nm。其中，第一方向具体是指图1中箭头所示的方向的，可以理解的是，第一方向分别是指第二氧化层1042、第一氧化层102和第一分离层1041的厚度方向，考虑到在实际抛光过程中可能存在一定的操作误差，因此H2+H0≤H。
在一些实施例中，第一分离层1041和第二分离层1043的材质为硅，第二氧化层1042的材质为二氧化硅。
在一些实施例中，本申请还提供了一种半导体器件，半导体器件包括上述的半导体材料，半导体器件包括绝缘体上硅功率器件。
实施例1
图2-9展示了一种半导体材料的制备工艺。
参见图2和图3，分别提供第一衬底101和第二衬底104，第二衬底104表面进行氧化处理后形成第一氧化层102；其中，第二衬底104采用普通直拉单晶MCZ或区熔单晶FZ的衬底晶圆，该衬底晶圆是无原生颗粒缺陷的完美单晶衬底晶圆，直径0.12μm的颗粒数不超过10颗；第一氧化层102是采用干氧氧化或湿氧氧化形成的热氧化层，其氧化层的厚度在10～200nm之间，耐击穿电压性能≥9MV/cm；第一衬底101采用采用普通直拉单晶MCZ或区熔单晶FZ的衬底晶圆，该衬底晶圆是无原生颗粒缺陷的完美单晶衬底晶圆。
参见图4，沿第一氧化层102的一侧对第二衬底104进行氧离子注入，以使第二衬底104沿第一方向包括层叠设置第一分离层1041、第二氧化层1042和第二分离层1043；其中，第一氧化层102和第二氧化层1042的材质为氧化硅，第一分离层1041和第二分离层1043的材质为硅，为了形成相对连续的第二氧化层1042，氧离子注入能量为200kev，氧离子的束流为40～50mA，注入剂量为4E17cm-2，氧离子的注入角度为7°，离子注入温度为500℃。
参见图5，将第二衬底104与第一衬底101键合，以使第一氧化层102与第一衬底101连接，然后再进行退火处理，为了提高键合强度，同时为了将第二衬底104的第一氧化层102中的氧离子进行激活并修复损伤层，键合后的退火温度在1340～1360℃，优选为1350℃，退火时间为7h。
参见图6，通过机械研磨对第二分离层1043进行减薄，并使其达到目标厚度，机械研磨中先采用目数小于等于800目的粗砂轮进行一次研磨，然后采用目数大于等于4000目的精砂轮进行二次研磨，机械研磨后使第二分离层1043剩余的厚度为4～10μm。
参见图7，对第二分离层1043进行第一次化学机械抛光，以暴露出第二氧化层1042，采用碱性抛光浆料抛光至第二氧化层1042的表面后自动停止，该抛光采用pH值为11～12的碱性浆料，浆料中的粒子直径小于60nm，抛光的温度为30℃，抛光去除速率为0.7～0.8μm/min；当抛光至第二氧化层1042时，因为该碱性浆料只会抛光去除硅，而对氧化硅没有抛光去除，因此抛光会自动停止在第二氧化层1042的表面。
参见图8，对第二氧化层1042进行第二次化学机械抛光，以暴露出第一分离层1041，该抛光采用pH值为3～4的酸性浆料，浆料中的粒子直径小于50nm，抛光的温度为30℃，抛光去除速率为0.3～0.4μm/min，当抛光至第二氧化层1042与第一分离区的界面时，因为该酸性浆料只会抛光去除氧化硅，而对硅没有抛光去除，因此会自动停止在第一分离层1041。
参见图1和图11，对第一分离层1041的一部分进行第三次化学机械抛光，以形成顶硅层103；通过第三次化学机械抛光改善表面粗糙度和表面颗粒状况，获得均匀性优良的半导体材料。具体来说：第三次化学机械抛光采用pH值为11～12的碱性浆料，浆料中的粒子直径小于40nm，抛光的温度为30℃，抛光去除量在50nm～300nm之间，抛光去除量可以理解为第一分离区在第一方向上的去除的高度，即第一分离层1041在第一方向上的减薄尺寸H0；抛光去除速率为80～100nm/min，基于上述工艺步骤，可以获得顶硅层103厚度小于200nm，片内膜厚波动偏差小于±10nm，且厚度不均匀性(RTG)小于5％的半导体材料。
实施例2
具体工艺步骤同实施例1，不同之处在于，提供的第一衬底101和第二衬底104的结构不同，参见图12、图13和图14，第一衬底101表面进行氧化处理后形成第一氧化层102，第二衬底104上不进行氧化层的设置并直接对第二衬底104进行氧离子注入，键合后的结构与图5相同。
实施例3
具体工艺步骤同实施例1，不同之处在于，在第一衬底101和第二衬底104上均形成第一氧化层102，结构分别参照图3和图12，将第一衬底101和第二衬底104键合后的结构与图5相似。
对比例
与本实施例的制备方法相比，对比例中不采用氧离子注入形成氧化层的工艺步骤，直接将第一衬底101和含有氧化层的第二衬底104进行键合、退火，并进行减薄得到与图1具有相似结构的半导体材料。
参见表1，给出了上述制备方法制备的半导体材料和对比例的半导体材料的测试对比数据，不均匀性的计算公式为：不均匀性＝(Hmax-Hmin)/(Hmax+Hmin)。
Hmax nm Hmin nm 不均匀性
实施例1 149.15nm 138.45nm 3.71％
对比例 2.56μm 1.88μm 15.31％
由表1可知，采用本申请的制备方法，可以针对由氧离子注入产生的不同层结构进行特定的化学机械抛光工艺，即通过选择性抛光实现了层转移并得到最终的多层结构的半导体材料，可以大幅降低顶硅层103表面的厚度以及不均匀性，因此选择性抛光可以大幅降低对比例中因直接抛光进程较长而产生的不均匀性误差，可以避免直接抛光造成的顶硅层103不均匀的问题，这将大幅提高顶硅层103的厚度均匀性，为制备顶硅层103厚度小于500nm的半导体材料提供保证。此外，在第二衬底104上设置第一氧化层102，可以进一步缓解氧离子注入对第二衬底104的损伤，提高整体材料的质量。
以上对本申请实施例所提供的一种半导体材料、制备方法和半导体器件进行了详细介绍，本申请中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (13)

1.一种半导体材料的制备方法，其特征在于，包括以下步骤；
分别提供第一衬底（101）和第二衬底（104），在所述第一衬底（101）和/或所述第二衬底（104）上形成第一氧化层（102）；
对所述第二衬底（104）进行氧离子注入，以使所述第二衬底（104）沿第一方向包括层叠设置的第一分离层（1041）、第二氧化层（1042）和第二分离层（1043）；
将所述第二衬底（104）与所述第一衬底（101）键合，以使所述第一氧化层（102）位于所述第一衬底（101）和所述第二衬底（104）之间；
对所述第二分离层（1043）、所述第二氧化层（1042）和所述第一分离层（1041）的一部分进行减薄，以在所述第一氧化层（102）上形成顶硅层（103），并制备得到半导体材料；
其中，对所述第二分离层（1043）、所述第二氧化层（1042）和所述第一分离层（1041）的一部分进行减薄的步骤，包括：
对所述第二分离层（1043）进行机械研磨，所述机械研磨后，所述第二分离层（1043）剩余的厚度为4~10μm；
对剩余的所述第二分离层（1043）进行第一次化学机械抛光，以暴露出所述第二氧化层（1042）；所述第一次化学机械抛光的抛光去除速率为0.5μm/min~1μm/min；
对所述第二氧化层（1042）进行第二次化学机械抛光，以暴露出所述第一分离层（1041）；所述第二次化学机械抛光的抛光去除速率为0.1μm/min~0.6μm/min；
对所述第一分离层（1041）的一部分进行第三次化学机械抛光，以形成所述顶硅层（103）；所述第三次化学机械抛光的抛光去除速率为60nm/min~120nm/min。
2.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，在所述第二衬底（104）上形成第一氧化层（102）时，对所述第二衬底（104）进行氧离子注入的步骤中，包括从所述第二衬底（104）设有所述第一氧化层（102）的一侧进行氧离子注入。
3.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第一次化学机械抛光采用pH值为11~13的碱性浆料。
4.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第二次化学机械抛光采用pH值为3~5的酸性浆料。
5.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第三次化学机械抛光采用pH值为10~12的碱性浆料。
6.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第一次化学机械抛光的抛光温度为20~40℃。
7.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第二次化学机械抛光的抛光温度为20~40℃。
8.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第三次化学机械抛光的抛光温度为20~40℃。
9.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，对所述第二分离层（1043）进行机械研磨之前，还包括对所述第二衬底（104）和所述第一衬底（101）进行退火处理，所述退火处理的温度为1320~1380℃，所述退火处理的时间为6~8h。
10.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述氧离子注入中，氧离子注入能量为100kev~500kev，注入剂量为7E16cm-2~2E19cm-2，氧离子的注入角度为6~8︒，离子注入温度≥300℃，氧离子的束流≥10mA。
11.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第一氧化层（102）具有沿第一方向的平均厚度H1，所述顶硅层（103）具有沿第一方向的平均厚度H2，满足：
0.01≤H2/H1≤100，且0.01μm≤H1≤5μm，0.01μm≤H2≤0.5μm。
12.根据权利要求11所述的一种半导体材料的制备方法，其特征在于，所述第二氧化层（1042）具有沿第一方向的平均厚度H3，所述第二氧化层（1042）和所述第一氧化层（102）之间在第一方向上的距离为H，所述第一分离层（1041）在第一方向上的减薄尺寸为H0，满足：
H2+H0≤H，且100nm≤H3≤400nm，50nm≤H0≤300nm。
13.根据权利要求1所述的一种半导体材料的制备方法，其特征在于，所述第一分离层（1041）和所述第二分离层（1043）的材质为硅，所述第二氧化层（1042）的材质为二氧化硅。
CN202211652486.8A 2022-12-21 2022-12-21 一种半导体材料、制备方法和半导体器件 Active CN116053192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211652486.8A CN116053192B (zh) 2022-12-21 2022-12-21 一种半导体材料、制备方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211652486.8A CN116053192B (zh) 2022-12-21 2022-12-21 一种半导体材料、制备方法和半导体器件

Publications (2)

Publication Number Publication Date
CN116053192A CN116053192A (zh) 2023-05-02
CN116053192B true CN116053192B (zh) 2024-02-09

Family

ID=86126561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211652486.8A Active CN116053192B (zh) 2022-12-21 2022-12-21 一种半导体材料、制备方法和半导体器件

Country Status (1)

Country Link
CN (1) CN116053192B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191138A (ja) * 1995-01-10 1996-07-23 Sony Corp Ｓｏｉ基板の製造方法
CN1475540A (zh) * 2002-08-16 2004-02-18 ���ǵ�����ʽ���� 化学/机械抛光浆和使用它的化学机械抛光方法
CN1744298A (zh) * 2005-07-29 2006-03-08 上海新傲科技有限公司 一种绝缘体上硅的制作方法
KR20060067101A (ko) * 2004-12-14 2006-06-19 한국전자통신연구원 Ｓｏｉ 기판의 제조방법
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191138A (ja) * 1995-01-10 1996-07-23 Sony Corp Ｓｏｉ基板の製造方法
CN1475540A (zh) * 2002-08-16 2004-02-18 ���ǵ�����ʽ���� 化学/机械抛光浆和使用它的化学机械抛光方法
KR20060067101A (ko) * 2004-12-14 2006-06-19 한국전자통신연구원 Ｓｏｉ 기판의 제조방법
CN1744298A (zh) * 2005-07-29 2006-03-08 上海新傲科技有限公司 一种绝缘体上硅的制作方法
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺

Also Published As

Publication number Publication date
CN116053192A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
CN108365083B (zh) 用于声表面波器件的复合压电衬底的制造方法
US7867877B2 (en) Method for manufacturing SOI wafer
US9240344B2 (en) Method for manufacturing SOI wafer
US10424484B2 (en) Method for manufacturing a bonded SOI wafer
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
US9496130B2 (en) Reclaiming processing method for delaminated wafer
WO2004012268A1 (ja) Ｓｏｉウェーハの製造方法
EP3118889B1 (en) Process for producing bonded soi wafer
CN103563049B (zh) 贴合晶片的制造方法
CN106409649A (zh) 一种多层soi材料及其制备方法
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
KR100982584B1 (ko) 반도체 기판의 제조 방법
US9842763B2 (en) Method for manufacturing bonded wafer
EP3696869A1 (en) Nano-scale single crystal thin film
CN111180317A (zh) 贴合soi晶圆的制造方法
CN116053192B (zh) 一种半导体材料、制备方法和半导体器件
CN104956464A (zh) Soi晶圆的制造方法以及soi晶圆
WO2003046994A1 (fr) Procede de fabrication d&#39;une tranche collee
CN115799273A (zh) 一种绝缘体上硅晶圆及制备方法、半导体装置
KR20210020024A (ko) 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JPH10125880A (ja) 張り合わせｓｏｉ基板の作製方法
CN103988284B (zh) Soi晶片的制造方法
JP2024052878A (ja) Ｓｏｉウェーハ
CN116264156A (zh) 一种晶圆结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214203 Dongfeng Avenue, Yixing Economic and Technological Development Zone, Wuxi City, Jiangsu Province

Applicant after: Zhonghuan Leading Semiconductor Technology Co.,Ltd.

Address before: 214203 Dongfeng Avenue, Yixing Economic and Technological Development Zone, Wuxi City, Jiangsu Province

Applicant before: Zhonghuan leading semiconductor materials Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant