KR101446517B1 - Ｓｏｉ 웨이퍼의 제조방법 - Google Patents

Ｓｏｉ 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101446517B1
KR101446517B1 KR1020097026718A KR20097026718A KR101446517B1 KR 101446517 B1 KR101446517 B1 KR 101446517B1 KR 1020097026718 A KR1020097026718 A KR 1020097026718A KR 20097026718 A KR20097026718 A KR 20097026718A KR 101446517 B1 KR101446517 B1 KR 101446517B1
Authority
KR
South Korea
Prior art keywords
oxide film
soi
wafer
soi wafer
terrace portion
Prior art date
Application number
KR1020097026718A
Other languages
English (en)
Other versions
KR20100022479A (ko
Inventor
이사오 요코카와
노부히코 노토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20100022479A publication Critical patent/KR20100022479A/ko
Application granted granted Critical
Publication of KR101446517B1 publication Critical patent/KR101446517B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성하는 공정(f)에 있어서, 반응 가스에 HCl 가스를 혼합하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법이다.
이에 따라, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층 상에 실리콘 에피택셜층을 간단하게 성장시킬 수 있어, 제조되는 SOI 웨이퍼가 휘는 것을 억제할 수 있고, 또한, 디바이스 제조 등과 같은 이후 공정에서도 파티클의 발생을 저감시킬 수 있으며, 또한 이와 같은 SOI 웨이퍼 제조의 코스트 삭감을 도모할 수 있는 SOI 웨이퍼의 제조 방법이 제공된다.
SOI, 웨이퍼, 산화막, 테라스부, 에피택셜층

Description

ＳＯＩ 웨이퍼의 제조방법{SOI WAFER MANUFACTURING METHOD}
본 발명은 SOI 웨이퍼의 제조 방법에 관한 것으로서, 특히, 테라스(TERRACE)부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성하는 공정을 포함하는 SOI 웨이퍼의 제조방법에 관한 것이다.
반도체 소자용 웨이퍼 중 하나로서, 절연막인 실리콘 산화막 상에 실리콘층(이하, SOI층이라고도 함)을 형성한 SOI(Silicon On Insulator) 웨이퍼가 있다. 이 SOI 웨이퍼는, 디바이스 제작 영역이 되는 기판 표층부의 SOI층이 매립 절연층(매립 산화막층(BOX층))에 의해 기판 내부와 전기적으로 분리되어 있으므로, 기생용량이 작고, 내방사성 능력이 높다는 등의 특징을 갖는다. 이에 따라, 고속·저소비 전력 동작, 소프트 에러 방지 등의 효과가 기대되어, 고성능 반도체 소자용 기판으로서 유망시 되고 있다.
이 SOI 웨이퍼를 제조하는 대표적인 방법으로서, 웨이퍼의 접합법을 들 수 있다. 이 접합법은, 예를 들면, 실리콘 단결정으로 이루어지는 본드 웨이퍼와 베이 스 웨이퍼 중 적어도 한쪽 표면에 열산화막을 형성한 후, 이 형성한 열산화막을 개재하여 2매의 웨이퍼를 밀착시켜, 결합 열처리를 실시함으로써 결합력을 높이고, 그 후에 다른 쪽 웨이퍼(SOI층을 형성하는 웨이퍼(이하, 본드 웨이퍼))를 연삭이나 경면 연마에 의해 박막화함으로써 SOI 웨이퍼를 제조하는 방법이다.
이와 같이 제조된 SOI 웨이퍼의 경우, 접합되는 2매의 웨이퍼의 주변부에는 두께가 약간 얇아진 연마 늘어짐(sag)라 불리는 부분이나 면취부가 존재해, 그 부분은 결합되지 않거나, 결합력이 약한 미결합 부분으로 남는다. 이러한 미결합 부분이 존재한 채로 연삭 등에 의해 박막화를 행하면, 그 박막화 공정 중에 미결합 부분의 일부가 벗겨지게 된다. 따라서, 박막화된 본드 웨이퍼는, 기대가 되는 베이스 웨이퍼보다 작은 직경이 되고, 또한, 주변부에는 미소한 요철이 연속적으로 형성되게 된다.
이러한 SOI 웨이퍼를 디바이스 공정에 투입하면, 잔류하는 미결합 부분이 디바이스 공정에서 박리되고, 파티클을 발생시켜 디바이스 수율을 저하시켜 버린다.
그러므로, 박막화 후의 본드 웨이퍼의 상면에 주변부가 노출되도록 마스킹테이프를 붙여 에칭함으로써, 잔류하는 미결합 부분을 미리 제거한다. 이렇게 미결합 부분이 제거되고 베이스 웨이퍼가 노출된 외주부 영역을 테라스부라 한다.
한편, 본드 웨이퍼를 박막화하는 방법에 있어서, 상기 연삭·연마에 의한 방법 이외에, 접합 전의 본드 웨이퍼에 미리 수소이온 등의 이온주입층을 형성해 두고, 베이스 웨이퍼와 접합한 후에 그 이온주입층에서 박리시킴으로써 본드 웨이퍼를 박막화하는 방법이 있다. 이 같은 이른바 이온주입 박리법은, 제작되는 SOI층의 막두께를 얇게, 또한 막두께 균일성을 매우 우수하게 할 수 있으므로, 활발히 사용되게 되었다.
이러한 이온주입 박리법에서도, 연마 늘어짐 부분은 미결합 부분이 되고, 박리 후에 연마 늘어짐 부분에는 SOI층이 전사되지 않아 베이스 웨이퍼가 노출된 테라스부가 된다.
최근에는, 바이폴라 디바이스나 파워 디바이스에 매우 유용한 웨이퍼로서, SOI층의 막두께가 수㎛에서 수십㎛인 비교적 두꺼운 후막 SOI 웨이퍼가 많이 기대되고 있다.
그러나, SOI층의 막두께가 수㎛이고, 두께 공차가 ±0.1㎛ 정도 요구되는 고품질의 SOI 웨이퍼를 제조하는 경우, 본드 웨이퍼의 박막화를 연삭·연마에 의해 행하는 방법에서는, 고정밀도의 연마 방법을 이용해도 목표 막두께에 대해 겨우 ±0.3㎛ 정도의 면내 균일성 밖에 얻지 못해, SOI층의 막두께의 불균형이 크고, 막두께 균일성에 한계가 있다.
이에, 이것을 실현하기 위한 방법으로서 일본특허공개 2000-30995호 공보를 들 수 있다. 이 일본특허공개 2000-30995호 공보에서는, SOI층의 막두께 균일성 ±0.01㎛ 이하를 비교적 용이하게 얻을 수 있는 이온주입 박리법으로 얇은 SOI층을 형성하고, 그 후 이 SOI층 상의 면에 에피택셜 성장을 행해 SOI층을 증막시킨다는 방법이다.
그러나, 이 경우, SOI 웨이퍼가 휘는 것을 고려해, 베이스 웨이퍼에 미리 산화막을 형성하고 나서 접합하여 SOI 웨이퍼를 제작하면, SOI 웨이퍼의 주변 테라스부(미결합 부분)의 산화막이 노출된 상태가 되므로, 이 상태에서 SOI층의 전체면 상에 에피택셜 성장을 행하면, 테라스부의 산화막 상에 폴리실리콘이 성장되어, 이후 공정에서 파티클 오염 등의 원인된다.
일반적으로는 이 폴리실리콘을 성장시키지 않기 위해, SOI 웨이퍼를 HF수용액 중에 침지해 테라스부의 산화막을 제거하고 나서 에피택셜 성장을 행하고 있지만, 휨 방지용 이면 산화막이 베이스 웨이퍼에 남아 있는 경우, 이면 산화막의 막두께도 감소해 버리므로, 제조되는 SOI 웨이퍼의 휨이 커진다는 문제가 있었다.
이러한 문제를 해결하려면, SOI 웨이퍼가 휘는 것을 방지하기 위한 이면 산화막을 필요 이상으로 감소시키지 않기 위해, 일본특허공개 2006-270039호 공보와 같이 HF 스핀 세정을 행하는 등과 같은 방법에 의해, 테라스부의 산화막만을 완전히 제거하고 나서 에피택셜 성장을 행하거나, 에피택셜 성장 후에 테라스부의 산화막만을 제거함으로써 동시에 테라스부의 산화막 상에 형성되어 있는 폴리실리콘을 제거하는 것을 생각할 수 있지만, 이 같은 방법으로 테라스부의 산화막을 완전하게 제거하면, SOI층 주변 하부의 BOX층이 크게 침식되고 오버행 구조의 불안정 상태가 되어, 파티클의 발생원이 된다는 문제점이 있었다.
본 발명은, 이러한 문제점을 감안하여 이루어진 것으로, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층 상에 실리콘 에피택셜층을 간단하게 성장시킬 수 있어, 제조되는 SOI 웨이퍼가 휘는 것을 억제할 수 있고, 또한, 디바이스 제조 등과 같은 이후 공정에서도 파티클의 발생을 저감시킬 수 있으며, 또한 이와 같은 SOI 웨이퍼 제조의 코스트 삭감을 도모할 수 있는 SOI 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 적어도, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성하는 공정을 갖는 SOI 웨이퍼의 제조 방법으로서, 상기 실리콘 에피택셜층을 형성할 때의 반응 가스에 HCl 가스를 혼합하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법을 제공한다.
이와 같이 본 발명의 SOI 웨이퍼의 제조 방법은, 적어도, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성할 때, 반응 가스에 HCl 가스를 혼합함으로써, SOI 웨이퍼의 테라스부에 산화막이 얹어진 상태여도, 실리콘 에피택셜층 형성 공정시에 산화막 상에 폴리실리콘의 성장이 일어나지 않고, SOI층 상에만 선택적으로 실리콘 에피택셜층의 성장을 행할 수 있다. 그러므로, SOI 웨이퍼의 테라스부 상에 폴리실리콘이 형성되지 않아, 그 후의 공정에서 폴리실리콘에 의한 파티클의 발생을 저감시킬 수 있다.
또한, 종래의 에피택셜 성장에서는 테라스부에 폴리실리콘이 형성되기 때문에, 그 후에 폴리실리콘만을 제거하는 공정이 필요하지만, 본 발명의 경우에는, 에피택셜층 형성 공정시에 반응 가스에 HCl 가스를 혼합함으로써, 테라스부에 폴리실리콘이 성장되지 않으므로, 그 후에 폴리실리콘 제거를 위한 공정이 불필요하고, SOI 웨이퍼 제조의 공정이 간소화되어 새로운 설비가 필요하지 않으며, SOI 웨이퍼 제조의 코스트 삭감을 도모할 수 있다.
또한, SOI 웨이퍼에 휨 저감을 목적으로 한 이면 산화막이 형성되어 있는 경우에도, 본 발명과 같이, 에피택셜층 형성 공정시에 반응 가스에 HCl 가스를 혼합함으로써 폴리실리콘이 성장하지 않으므로, 종래와 같이 에피택셜층 형성 공정 전에 SOI 웨이퍼의 테라스부의 산화막을 완전히 제거하는 공정이 필요하지 않아, 이면 산화막이 필요 이상으로 감소되는 일이 없다. 따라서, 제조되는 SOI 웨이퍼의 이면 산화막의 두께를 유지할 수 있으므로, 에피택셜 성장 후에도 휨이 억제된 SOI 웨이퍼를 제조할 수 있다.
이 경우, 상기 HCl 가스의 유량을 상기 반응 가스의 유량에 대해 1% 이상으로 하는 것이 바람직하다.
이와 같이, HCl 가스의 유량을 상기 반응 가스의 유량에 대해 1% 이상으로 함으로써, 효율적으로 폴리실리콘의 성장을 억제할 수 있다.
또한 본 발명은, 상기 실리콘 에피택셜층을 형성하는 테라스부에 산화막을 갖는 SOI 웨이퍼로서, 이온주입 박리법에 의해 박막화된 SOI층을 구비하는 SOI 웨이퍼를 사용하는 것이 바람직하다.
이와 같이, 실리콘 에피택셜층을 형성하기 전의 테라스부에 산화막을 갖는 SOI 웨이퍼로서, 이온주입 박리법에 의해 박막화된 SOI층을 구비하는 SOI 웨이퍼를 사용함으로써, 실리콘 에피택셜층을 형성하기 전의 SOI 웨이퍼는, 막두께 균일성이 매우 우수한 SOI층을 구비한다. 그러므로, 이온주입 박리법에 의해 박막화된 얇은 SOI층 상에 실리콘 에피택셜층을 형성하면, SOI층의 막두께가 수㎛이면서 두께 공차가 ±0.1㎛ 정도 등과 같은 고품질의 SOI 웨이퍼를, 연삭·연마에 의해 박막화된 것 보다 비교적 간단히 제조할 수 있다.
또한 본 발명은, 상기 실리콘 에피택셜층을 형성하는 공정에서, 상기 반응 가스로서의 원료 가스를 리액터 내에 흘리기 전에, HCl 가스를 소정 시간 흘리는 것이 바람직하다.
이와 같이, 실리콘 에피택셜층을 형성하는 공정에서, 반응 가스(원료 가스＋캐리어 가스)로서의 원료 가스를 리액터 내에 흘리기 전, 즉, 리액터 내에 캐리어 가스만이 흐르고 있는 상태에서 미리 HCl 가스를 소정 시간 흘림으로써, 리액터 내 혹은 웨이퍼 상에 부착되어 있는 금속 불순물을 제거할 수 있으므로, 보다 고품질의 실리콘 에피택셜층을 적층할 수 있다.
특히, 이온주입 박리법에 의해 박막화된 SOI층을 구비하면서 테라스부에 산화막을 갖는 SOI 웨이퍼에 대해, 실리콘 에피택셜층을 형성하는 공정에서, 반응 가스로서의 원료 가스를 리액터 내에 흘리기 전에, 미리 HCl 가스를 소정 시간 흘림으로써, 이온주입 박리시에 테라스부의 산화막 상에 부착된 실리콘 박편(薄片)을 제거할 수 있다. 따라서, 실리콘 에피택셜층 형성 후, 테라스부에 Si 섬(島)이 생기는 것을 억제할 수 있다.
또한, 상기 실리콘 에피택셜층을 형성하는 공정 이전에, 상기 테라스부에 산화막을 갖는 SOI 웨이퍼의 테라스부에 존재하는 실리콘 박편을 제거하는 세정 공정을 행하는 것이 바람직하다.
이처럼, 실리콘 에피택셜층을 형성하는 공정 이전에, 테라스부에 산화막을 갖는 SOI 웨이퍼의 테라스부에 존재하는 실리콘 박편을 제거하는 세정 공정을 행함으로써, 이온주입 박리시에 테라스부의 산화막 상에 부착된 실리콘 박편을 제거하기 때문에, 실리콘 에피택셜층 형성 후, 테라스부에 Si 섬이 생기는 것을 억제할 수 있다.
또한, 상기 세정 공정에서, 상기 실리콘 박편을 제거하는 세정액으로서, HF를 함유하는 수용액을 이용하여, 상기 SOI 웨이퍼가 구비하는 이면 산화막이 남도록 세정하는 것이 바람직하다.
이처럼, 세정 공정에서, 실리콘 박편을 제거하는 세정액으로서 HF를 함유하는 수용액을 이용하여, SOI 웨이퍼가 구비하는 이면 산화막이 남도록 세정함으로써, 휨 방지용 이면 산화막이 형성된 SOI 웨이퍼를 HF수용액 중에 침지하면, 테라스부의 산화막이 조금 에칭되어 테라스부의 산화막 상에 부착된 실리콘 박편을 충분히 제거할 수 있을 뿐 아니라, 휨 방지용 이면 산화막은 어느 정도 잔류한다. 따라서, 테라스부의 산화막 상에 폴리실리콘이 성장하지 않으면서, 실리콘 박편에 의해 생기는 Si 섬도 억제되게 되고, 또한, SOI 웨이퍼의 휨이 저감된 SOI 웨이퍼를 간단하게 얻을 수 있다.
또한, 상기 세정 공정에서, 상기 테라스부의 산화막 두께의 감소량을 40㎚ 이상으로 조정하는 것이 바람직하다.
이처럼, 세정 공정에서, 감소시키는 테라스부의 산화막의 두께를 40㎚ 이상으로 조정함으로써, 실리콘 박편을 보다 확실하게 제거할 수 있다.
본 발명에 따른 SOI 웨이퍼의 제조 방법이면, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층 상에 실리콘 에피택셜층을 간단하게 성장시킬 수 있어, 디바이스 제조 등의 이후 공정에서도 파티클의 발생을 저감시킬 수 있고, 제조되는 SOI 웨이퍼가 휘는 것을 억제할 수 있으며, 또한 이와 같은 SOI 웨이퍼 제조의 코스트 삭감을 도모할 수 있다.
도 1은, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제1의 실시 형태를 설명하는 개략도이다.
도 2는, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제2의 실시 형태의 플로우도이다.
도 3은, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제3의 실시 형태의 플로우도이다.
도 4는, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제4의 실시 형태의 플로우도이다.
도 5는, 이온주입 박리법에 의해 SOI층을 형성한, 에피택셜층 형성 전의 SOI 웨이퍼의 테라스부의 일부를 광학 현미경으로 관찰한 결과를 나타내는 도면으로서, (A)는 SOI층과 테라스부의 경계 부근을 나타낸 도면이고, (B)는 (A)의 테라스부의 확대 도면이다.
도 6은, 테라스부와 SOI층의 경계 부근의 일부를 나타낸 도면으로서, (A)는, 이온주입 박리에 의해 박막화된 SOI층을 갖고, 테라스부에 산화막을 갖는 SOI 웨이퍼에 있어서, SC-1 세정을 행한 직후의 도면이고, (B)는, 실시예 3에서의 결과를 나타내는 도면이고, (C)는, 실시예 4에서의 결과를 나타내는 도면이다.
상기 서술한 바와 같이, SOI 웨이퍼가 갖는 SOI층의 막두께가 수㎛이고, 두께 공차가 ±0.1㎛ 정도 요구되는 SOI 웨이퍼를 제조하는 경우, 접합법에 있어서 본드 웨이퍼의 박막화를 이온주입 박리법으로 행하고, SOI층 상에 에피택셜 성장으로 대응 가능하다. 그러나, SOI 웨이퍼의 휨 방지를 위해 베이스 웨이퍼에 산화막을 형성하여 SOI 웨이퍼를 제작하면, SOI 웨이퍼의 주변 테라스부(미결합 부분)에는 산화막이 노출된 상태가 된다. 이 상태로 SOI층 상에 에피택셜층 성장을 행하면, 테라스부의 산화막 상에 폴리실리콘이 성장해, 이후 공정에서 파티클이 발생하는 등의 원인이 된다.
한편, 이 폴리실리콘을 성장시키지 않기 위해서는, SOI 웨이퍼를 HF수용액 중에 침지하여 테라스부의 산화막을 완전하게 제거하고 나서 에피택셜 성장을 행하는 것이 일반적이다. 그러나, 휨 방지용 이면 산화막이 형성된 SOI 웨이퍼를 HF수용액 중에 침지하면, 테라스부의 산화 막두께의 감소량과 동일할 뿐, 산화막의 두께가 감소해 버리므로, 테라스부의 산화막을 완전히 제거하면, 휨 방지용 이면 산화막이 거의 남지 않아, SOI 웨이퍼의 휨이 커져 버린다.
또한, 테라스부의 산화막을 완전히 제거하면, SOI층 주변 하부의 BOX층이 크게 침식되어, 오버행 구조의 불안정한 상태가 되어 파티클의 발생원이 된다는 문제가 있었다.
본 발명자들은 이러한 문제를 해결하기 위하여 예의 연구를 거듭한 결과, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층 상에 실리콘 에피택셜층을 간단하게 성장시킬 수 있고, 제조되는 SOI 웨이퍼가 휘는 것을 억제할 수 있고, 또한, 디바이스 제조 등과 같은 이후 공정에서도 파티클의 발생을 저감시킬 수 있으며, 또한 이와 같은 SOI 웨이퍼 제조의 코스트 삭감을 도모하려면, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층 상에 실리콘 에피택셜 성장을 행할 때, 반응 가스에 HCl 가스를 혼합함으로써, 테라스부의 산화막 상에 폴리실리콘 등의 불필요한 퇴적물을 형성하지 않고, SOI층에만 실리콘 에피택셜층을 형성하면 된다는 것을 발견하여 본 발명을 완성시켰다.
이하, 본 발명의 실시의 형태를 도면을 참조하면서 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
본 발명의 제1의 실시 형태로서, 테라스부에 산화막을 갖는 SOI 웨이퍼 중, 이온주입 박리법에 의해 박막화된 SOI층을 구비하는 것을 제작하고, 그 SOI층에 실리콘 에피택셜층을 형성하여 SOI 웨이퍼를 제조하는 방법을 설명한다. 도 1은, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제1의 실시 형태를 설명하는 개략도이다.
우선, 본드 웨이퍼(11) 및 베이스 웨이퍼(12)를 준비한다(공정 a).
본드 웨이퍼 및 베이스 웨이퍼는 특별히 한정하지 않지만, 예를 들면 실리콘 단결정으로 이루어지는 것을 이용할 수 있다. 또한, 게터링 능력을 높이는 등에 목적이 있으므로, 실리콘 단결정 웨이퍼에 고농도로 도펀트를 포함시킨 것을 사용해도 되고, 그 도전형은 n형, p형 중 하나여도 된다.
다음에, 베이스 웨이퍼(12)에 열산화 처리를 실시하여, 베이스 웨이퍼의 전체면에 산화막(13)을 형성한다(공정 b).
최근에는, 특히 두꺼운 매립 산화막층을 갖는 SOI 웨이퍼를 제조할 때, 접합면측에만 산화막을 형성하면 그 산화막이 형성된 면 쪽으로 볼록하게 휘기 때문에, 웨이퍼가 휘는 것을 저감하기 위해 베이스 웨이퍼의 전체면에 산화막(13)을 형성하는 경우가 많다. 그리고, 이후 공정에서도 베이스 웨이퍼의 접합면과는 반대측의 이면에 형성된 산화막(13b)을 제거하지 않고 SOI 웨이퍼 제품으로서 출하되므로, 디바이스 제조공정에서도 이면 산화막(13b)은 제거되지 않는 경우가 많다.
또한, 본 발명에서는, 공정 b에서 형성하는 산화막의 두께는 특별히 한정하지 않는다. 또한, 베이스 웨이퍼(12)의 열산화 방법은 특별히 한정되지 않고, 예를 들면 wet 산화 등을 들 수 있다. 이 때 형성된 산화막(13)은, 접합 후에 한쪽은 매립 산화막층(13a)이 되고, 한쪽은 이면 산화막(13b)이 된다.
한편, 본드 웨이퍼(11)의 내부에 수소이온 또는 희가스 이온 중 적어도 1종류를 주입하여 이온주입층(14)을 형성한다(공정 c).
이 때의 이온주입층(14)의 깊이는, 박리 후에 형성되는 SOI층(15)의 두께에 반영된다. 따라서, 주입 에너지 등을 제어하여 이온주입함으로써 SOI층(15)의 두께를 제어할 수 있다.
이 이온주입층(14)을 형성하기 전에, 채널링 방지를 위해, 본드 웨이퍼(11) 의 전체면에 실리콘 산화막층(미도시)을 열산화에 의해 형성해 두어도 된다.
다음에, 본드 웨이퍼(11)와 베이스 웨이퍼(12)를, 베이스 웨이퍼(12) 상의 산화막(13)을 개재하여 접합한다(공정 d).
이 때, 본드 웨이퍼(11)의 접합면은, 공정 c에서 이온주입을 행한 측의 면으로 한다.
이 접합 공정은, 예를 들면, 상온의 청정 분위기하에, 본드 웨이퍼(11)와 베이스 웨이퍼(12)의 각각 한쪽의 주면을 접촉시킴으로써 접착제 등을 이용하지 않고 웨이퍼끼리 접착된다.
다음에, 본드 웨이퍼(11)를 이온주입층(14)에서 박리시킴으로써, 본드 웨이퍼(11)를 박막화하여 SOI층(15)를 형성한다(공정 e).
예를 들면, 접합한 웨이퍼에 대해, Ar 등의 불활성가스 분위기하에 약 500℃ 이상의 온도, 30분 이상 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해, 본드 웨이퍼(11)를 이온주입층(14)에서 박리할 수 있다.
여기서, SOI층(15)과 베이스 웨이퍼(12)의 결합력을 높이는 결합 열처리를 행해도 된다. 예를 들면, 이 결합 열처리는 불활성가스 분위기하, 혹은 약간 산화성 가스 분위기하, 1000℃~1250℃에서 30분에서 4시간의 범위에서 행할 수 있다.
또한, 박리 직후의 SOI층 표면은, 통상의 경면 연마 웨이퍼의 경면 연마면과 비교했을 때 면 거칠기가 뒤떨어져 있거나, 이온주입의 데미지가 잔류해 있으므로, 그 표면 상에 직접 에피택셜 성장을 행하면, 에피택셜층에 결정 결함이 발생하는 경우가 있다.
때문에, 박리 직후의 SOI층 표면에 대해, 표면을 약간 연마하는 처리(터치 폴리시라고도 함), 불활성가스나 수소 분위기 등에 의한 고온 열처리, 산화성 분위기에 의해 열산화막을 형성한 후에 그 열산화막을 제거하는 처리(희생 산화 처리), 혹은, 이들을 적당히 조합한 평탄화 처리를 행함으로써, SOI층 표면을 평탄화한 후에 에피택셜 성장을 행할 수도 있다.
이상과 같은 공정에 의해, 테라스부(20)에 산화막(13)이 노출된 상태의 SOI 웨이퍼(10)가 제작된다. 이처럼 이온주입 박리법으로 본드 웨이퍼(11)를 박막화함으로써, SOI층(15)의 막두께 균일성이 매우 우수한 SOI 웨이퍼(10)을 얻는다.
그리고, 테라스부에 산화막을 갖는 SOI 웨이퍼(10)의 SOI층(15)의 전체면에 실리콘 에피택셜층(16)을 형성한다(공정 f). 본 발명에서는 이 공정에서, 반응 가 스에 HCl 가스를 혼합한다.
우선, 원료 가스를 리액터 내(미도시)에 공급하기 전에, 캐리어 가스만의 분위기에서 반응 온도까지 승온시키고 나서 원료 가스를 흘린다.
SOI층의 전체면에 실리콘 에피택셜층(16)을 형성하는 반응 가스로는, 예를 들면, 원료 가스로서의 트리클로로실란(SiHCl3)과, 캐리어 가스로서의 수소 가스(H2)를 1:5의 유량으로 공급하면서, 본 발명에서는, 특히 이 반응 가스에 추가로 HCl 가스를 혼합시킨 것을 공급한다.
이처럼, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성할 때의 반응 가스에 HCl 가스를 혼합함으로써, 테라스부(20)의 산화막 상에 폴리실리콘이 형성되어도, HCl 가스에 의해 형성된 폴리실리콘이 에칭되므로, SOI층(15) 상에만 실리콘 에피택셜층(16)을 선택적으로 성장시킬 수 있다. 따라서, SOI 웨이퍼(10)의 테라스부(20) 상에 폴리실리콘이 생기지 않으므로, 그 후의 공정에서 폴리실리콘에 의한 파티클의 발생을 저감시킬 수 있다.
폴리실리콘에 대해 에칭 작용이 있는 HCl 가스를 혼합시키지 않는 반응 가스만인 경우에는, 테라스부에 폴리실리콘이 생기기 때문에, 실리콘 에피택셜층 형성 공정 후에, 테라스부에 형성된 폴리실리콘만을 제거하는 공정이 필요하다.
그러나, 본 발명의 경우에는, 실리콘 에피택셜층 형성시에, 반응 가스에 HCl 가스를 혼합하므로, 테라스부에 폴리실리콘이 성장하지 않아, 폴리실리콘 제거를 위한 공정이 불필요하다. 때문에, SOI층 상에 에피택셜층이 형성된 SOI 웨이퍼를 제조하기 위한 공정이 간소화되고, 또한, 폴리실리콘 제거를 위한 새로운 설비를 필요로 하지 않으므로, SOI 웨이퍼 제조의 코스트 삭감을 도모할 수 있다.
그리고, 도 1과 같이 SOI 웨이퍼(10)에 휨 저감을 목적으로 한 이면 산화막(13b)이 형성되어 있는 경우에도, 본 발명이라면, 에피택셜층 형성시에 반응 가스에 HCl 가스를 혼합함으로써, 폴리실리콘의 성장이 억제되므로, 종래와 같이 에피택셜층 형성 공정 전에 테라스부의 산화막을 완전히 제거하는 공정이 필요하지 않고, 휨 방지용 이면 산화막의 막두께가 필요 이상으로 감소하지 않는다. 따라서, 제조되는 SOI 웨이퍼의 이면 산화막의 두께를 유지할 수 있으므로, 휨이 억제된 SOI 웨이퍼를 제조할 수 있다.
또한, 본 발명에 있어서는, 실리콘 에피택셜층을 형성할 때의 반응 가스의 유량에 대해 혼합시키는 HCl 가스의 유량을 1% 이상으로 하는 것이 바람직하다.
이와 같이, 반응 가스의 유량에 대해 혼합시키는 HCl 가스의 유량을 1% 이상 으로 함으로써, 테라스부의 폴리실리콘을 에칭하는 효과를 확실히 얻을 수 있어, 효율적으로 폴리실리콘의 성장을 억제하면서, SOI층 상에만 실리콘 에피택셜층을 성장시킬 수 있다.
또한, HCl 가스의 유량의 상한은, 테라스부의 폴리실리콘의 성장을 억제하는 효과가 얻어지는 것이면 특별히 한정되지 않지만, HCl 가스유량이 5%를 넘으면 에피택셜층의 막두께 분포가 ±10%보다 커질 우려가 높아진다. 따라서, HCl 가스유량은 5% 이하로 하는 것이 바람직하다.
한편, 본 발명자의 추가 연구에 의하면, 에피택셜층 형성 공정 후의 디바이스 제조공정에서의 파티클의 발생 원인은, 테라스부의 산화막 상에 성장되는 폴리실리콘 이외에도 있는 것으로 밝혀졌다. 그것은, 테라스부에 산화막을 갖는 SOI 웨이퍼를 특별히 이온주입 박리법에 의해 제작한 경우, 본드 웨이퍼의 박리시에 부착하는 실리콘 박편이다. 이 실리콘 박편은, 도 5와 같이 테라스부의 산화막 상에 부착한다. 도 5는, 이온주입 박리법에 의해 SOI층을 형성한, 에피택셜층 형성 전의 SOI 웨이퍼의 테라스부의 일부를 광학 현미경으로 관찰한 결과를 나타내는 도면으로서, 도 5(A)는 SOI층과 테라스부의 경계 부근을 나타내는 도면이고, 도 5(B)는 도 5(A)의 테라스부를 확대하여 나타낸 도면이다.
테라스부 상에 도 5(B)에 나타내는 바와 같은 실리콘 박편이 남은 채로 에피 택셜 성장을 행하면, 상기 서술한 테라스부의 산화막 상에 폴리실리콘이 성장해 버린다는 문제에 더해, 실리콘 박편 상에도 에피택셜층이 형성되어 Si 섬이 되고, 이것도 폴리실리콘과 마찬가지로 이후의 공정에서 파티클 오염 등의 원인이 된다는 것을 알았다.
이에, 본 발명자들이 더욱 예의 연구를 거듭한 결과, 실리콘 에피택셜층 형성시에, 폴리실리콘의 성장을 억제시킴과 함께, Si 섬의 발생을 방지하기 위해서는, 실리콘 에피택셜층이 SOI층 상에 형성되기 전에, 실리콘 박편을 제거하면 된다는 것을 발견했다.
이러한 실리콘 박편을 제거하려면, 상기 제1의 실시 형태의 테라스부에 산화막을 갖는 SOI 웨이퍼(10)의 SOI층(15)의 전체면에 실리콘 에피택셜층(16)을 형성하는 공정 f 이전에, 테라스부에 산화막을 갖는 SOI 웨이퍼의 테라스부에 존재하는 실리콘 박편을 제거하는 세정 공정을 행하는 것이 바람직하다. 구체적으로는, 도 2와 같은 플로우로 행할 수 있다. 도 2는, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제2의 실시 형태의 플로우도이다.
이 제2의 실시 형태에서는, 상기 제1의 실시 형태의 공정 a~공정 e와 동일한 순서로 이온주입 박리법에 의해, 테라스부에 산화막을 갖는 SOI 웨이퍼를 제작한다.
그리고, 이 SOI 웨이퍼에 대해, 에피택셜층을 형성하기 전에 테라스부의 산화막 상에 부착된 실리콘 박편을 제거하기 위해, SC-1 세정(NH4OH와 H2O2의 혼합 수용액에 의한 세정)을 행한다. SC-1 세정에 의하면, SOI 웨이퍼의 테라스부 및 이면에 있는 산화막은 거의 에칭되지 않는다.
이처럼, 테라스부에 산화막을 갖는 SOI 웨이퍼의 테라스부에 존재하는 실리콘 박편을 제거하는 세정 공정을 행함으로써, 이온주입 박리시에 테라스부의 산화막 상에 부착된 실리콘 박편을 제거할 수 있으므로, 실리콘 에피택셜층 형성 후, 테라스부에 Si 섬이 생기는 것을 억제할 수 있다.
또한, 이 세정 공정은, SC-1 세정에 한정되지 않으며, 부착된 파티클의 제거 효과가 있으므로, 실리콘 박편을 제거할 수 있는 세정이면 된다. 예를 들면, 콜린이나 수산화 테트라메틸암모늄 등의 유기 알칼리를 사용한 세정액에 의한 세정이여도 된다.
특히, 세정 공정에서, 실리콘 박편을 제거하는 세정액으로서 HF를 함유하는 수용액을 이용해, SOI 웨이퍼가 구비하는 이면 산화막이 남도록 세정하는 것이 바람직하다.
이에 따라, 테라스부의 산화막 상에 부착된 실리콘 박편을, 테라스부의 상층의 산화막마다 제거할 수 있어, SC-1 세정보다 더욱 확실하게 실리콘 박편을 제거할 수 있음과 함께, 이면 산화막을 잔류시킬 수 있으므로, SOI 웨이퍼의 휨 발생을 방지할 수 있다.
그러나, 상기 서술한 바와 같이, HF를 함유하는 수용액으로 SOI 웨이퍼를 세정하면, 형성되어 있는 실리콘 산화막의 전체면이 균등하게 에칭된다. 때문에, SOI 웨이퍼가 구비하는 이면 산화막이 남도록 약간 세정함으로써, 휨 방지용 이면 산화막은 어느 정도 잔류시킨다. 이렇게 하면, 테라스부의 산화막 상에 폴리실리콘이 성장되지 않으면서, 실리콘 박편에 의해 형성된 Si 섬도 억제되게 되고, 또한, SOI 웨이퍼의 휨이 저감된 SOI 웨이퍼를 간단히 얻을 수 있다.
이 경우, 접합 전의 베이스 웨이퍼에 산화막을 형성할 때에, 미리 두꺼운에 산화막을 형성해 두어도 된다.
또한, HF 스핀 세정을 이용하여 테라스부에 존재하는 실리콘 박편을 제거하는 세정 공정을 행하면, 휨 방지용 이면 산화막은 에칭되지 않으므로, 휨의 요구 사양이 까다로운 경우에 유효하다.
그리고, 상기 세정 공정에 있어서, 에칭되는 테라스부의 산화막은, 그 두께의 감소량이 40㎚ 이상으로 조정되는 것이 바람직하다.
이처럼, 제거되는 테라스부의 산화 막두께를 40㎚ 이상으로 한다면, SC-1 세정만인 경우보다 실리콘 박편이 대폭 제거되고, 특히, 표면에서 테라스부의 산화막을 70㎚ 이상 제거함으로써, 거의 확실히 실리콘 박편을 테라스부의 산화막으로부터 세정할 수 있다.
단, HF를 함유하는 수용액에 SOI 웨이퍼를 침지하여 세정을 행하면, 테라스부 산화막과 동일한 두께만큼 이면 산화막도 제거된다. 이면 산화 막 두께가 대폭 감소하면 SOI 웨이퍼의 휨에 영향을 끼치므로, 제거할 산화 막 두께는, 제거 전의 이면 산화 막두께의 10% 정도 이하로 조정하는 것이 바람직하다.
또한, HF를 함유하는 수용액에 의한 세정에 SC-1 세정 등의 파티클 제거 효과를 갖는 세정을 조합하여 세정하면 한층 효과적으로 실리콘 박편을 제거할 수 있다.
한편, 실리콘 박편을 제거하는 또 하나의 방법으로서, 도 3과 같이, 실리콘 에피택셜층을 형성하는 공정에서, 반응 가스로서의 원료 가스를 리액터 내에 흘리기 전에, HCl 가스를 소정 시간 흘리는 것이 바람직하다. 이 태양을 본 발명의 제3 의 실시 형태로서 이하에 설명한다. 도 3은, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제3의 실시 형태의 플로우를 나타내는 도면이다.
우선, 상기 제1의 실시 형태의 도 1에서 설명한 공정 a~공정 e의 순서를 따라, 이온주입 박리법에 의해 테라스부에 산화막을 갖는 SOI 웨이퍼를 제작한다.
다음에, 이온주입 박리법에 따라 생긴 실리콘 박편을 미리 제거하기 위해, 제작한 SOI 웨이퍼에 대해 SC-1 세정을 실시한다.
이어서, 실리콘 박편이 제거된, 테라스부에 산화막을 갖는 SOI 웨이퍼에 대해, SOI층의 전체면에 실리콘 에피택셜층을 형성하는 공정을 행한다.
이 실리콘 에피택셜층의 형성 공정에서는, 우선, SOI 웨이퍼를 리액터 내에 넣고, 캐리어 가스(예를 들면, H2)만의 분위기에서 반응 온도까지 승온시킨다.
다음에, 캐리어 가스에 추가하여 HCl 가스를 리액터 내에, 예를 들면 약 40초간 흘린다.
이렇게 함으로써, 리액터 내에 부착되어 있는 중금속이나, 실리콘 에피택셜층을 지금부터 형성하는 SOI층의 표면 상에 형성되어 버린 자연 산화막 등을 제거 할 수 있으므로, 보다 고품질로 막두께가 균일한 실리콘 에피택셜층을 적층할 수 있다.
또한, 실리콘 에피택셜층을 성장시키기 전에, SC-1 세정, 및 캐리어 가스로의 HCl 가스만의 공급을 조합함으로써, 확실히 이온주입 박리시에 테라스부의 산화막 상에 부착된 실리콘 박편을 테라스부의 산화막 상으로부터 제거할 수 있다. 이에 따라, 그 후의 실리콘 에피택셜층의 성장시에, 테라스부의 산화막 상에 Si 섬이 생기는 것을 억제할 수 있다.
다음에, HCl 가스를 혼합한 반응 가스(예를 들면, 트리클로로실란, 수소, HCl)를 일정한 유량으로 흘려, 원료 가스(트리클로로실란)를 반응시킴으로써, SOI층 상에만 실리콘 에피택셜층을 성장시켜, SOI층이 증막된 SOI 웨이퍼를 얻는다.
상기 제3의 실시 형태에 의하면, 실리콘 박편의 제거를 SC-1 세정 등으로 행한 후, 이어서 에피택셜층 형성 공정시에 미리 HCl 가스로 추가로 실리콘 박편의 제거를 행하고, 반응 가스에 HCl 가스를 혼합시킴으로써, SOI 웨이퍼의 테라스부 상에 산화막이 남아 있어도, 폴리실리콘 및 Si 섬의 형성을 억제할 수 있다. 그러므로, 이후 공정에 있어서 이면 산화막을 남기면서 폴리실리콘이나 Si 섬을 제거하기 위한 HF스핀 에칭과 같은 새로운 설비가 필요한 세정 공정이 불필요하다. 따라서, 이와 같이 제조된 SOI 웨이퍼는, 휨이 적고, SOI층의 막두께가 매우 균일하게 증막되고, 또한 테라스부에 산화막이 있는 상태에서도 파티클의 발생이 억제된 SOI 웨이퍼가 된다.
이상, 제1~제3의 실시 형태는, 이온주입 박리법에 의해 박막화된 SOI층을 갖는 경우의 본 발명의 실시예를 들었다. 다음에, 연삭·연마에 의해 박막화된 SOI층을 갖는 경우의 본 발명의 제4의 실시 형태에 대해 도 4를 참조하면서 설명한다.
도 4는, 본 발명에 관한 SOI 웨이퍼의 제조 방법의 제4의 실시 형태의 플로우를 나타내는 도면이다. 도 4에 있어서 우선, 접합법에 의해 SOI 웨이퍼를 제작하기 위한 원료 웨이퍼인 본드 웨이퍼 및 베이스 웨이퍼를 준비한다. 본드 웨이퍼 및 베이스 웨이퍼는 특별히 한정하지 않지만, 예를 들면, 실리콘 단결정 웨이퍼를 이용할 수 있다.
다음에, 준비된 실리콘 단결정 웨이퍼 중, 베이스 웨이퍼에 열처리를 실시해, 베이스 웨이퍼의 전체면에 실리콘 열산화막을 형성한다.
다음에, 본드 웨이퍼와 산화막을 형성한 베이스 웨이퍼를 청정 분위기하에 밀착시킨다. 이것에 산화성 분위기하에서 열처리를 가해, 본드 웨이퍼와 베이스 웨이퍼를 강고하게 결합시킨다. 열처리 조건으로는, 예를 들면, 산소 또는 수증기를 포함하는 분위기하, 200℃~1200℃의 온도에서 행하면 된다. 이 때 본드 웨이퍼와 베이스 웨이퍼가 강고하게 결합된다(결합 열처리).
이렇게 결합된 접합 웨이퍼의 외주부 약 2㎜에는, 본드 웨이퍼와 베이스 웨이퍼의 미결합 부분이 존재하고 있다. 이러한 미결합 부분은, 디바이스를 제작하는 SOI층으로서 이용할 수 없을 뿐 아니라, 후속 공정에서 벗겨져 떨어져, 여러 가지의 문제를 일으키기 때문에 제거할 필요가 있다.
미결합 부분을 제거하려면, 우선, 미결합 부분이 존재하는 본드 웨이퍼의 외주부를 소정 두께까지 연삭하여 제거한다. 연삭을 하면, 고속으로 제거할 수 있으며, 가공 정밀도도 좋기 때문이다. 이 경우, 소정 두께로서, 예를 들면 20~150㎛로 할 수 있다.
다음에, 에칭을 행해, 본드 웨이퍼의 외주부의 미결합 부분을 제거한 웨이퍼를 얻는다. 이것은, 산화막에 비해 실리콘 단결정의 에칭속도가 현격히 큰 에칭액에, 접합 웨이퍼를 침지시키는 것에 의해 간단히 행할 수 있다. 이러한 에칭으로는, KOH, NaOH 등의 이른바 알칼리 에칭을 들 수 있다. 이러한 에칭에 의해, 산화막이 노출된 테라스부를 형성한다.
다음에, 본드 웨이퍼의 표면을 연삭·연마에 의해 원하는 두께까지 박막화하여 SOI층을 형성한다. 이에 따라, 연삭·연마에 의해 박막화된 SOI층을 갖고, 테라 스부에 산화막을 갖는 SOI 웨이퍼를 얻는다.
그리고, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성한다.
우선, 원료 가스를 리액터 내(미도시)에 공급하기 전에, 캐리어 가스만의 분위기에서 반응 온도까지 승온시키고 나서 원료 가스를 흘린다.
SOI층의 전체면에 실리콘 에피택셜층을 형성하는 반응 가스로는, 상기 제1~ 제3의 실시 형태와 마찬가지로, 예를 들면, 트리클로로실란과 수소 가스를 1:5의 유량으로 공급하면서, 이 반응 가스에 추가로 HCl 가스를 혼합시킨다.
이와 같이, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성할 때, 반응 가스에 HCl 가스를 혼합함으로써, SOI층 상에만 실리콘 에피택셜층을 선택적으로 성장시킬 수 있다. 따라서, SOI 웨이퍼의 테라스부 상에 폴리실리콘이 생기지 않으므로, 그 후의 공정에서 폴리실리콘에 의한 파티클의 발생을 저감시킬 수 있다. 이 방법에 의하면, 상기 이온주입 박리법과 달리, 테라스부에 실리콘 박편이 생기기 어렵다는 이점이 있다.
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.
우선, 테라스부에 산화막을 갖는 SOI 웨이퍼(10)의 제작을 이온주입 박리법에 의해 행했다.
이에 따라 얻어진 SOI 웨이퍼(10)는, 직경 약 300㎜이며, 본드 웨이퍼로부터 박막화된 SOI층(15)의 막두께는 150㎚였다. 또한, 매립 산화막층의 두께는 3200㎚이며, 테라스부 상의 산화막과 이면 산화막의 막두께는 모두 2800㎚였다.
다음에, 에피택셜층을 형성하기 전에, 테라스부에 존재하는 실리콘 박편을 제거하는 세정으로서, SC-1 세정(NH4OH와 H2O2의 혼합 수용액에 의한 세정)을 75℃에서 6분간 행했다. 세정 후의 테라스부의 실리콘 박편의 부착 상황을 광학 현미경으로 관찰한 결과를 도 6(A)에 나타낸다. 도 6은, 테라스부와 SOI층의 경계 부근의 일부를 나타낸 도면이다. 도 6(A)에서는, 실리콘 박편이 다소 관찰되었다.
이어서, SOI 웨이퍼를 리액터 내에 넣고, 캐리어 가스(수소)만의 분위기에서 원료 가스의 반응 온도인 1130℃까지 리액터 내를 승온시켰다. 다음에, 에피택셜층의 성장 온도를 1130℃로 하고, 반응 가스로는 트리클로로실란과 수소, 그리고 HCl 가스를 사용했다.
공급하는 반응 가스는 각각, 트리클로로실란(SiHCl3) 10SLM, 수소(H2) 50SLM, 염화수소(HCl) 가스 1.8SLM으로 한(반응 가스유량에 대한 HCl 가스유량은 3%) 것을 리액터 내에 공급해, 테라스부에 산화막을 갖는 SOI 웨이퍼(10)의 SOI층의 전체면에 실리콘 에피택셜층(16)을 3㎛ 형성했다.
이렇게 제조된 SOI층 상에 실리콘 에피택셜층이 형성된 SOI 웨이퍼의 표면을 육안 및 광학 현미경으로 관찰한 결과, 테라스부 상의 산화막에 폴리실리콘의 퇴적물은 볼 수 없었다. 또한, 테라스부를 주변 전체에 걸쳐 상세히 관찰한 결과, 산화막 상의 일부 영역에 Si 섬이 다소 형성되어 있는 것이 관찰되었다.
(실시예 2)
실시예 1과 동일한 조건으로 제작된 SOI 웨이퍼를 이용하고 도 3과 같은 플로우로, 우선, 에피택셜층을 형성하기 전에, 테라스부에 존재하는 실리콘 박편을 제거하는 세정으로서, SC-1 세정(NH4OH와 H2O2의 혼합 수용액에 의한 세정)을 75℃에서 6분간 행했다.
다음에, SOI층의 전체면에 실리콘 에피택셜층을 3㎛ 형성했다.
이 때, 에피택셜층의 성장 온도는 1130℃로 하고, 캐리어 가스만의 분위기에서 1130℃에 도달한 후, 원료 가스(트리클로로실란)의 리액터 내로의 공급에 앞서, 40초간 HCl 가스를 흘렸다. 그리고 반응 가스로는 트리클로로실란과 수소, 그리고 HCl 가스를 사용했다.
공급하는 반응 가스의 유량은 각각, 트리클로로실란(SiHCl3) 10SLM, 수소(H2) 50SLM, 염화수소(HCl) 가스 1.8SLM으로 했다(반응 가스유량에 대한 HCl 가스유량은 3%).
이렇게 제조된 SOI층 상에 실리콘 에피택셜층이 형성된 SOI 웨이퍼의 표면을 육안 및 광학 현미경으로 관찰한 결과, 테라스부 상의 산화막에 폴리실리콘의 퇴적물은 볼 수 없었다. 또한, 테라스부를 주변 전체에 걸쳐 상세히 관찰했지만, Si 섬의 형성은 전혀 관찰되지 않았다.
(실시예 3)
실시예 1과 동일한 조건으로 제작된 SOI 웨이퍼를 이용하여, 그 SOI층의 전체면에, 실시예 1과 동일한 조건으로 실리콘 에피택셜층을 3㎛ 형성했다.
단, 에피택셜층을 형성하기 전에, 테라스부에 존재하는 실리콘 박편을 제거 하는 세정으로는 12.5%HF수용액을 이용했으며, 테라스부의 산화막이 40㎚ 제거되도록 세정 시간을 조정했다. 동시에, 이면 산화막도 40㎚ 제거되었다. 세정 후의 테라스부의 실리콘 박편의 부착 상황을 광학 현미경으로 관찰한 결과를 (도 6(B))에 나타냈다.
이렇게 제조된 SOI층 상에 실리콘 에피택셜층이 형성된 SOI 웨이퍼의 표면을 육안 및 광학 현미경으로 관찰한 결과, 테라스부 상의 산화막에 폴리실리콘의 퇴적물은 볼 수 없었다. 또한, 테라스부를 주변 전체에 걸쳐 상세히 관찰하면, 산화막 상에 Si 섬이 아주 조금 형성되어 있는 것이 관찰되었다. 또한, Si 섬의 형성 밀도는 실시예 1보다 낮았다.
(실시예 4)
실시예 1과 동일한 조건으로 제작된 SOI 웨이퍼를 이용하여 그 SOI층의 전체면에, 실시예 1과 동일한 조건으로 실리콘 에피택셜층을 3㎛ 형성했다.
단, 에피택셜층을 형성하기 전에, 테라스부에 존재하는 실리콘 박편을 제거하는 세정으로는, 12.5%HF수용액을 이용했으며, 테라스부의 산화막이 70㎚ 제거되도록 세정 시간을 조정했다. 동시에, 이면 산화막도 70㎚ 제거되었다. 세정 후의 테라스부의 실리콘 박편의 부착 상황을 광학 현미경으로 관찰한 결과를 (도 6(C))에 나타냈다.
이렇게 제조된 SOI층 상에 실리콘 에피택셜층이 형성된 SOI 웨이퍼의 표면을 육안 및 광학 현미경으로 관찰한 결과, 테라스부 상의 산화막에는 폴리실리콘의 퇴적물은 볼 수 없었다. 또한, 테라스부를 주변 전체에 걸쳐 상세히 관찰했지만, Si 섬의 형성은 전혀 관찰되지 않았다.
(실시예 5)
본드 웨이퍼를 연삭·연마에 의해 박막화함으로써 SOI층을 형성하는 웨이퍼의 접합법을 이용하여 테라스부에 산화막을 갖는 SOI 웨이퍼를 제작했다.
이에 따라 얻어진 SOI 웨이퍼는, 직경 약 200㎜이며, SOI층의 막두께는 10㎛였다. 또한, 매립 산화막층과 테라스부 상의 산화막의 막두께는 1000㎚이며, 이면 산화막의 막두께는 1500㎚였다.
다음에, 상기와 같이, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 3㎛ 형성했다.
이 때, 에피택셜층의 성장 온도는 1130℃로 하고, 반응 가스로는 트리클로로실란과 수소, 그리고 HCl 가스를 사용했다.
공급하는 반응 가스의 유량은 각각, 트리클로로실란(SiHCl3) 10SLM, 수소(H2) 50SLM, 염화수소(HCl) 가스 1.2SLM로 하고(반응 가스유량에 대한 HCl 가스유량은 2%), 반응 가스와 HCl 가스의 리액터 내로의 공급은 동시에 행했다.
이렇게 제조된 SOI층 상에 실리콘 에피택셜층이 형성된 SOI 웨이퍼의 표면을 육안 및 광학 현미경으로 관찰한 결과, 테라스부 상의 산화막에 폴리실리콘의 퇴적물 및 Si 섬은 전혀 볼 수 없었다.
(비교예 1)
비교를 위해, 반응 가스에 HCl 가스를 혼합시키지 않은 것을 제외하고는, 모두 실시예 1과 동일한 조건 및 방법으로, SOI층 상에 에피택셜층이 형성된 SOI 웨이퍼를 제조했다.
그 SOI 웨이퍼의 표면을 실시예와 마찬가지로 육안 및 광학 현미경으로 관찰한 결과, 테라스부 상의 산화막 상에 거의 주변 전체에 걸쳐 폴리실리콘의 퇴적물 및 Si 섬을 볼 수 있었다.
(비교예 2)
비교를 위해, 반응 가스에 HCl 가스를 혼합시키지 않은 것을 제외하고는, 모 두 실시예 5와 동일한 조건 및 방법으로, SOI층 상에 에피택셜층이 형성된 SOI 웨이퍼를 제조했다.
그 SOI 웨이퍼의 표면을 실시예와 마찬가지로 육안 및 광학 현미경으로 관찰한 결과, 테라스부 상의 산화막 상에 거의 주변 전체에 걸쳐 폴리실리콘의 퇴적물을 볼 수 있었다.
상기 실시예 및 비교예의 결과를, 제조 방법과 함께 아래 표 1로 정리했다.
실시예1 실시예2 실시예3 실시예4 비교예1 실시예5 비교예2
테라스부에 산화막을 갖는 SOI 웨이퍼




 직경 300mm 200mm
박막화방법 이온주입 박리 연삭·연마
SOI층의 막두께 150㎚ 10㎛
BOX층의 막두께 3200㎚ 1000㎚
테라스부 상의 산화막두께 2800㎚ 1000㎚
이면산화막의 막두께 2800㎚ 1500㎚
실리콘 박편의 세정
 SC-1 세정
 HF수용액(40㎚제거) HF수용액(
70㎚제거		 없음 없음 없음
에피택셜층의 형성
 HCl가스의 공급 없음 40초 없음 없음 없음 없음 없음
반응가스의 공급 SiHCl3+H2+HCl SiHCl3+H2+HCl SiHCl3+H2+
HCl		 SiHCl3+H2+HCl SiHCl3+H2 SiHCl3+H2+HCl SiHCl3+H2
결과
 테라스부 상의 폴리실리콘 없음 없음
 없음
 없음
 있음 없음 있음
테라스부 상의 Si섬 다소 있음 없음 아주 조금 있음 없음 있음 없음 있음
이면산화막의 막두께 2800㎚ 2800㎚ 2760㎚ 2730㎚ 2800㎚ 1500㎚ 1500㎚
표 1의 결과로부터, 본 발명의 SOI 웨이퍼의 제조 방법에 의하면, 테라스부에 산화막을 갖는 SOI 웨이퍼여도, 테라스부에 폴리실리콘이나 Si 섬과 같은 불필요한 퇴적물을 성장시키지 않고 SOI층 상에만 실리콘 에피택셜층을 간단하게 성장시킬 수 있어, 이후 공정에 있어서 퇴적물에 의한 파티클의 발생을 저감시킬 수 있다. 또한, 테라스부의 산화막 제거를 행할 필요가 없으므로, SOI 웨이퍼가 두꺼운 이면 산화막을 갖는 경우, 막두께를 필요 이상으로 감소시키지 않고 SOI 웨이퍼가 휘는 것을 억제할 수 있다. 그리고, 폴리실리콘의 제거 공정을 새롭게 필요로 하지 않으므로, SOI 웨이퍼 제조의 코스트 삭감을 도모할 수 있다.
또한, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 단지 예시일 뿐으로, 본 발명의 특허 청구의 범위에 기재된 기술 목표 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술 목표 범위에 포함된다.
또한, 본 발명에서는 상기와 같은 이온주입 박리법에 의해 제작되는 SOI 웨이퍼에 에피택셜층을 형성하는 경우에 대해 설명했지만, 본 발명은 테라스부에 산화막을 갖는 SOI 웨이퍼에 에피택셜층을 형성하는 경우이면, 어떠한 방법으로 제작된 SOI 웨이퍼여도, 동일한 효과를 얻을 수 있다.

Claims (11)

  1. 적어도, 테라스부에 산화막을 갖는 SOI 웨이퍼의 SOI층의 전체면에 실리콘 에피택셜층을 형성하는 공정을 갖는 SOI 웨이퍼의 제조 방법으로서,
    상기 실리콘 에피택셜층을 형성하는 상기 SOI 웨이퍼로서, 이온주입 박리법에 의해 박막화된 SOI층을 구비하는 SOI 웨이퍼를 사용하고,
    상기 실리콘 에피택셜층을 형성하는 공정 이전에, 산화막을 갖는 상기 테라스부에 존재하는 실리콘 박편을 제거하는 세정 공정을 행하고,
    상기 실리콘 에피택셜층을 형성할 때의 반응 가스에 HCl 가스를 혼합하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 HCl 가스의 유량을 상기 반응 가스의 유량에 대해 1% 이상 5% 이하로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  3. 제1항에 있어서,
    상기 실리콘 에피택셜층을 형성하는 공정에 있어서, 상기 반응 가스로서의 원료 가스를 리액터 내에 흘리기 전에, HCl 가스를 소정 시간 흘리는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  4. 제2항에 있어서,
    상기 실리콘 에피택셜층을 형성하는 공정에 있어서, 상기 반응 가스로서의 원료 가스를 리액터 내에 흘리기 전에, HCl 가스를 소정 시간 흘리는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 세정 공정에 있어서, 상기 실리콘 박편을 제거하는 세정액으로서 HF를 함유하는 수용액을 이용하여, 상기 SOI 웨이퍼가 구비하는 이면 산화막이 남도록 세정하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  6. 제5항에 있어서,
    상기 세정 공정에 있어서, 상기 테라스부의 산화막 두께의 감소량을 40㎚ 이상, 또한 상기 세정 전의 이면 산화막 두께의 10% 이하로 조정하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020097026718A 2007-06-21 2008-05-27 Ｓｏｉ 웨이퍼의 제조방법 KR101446517B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-164238 2007-06-21
JP2007164238 2007-06-21
PCT/JP2008/001312 WO2008155876A1 (ja) 2007-06-21 2008-05-27 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20100022479A KR20100022479A (ko) 2010-03-02
KR101446517B1 true KR101446517B1 (ko) 2014-10-06

Family

ID=40156040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026718A KR101446517B1 (ko) 2007-06-21 2008-05-27 Ｓｏｉ 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US8361888B2 (ko)
EP (1) EP2159826A4 (ko)
JP (1) JP5245380B2 (ko)
KR (1) KR101446517B1 (ko)
CN (1) CN101689478B (ko)
WO (1) WO2008155876A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477277B2 (ja) 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2978868A1 (fr) * 2011-08-01 2013-02-08 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
JP6200273B2 (ja) 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10249493B2 (en) * 2015-12-30 2019-04-02 Siltronic Ag Method for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373121A (ja) * 1991-06-21 1992-12-25 Canon Inc 結晶基材の製造方法
JP2000030995A (ja) 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000196047A (ja) 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2006270039A (ja) 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616495B2 (ja) 1986-07-15 1994-03-02 日本電気株式会社 シリコン気相エピタキシヤル成長方法
JPH021116A (ja) * 1988-03-09 1990-01-05 Tel Sagami Ltd 熱処理装置
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP3864495B2 (ja) 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
US6417108B1 (en) * 1998-02-04 2002-07-09 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2004281805A (ja) 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US20080315349A1 (en) * 2005-02-28 2008-12-25 Shin-Etsu Handotai Co., Ltd. Method for Manufacturing Bonded Wafer and Bonded Wafer
EP1926130A1 (en) 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373121A (ja) * 1991-06-21 1992-12-25 Canon Inc 結晶基材の製造方法
JP2000030995A (ja) 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000196047A (ja) 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2006270039A (ja) 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ

Also Published As

Publication number Publication date
EP2159826A1 (en) 2010-03-03
JP2009027124A (ja) 2009-02-05
KR20100022479A (ko) 2010-03-02
JP5245380B2 (ja) 2013-07-24
US8361888B2 (en) 2013-01-29
EP2159826A4 (en) 2010-07-07
US20100129993A1 (en) 2010-05-27
WO2008155876A1 (ja) 2008-12-24
CN101689478A (zh) 2010-03-31
CN101689478B (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
US6054363A (en) Method of manufacturing semiconductor article
EP3136420B1 (en) Method for manufacturing bonded soi wafer
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
JP2008153545A (ja) 歪Ｓｉ基板の製造方法
JP4817342B2 (ja) Ｓｏｉタイプのウェハの製造方法
EP3309819B1 (en) Bonded soi wafer manufacturing method
EP2525390B1 (en) Method for producing bonded wafer
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
CN109075028B (zh) 贴合式soi晶圆的制造方法
US8728912B2 (en) Method for manufacturing SOI wafer
KR19980077553A (ko) 접합형 에스.오.아이 웨이퍼 제조방법
WO2019239763A1 (ja) 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2012059889A (ja) 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
JP3293766B2 (ja) 半導体部材の製造方法
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법
CN115668449A (zh) 贴合晶圆用支撑基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 5