FR2978868A1 - Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine - Google Patents
Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine Download PDFInfo
- Publication number
- FR2978868A1 FR2978868A1 FR1157037A FR1157037A FR2978868A1 FR 2978868 A1 FR2978868 A1 FR 2978868A1 FR 1157037 A FR1157037 A FR 1157037A FR 1157037 A FR1157037 A FR 1157037A FR 2978868 A1 FR2978868 A1 FR 2978868A1
- Authority
- FR
- France
- Prior art keywords
- active layer
- thickness
- nanometers
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
La présente invention se rapporte à un procédé de fabrication d'une structure de type semi-conducteur sur isolant, cette structure comprenant un substrat support (1) en matériau semi-conducteur dont la face avant est recouverte d'une couche isolante d'oxyde (2), elle-même recouverte d'une couche de matériau semi-conducteur dite « couche active » (31), caractérisé par le fait qu'il comprend les étapes suivantes a/ procéder à l'oxydation intégrale de la surface dudit substrat support (1), jusqu'à obtenir une épaisseur de couche isolante comprise entre environ 0.4 et environ 10 micromètres ; b/ soumettre un substrat donneur en matériau semi-conducteur à une implantation d'espèces atomiques, de manière à générer dans ce substrat donneur une zone de fragilisation qui délimite ladite couche active (31) d'une épaisseur comprise entre environ 300 et environ 600 nanomètres ; c/ reporter, notamment par collage moléculaire, le substrat support (1) sur ladite couche active (31) ; d / provoquer la séparation de la couche active (31) du reste dudit substrat donneur au niveau de la zone de fragilisation ; e/ réduire l'épaisseur de ladite couche active (31) jusqu'à une valeur requise, l'ensemble des étapes b/ à e/ étant mises en œuvre sans altérer la couche isolante (2) qui recouvre les faces avant et arrière dudit substrat support (1).
Description
L'invention se situe dans le domaine de la fabrication de composants électroniques, sur une structure connue sous l'acronyme " SeD! ", d'après l'expression anglaise " 6erOi[ODdu[tOrOD !D3U[dt8r^ qui signifie " Semi-conducteur sur isolant ».
La présente invention se rapporte plus exactement à un procédé de fabrication d'une structure de type semi-conducteur sur isolant, d'un diamètre d'au moins 300 mm. Dans la suite de la description et des revendications, on entend par structure de type "SeO!", une structure qui comprend successivement un substrat support en matériau semi-conducteur recouvert d'une couche d'isotant tel que de l'oxyde, et une autre couche de matériau semi-conducteur, dite "couche active"' dans ou sur laquelle sont ou seront formés des composants électroniques. La couche d'isolant est ainsi enterrée entre la couche active et l'une des faces du substrat support. On parle alors de " BOX" pour " buried Oxide ". On connait déjà des structures du type décrit ci-dessus comportant un BOX de forte épaisseur. Toutefois, Ees techniques utilisées ne sont pas transposables dès lors que l'on se propose de former des structures de 300 millimètres de diamètre et plus.
En effet, les technologies qui font usage de telles structures exigent des qualités en termes d'uniformité de couche et de seuil d'inspection de la défectivité, qui sont bien plus restrictives que celles dans lesquelles des structures de diamètre inférieur sont utilisées. Ces dernières s'adressent à des - noeuds technologiques >» plus anciens, alors que tes structures de grand diamètre visent notamment des applications de guide d'onde et d'autres applications traitant de la photonique. Le substrat devra être compatible avec le " noeud 32nm >, (il s'agit ici de la dimension caractéristique d'intégration des transistors et d'autres composants électroniques). De plus, le BOX devra être relativement épais, pour minimiser, autant que faire se peut, les atténuations et pertes de signal dans les applications photoniques. Optionnellement, le substrat de base peut être en silicium présentant une haute résistivité. 2 La couche active devra présenter une uniformité de son épaisseur inférieure à 15 à 20 nanomètres, voire inférieure à 5 nanomètres pour certaines applications. La présence d'un BOX épais dans une telle structure se traduit par 5 un phénomène de " bombé ". Cette déformation est connue sous la dénomination anglaise "vv8rp" OU "YvaFpaâ8" et croît avec l'accroissement de l'épaisseur d'isolant. En pratique, les contraintes exercées par la couche d'isolant ne sont pas compensées et le substrat support a tendance à se déformer en se 10 bombant de façon convexe. De plus, on ne peut pas faire usage de la technique déjà connue dans laquelle un substrat donneur est soumis à une oxydation en surface puis soumis à une implantation d'espèces atomiques, de manière à générer dans ce substrat donneur une zone de fragilisation qui délimite ladite couche active. En 15 effet, en raison de la grande épaisseur de la couche d'oxydant, il n'est guère possible d'obtenir une implantation à la profondeur voulue. La présente invention a pour but de pallier cette difficulté en proposant une technique qui permette d'obtenir une structure telle qu'exposée ci-dessus, en se dispensant des phénomènes de - bombé >>, tout en respectant tes 20 impératifs de qualités en termes d'uniformité de couche et de seuil d'inspection de la défectivité. Ainsi, l'invention concerne un procédé de fabrication d'une structure de type semi-conducteur sur isolant, d'un diamètre d'au moins 300 mm, cette structure comprenant un substrat support en matériau semi- 25 conducteur dont la face avant est recouverte d'une couche isolante d'oxyde, elle-même recouverte d'une couche de matériau semi-conducteur dite "[Ouche active "' caractérisé par le fait qu'il comprend les étapes qui COnSi5teOtà : a/ procéder à l'oxydation intégrale de la surface dudit substrat support, jusqu'à obtenir une épaisseur de couche isolante comprise entre environ 30 0.4 et environ 10 micromètres ' b/ soumettre un substrat donneur en matériau semi-conducteur à une implantation d'espèces atomiques, de manière à générer dans ce substrat donneur une zone de fragilisation qui délimite ladite couche active d'une épaisseur comprise entre environ 300 et environ 600 nanomètres ; c/ reporter, notamment par collage motéculaire, le substrat support sur ladite couche active ; d/ provoquer la séparation de la couche active du reste dudit substrat donneur au niveau de la zone de fragilisation ; e/ réduire l'épaisseur de ladite couche active jusqu'à une valeur requise, l'ensemble des étapes b/ à el étant mises en oeuvre sans altérer la couche isolante qui recouvre les faces avant et arrière dudit substrat support. Selon d'autres caractéristiques avantageuses et non limitatives de l'invention - à l'étape b/, l'épaisseur de ladite couche active est comprise 10 entre 450 et 600 nanomètres, préférentiellement entre 500 et 550 nanomètres, encore plus préférentiellement égale à 520 nanomètres - à l'étape e/, on procède à une réduction de ladite d'épaisseur jusqu'à 240 nanomètres, voire 120 nanomètres - l'étape e/ est mise en oeuvre par au moins une séquence 15 d'opérations suivantes : recuit thermique rapide (RTA)/oxydation sacrificielle/désoxydation, et est appliquée uniquement sur ta face avant de ladite couche active - ladite séquence comprend également une opération de polissage chimique et mécanique (CMP) 20 - l'on procède à une désoxydation partielle de la face avant de la dite couche active et que l'on rapporte sur l'oxyde restant une nouvelle couche active - ladite nouvelle couche active provient dudit même substrat donneur. 25 D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préféré de l'invention. Cette description est faite en référence aux dessins annexés dans lesquels les figures annoncées ci-dessous sont purement schématiques, les 30 proportions dimensionnelles des différentes couches notamment, ne correspondant pas à la réalité. Plus précisément - la figure 1 est une vue schématique d'un substrat support utilisé dans le cadre du procédé selon la présente invention ; 35 - la figure 2 est une vue du substrat support de la figure 1, à l'issue de l'étape d'oxydation intégrale de l'étape a/ du procédé ; - la figure 3 est une vue d'un substrat donneur soumis à une implantation d'espèces atomiques, en vue d'y générer une couche de fragilisation délimitant une couche active ; - la figure 4 illustre l'assemblage constitué à l'issue de l'étape c/ 5 du procédé ; - la figure 5 est une vue de la structure après séparation de la couche active du reste du substrat donneur - la figure 6 est une vue similaire à la précédente, mais dans la mise en oeuvre d'une étape dans laquelle on procède à une oxydation 10 sacrificielle de la face avant de la couche active, en vue d'en réduire l'épaisseur ; - la figure 7 montre l'état final de la structure. Comme indiqué plus haut, te présent procédé permet ta fabrication de structures de type semi-conducteur sur isolant, d'un diamètre d'au moins 300 15 mm, le but étant d'obtenir une structure à BOX épais et à couche active la plus fine possible. A ta figure 1 est représenté schématiquement un substrat receveur 1 en matériau semi-conducteur tel que du silicium. Ses grandes faces opposées sont référencées 10 et 11 et 20 considérées respectivement comme ses faces avant et arrière. Une première étape (étape al) du présent procédé consiste à réaliser l'oxydation intégrale de ta surface dudit substrat support 1, jusqu'à obtenir une épaisseur de couche isolante 2 comprise entre environ 0.4 et environ 10 micromètres. 25 Cela correspond à l'état représenté à la figure 2. On procède à cette oxydation notamment par oxydation thermique. Cette oxydation est généralement conduite en soumettant le substrat à une température comprise entre 700° C et 1100° C pendant une durée 30 de quelques minutes à quelques heures selon l'épaisseur désirée, dans un four classique d'oxydation, par voie sèche ou humide. La surface du substrat receveur 1 est de préférence soumise préalablement à une activation par un plasma, ou soumise à un polissage mécano-chimique. 35 Lors d'une activation par plasma, la plaque subit un traitement par plasma d'oxygène qui a pour effet de passiver la surface et de la laisser réactive.
La technique usuellement utilisée pour la fabrication d'une structure de type semi-conducteur sur isolant, comprenant un substrat support en matériau semi-conducteur dont la face avant est recouverte d'une couche isolante d'oxyde, elle-même recouverte d'une couche de matériau semi- conducteur dite - couche active », requiert généralement que ce soit non pas le substrat receveur qui soit oxydé, mais le substrat donneur. On comprendra pourquoi dans la suite de la présente description. En se reportant à la figure 3, on a affaire à un substrat donneur 3, par exemple de même nature que le substrat receveur 1. Il pourrait être de nature différente, pourvu qu'il s'agisse d'un matériau semi-conducteur. Ce substrat est soumis à une implantation d'espèces atomiques, à savoir un bombardement ionique engendrant l'implantation de ces espèces dans le substrat. Cette implantation génère, à une distance déterminée de la face supérieure ou face avant du substrat 3, une zone de fragilisation 30. Cette dernière délimite au sein du substrat une couche active 31 délimitée par la zone de fragilisation. On reporte alors, selon la technique Smart Cut '' bien connue, ce substrat donneur 3 sur le substrat receveur 1 oxydé de manière à ce que la couche active 31 soit en contact avec te substrat receveur 1. L'adhésion de l'un sur l'autre se fait notamment par collage moléculaire, ainsi que cela est également bien connu. On provoque alors à la séparation de la couche active 31 du reste du substrat 3, au niveau de la zone de fragilisation 30, par traitement thermique et/ou mécanique.
On obtient ainsi la structure telle que représentée à la figure 5. Le fait que t'on procède à l'oxydation intégrale du substrat receveur 1 permet, une fois la structure de la figure 5 obtenue, d'éviter le phénomène de ee bombé '> qui a été évoqué plus haut, puisque les épaisseurs d'oxyde en faces avant et arrière voient les contraintes qu'elles génèrent se compenser. De plus et comme également expliqué, on ne peut pas faire usage de la technique habituellement utilisée. En effet, en raison de la grande épaisseur de la couche d'oxydant, il n'est guère possible d'obtenir une implantation à la profondeur voulue.
Le collage réalisé à la figure 4, que l'on peut qualifier de - collage inversé >> permet de pallier ces difficultés.
Au surplus, ce « collage inversé >> permet également de se débarrasser du problème dit de « refreshabilité » du substrat donneur. En d'autres termes, une oxydation thermique d'un substrat donneur engendre la précipitation de l'oxygène interstitiel. Or, si l'on se propose de transférer successivement plusieurs couches fines de silicium du même substrat donneur sur plusieurs substrats receveurs, ladite précipitation engendre des défauts très gros dans le cadre d'une oxydation épaisse, et préjudiciables pour la couche supérieure du SOI. Or, selon le présent procédé, puisque le substrat donneur ne subit 10 pas à ce stade une quelconque oxydation, on peut y prélever successivement plusieurs couches actives. L'épaisseur de la couche active est selon le présent procédé, comprise entre 300, (voire 500) et 600 nanomètres, et est de préférence égale à 520 nanomètres. 15 Or, l'épaisseur d'oxyde de la structure diminue l'effet raidisseur du substrat donneur et cela génère une séparation de la couche active moins nette et plus rugueuse, plus particulièrement pour des structures de grand diamètre, comme c'est le cas ici. Cela va jusqu'à générer des trous débouchants. Ici, en raison de la forte épaisseur de la couche active, ce 20 problème est résolu. C'est pourquoi une étape suivante du procédé, on se propose de réduire jusqu'à une valeur requise, l'épaisseur de ta couche active 31, sans pour autant porter atteinte à l'intégrité de la couche oxydante 2, au moins au niveau de ses faces avant et arrière. 25 Cela est symbolisé par la flèche f de la figure 5. Une technique de réduction d'épaisseur de la couche active comprend la mise en oeuvre d'au moins une séquence d'opérations successives suivantes : recuit thermique rapide (RTA)/oxydation sacrificielle/désoxydation, et est appliquée uniquement sur la face avant de ladite couche active. 30 A titre indicatif, ce RTA est opéré à une température comprise entre 1200° C et 1275° C, pendant une durée allant de 30 secondes à 90 secondes. La couche d'oxydation sacrificielle est référencée 4 à la figure 6. Lors de chaque désoxydation, une petite épaisseur de la couche active est 35 enlevée, et ainsi de suite, jusqu'à l'obtention de l'épaisseur requise (état de la figure 7).
En tout état de cause, ce traitement est limité à ladite face avant de la couche active 31, sauf à réduire l'épaisseur de l'oxyde 2 et générer des contraintes non équilibrées qui se matérialisent à nouveau par ledit effet de bombé ».
Cette séquence d'opération peut par exemple être mise en oeuvre au sein d'une machine dite e< de SEZ >> (marque déposée). Il s'agit d'une machine plaque à plaque qui permet de traiter chimiquement uniquement la face avant du substrat. Avantageusement, ladite séquence comprend également une 10 opération de polissage chimique et mécanique, connue sous le sigle anglo-saxon CMP. A titre d'exemple et pour une structure présentant initialement un BOX de 2000 nanomètres et une couche active de 520 nanomètres, on procède à un RTA suivi d'une oxydation/désoxydation sacrificielle et d'un CMP, jusqu'à 15 l'obtention d'une épaisseur d'environ 120 nanomètres, avec une rugosité acceptable. Egalement à titre d'exemple et pour une structure présentant initialement un BOX de 800 nanomètres et une couche active de 520 nanomètres, on procède à un RTA suivi d'une oxydation/désoxydation sacrificielle, sans CMP, 20 jusqu'à l'obtention d'une épaisseur d'environ 300 nanomètres. Suite à la séparation de la couche active, il est nécessaire de retirer beaucoup de matière, typiquement par Oxydation/Désoxydation. Or, ce retrait de matière ne réduit aucunement la rugosité. Dans ces conditions, il convient d'appliquer au moins une étape de RTA et/ou CMP, 25 avant l'Oxydation/Désoxydation. Ainsi, on utilise ainsi une séquence générique suivante (indépendance de l'épaisseur finale): RTA, CMP (pour arriver à une épaisseur de SOI de 500 nanomètres environ) / Ox+Desox avec la machine de SEZ précitée, pour arriver à l'épaisseur 30 finale souhaitée. Dans un autre mode de réalisation, on procède à une désoxydation, de telle manière que la totalité de l'oxyde ne soit pas retiré de la structure. Or on utilise alors cette dernière comme substrat receveur pour ta mise en oeuvre d'un Smart-Cut Tm supplémentaire, conformément à l'invention. 35
Claims (7)
- REVENDICATIONS1. Procédé de fabrication d'une structure de type semi-conducteur sur isolant, d'un diamètre d'au moins 300 mm, cette structure comprenant un substrat support (1) en matériau semi-conducteur dont la face avant (10) est recouverte d'une couche isolante d'oxyde (2), elle-même recouverte d'une couche de matériau semi-conducteur dite « couche active » (31), caractérisé par le fait qu'il comprend les étapes qui consistent à a/ procéder à l'oxydation intégrale de la surface dudit substrat support (1), jusqu'à obtenir une épaisseur de couche isolante (2) comprise entre environ 0.4 et environ 10 micromètres b/ soumettre un substrat donneur (3) en matériau semi-conducteur à une implantation d'espèces atomiques, de manière à générer dans ce substrat (3) donneur une zone de fragilisation (30) qui délimite ladite couche active (31) d'une épaisseur comprise entre environ 300 et environ 600 nanomètres c/ reporter, notamment par collage moléculaire, te substrat support (1) sur ladite couche active (31) d/ provoquer la séparation de la couche active (31) du reste dudit substrat donneur (3) au niveau de la zone de fragilisation (30) e/ réduire l'épaisseur de ladite couche active (31) jusqu'à une 20 valeur requise, l'ensemble des étapes b/ à e/ étant mises en oeuvre sans altérer la couche isolante (2) qui recouvre tes faces avant (10) et arrière (11) dudit substrat support (1).
- 2. Procédé selon la revendication 1, caractérisé par le fait qu'à 25 l'étape b/, l'épaisseur de ladite couche active (31) est comprise entre 300 à 600 nanomètres, préférentiellement entre 500 et 550 nanomètres, encore plus préférentiellement égale à 520 nanomètres.
- 3. Procédé selon l'une des revendications 1 et 2, caractérisé par le fait que, à l'étape e/, on procède à une réduction de ladite d'épaisseur 30 jusqu'à 240 nanomètres, voire 120 nanomètres.
- 4. Procédé selon l'une des revendications 1 à 3, caractérisé par le fait que l'étape e/ est mise en oeuvre par au moins une séquence d'opérationssuivantes : recuit thermique rapide (RTA)/oxydation sacrificielle/désoxydation, et est appliquée uniquement sur la face avant de ladite couche active (31).
- 5. Procédé selon la revendication 4, caractérisé par le fait que ladite séquence comprend également une opération de polissage chimique et mécanique (CMP).
- 6. Procédé selon l'une des revendications 5 ou 6, caractérisé par te fait que l'on procède à une désoxydation partielle de la face avant de la dite couche active (31) et que l'on rapporte sur t'oxyde restant une nouvelle couche active.
- 7. Procédé selon la revendication 6, caractérisé par le fait que ladite nouvelle couche active (31) provient dudit même substrat donneur.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1157037A FR2978868A1 (fr) | 2011-08-01 | 2011-08-01 | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1157037A FR2978868A1 (fr) | 2011-08-01 | 2011-08-01 | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2978868A1 true FR2978868A1 (fr) | 2013-02-08 |
Family
ID=45093942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1157037A Withdrawn FR2978868A1 (fr) | 2011-08-01 | 2011-08-01 | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2978868A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1635396A1 (fr) * | 2003-04-02 | 2006-03-15 | SUMCO Corporation | Substrat semi-conducteur stratifie et procede de production associe |
| EP2159826A1 (fr) * | 2007-06-21 | 2010-03-03 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication d'une tranche de soi |
| US20100314722A1 (en) * | 2008-03-19 | 2010-12-16 | Shin-Etsu Handotai Co., Ltd. | Soi wafer, semiconductor device, and method for manufacturing soi wafer |
-
2011
- 2011-08-01 FR FR1157037A patent/FR2978868A1/fr not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1635396A1 (fr) * | 2003-04-02 | 2006-03-15 | SUMCO Corporation | Substrat semi-conducteur stratifie et procede de production associe |
| EP2159826A1 (fr) * | 2007-06-21 | 2010-03-03 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication d'une tranche de soi |
| US20100314722A1 (en) * | 2008-03-19 | 2010-12-16 | Shin-Etsu Handotai Co., Ltd. | Soi wafer, semiconductor device, and method for manufacturing soi wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1299905B1 (fr) | Procede de decoupage d'un bloc de materiau et de formation d'un film mince | |
| WO2002037556A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| FR2863771A1 (fr) | Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques | |
| FR2905801A1 (fr) | Procede de transfert d'une couche a haute temperature | |
| FR2938975A1 (fr) | Procede de realisation d'une heterostructure de type silicium sur saphir | |
| FR2938117A1 (fr) | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree | |
| EP2302671A1 (fr) | Procédé de collage et de transfert d'une couche | |
| FR2893446A1 (fr) | TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR2938118A1 (fr) | Procede de fabrication d'un empilement de couches minces semi-conductrices | |
| EP1631982B1 (fr) | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque | |
| FR2928775A1 (fr) | Procede de fabrication d'un substrat de type semiconducteur sur isolant | |
| FR2842651A1 (fr) | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| FR2842647A1 (fr) | Procede de transfert de couche | |
| FR3064398B1 (fr) | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure | |
| FR2977073A1 (fr) | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement | |
| FR2978868A1 (fr) | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine | |
| FR2911597A1 (fr) | Procede de formation et de controle d'interfaces rugueuses. | |
| EP3939078A1 (fr) | Procede de transfert d'une couche utile sur une substrat support | |
| FR2912550A1 (fr) | Procede de fabrication d'une structure ssoi. | |
| FR2866982A1 (fr) | Procede de fabrication de composants electroniques | |
| EP1861873A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| EP3753047B1 (fr) | Structure démontable et procédé de démontage utilisant ladite structure | |
| EP1617470B1 (fr) | Ancrage, par oxydation latérale, des motifs d'un film mince pour empêcher le phénomène de démouillage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20130208 |
|
| ST | Notification of lapse |
Effective date: 20150430 |