CN101689478B - Soi芯片的制造方法 - Google Patents

Soi芯片的制造方法 Download PDF

Info

Publication number
CN101689478B
CN101689478B CN2008800210341A CN200880021034A CN101689478B CN 101689478 B CN101689478 B CN 101689478B CN 2008800210341 A CN2008800210341 A CN 2008800210341A CN 200880021034 A CN200880021034 A CN 200880021034A CN 101689478 B CN101689478 B CN 101689478B
Authority
CN
China
Prior art keywords
soi
chip
oxide
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800210341A
Other languages
English (en)
Other versions
CN101689478A (zh
Inventor
横川功
能登宣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101689478A publication Critical patent/CN101689478A/zh
Application granted granted Critical
Publication of CN101689478B publication Critical patent/CN101689478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Abstract

本发明是一种SOI芯片的制造方法，针对在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层的步骤(f)，其特征在于：将氯化氢气体混入反应气体中。借此，提供一种SOI芯片的制造方法，能简单地在平台部具有氧化膜的SOI芯片的SOI层上，使硅外延层成长，并能抑制制造出来的SOI芯片发生翘曲；又，即便是在元件制造等的这类的后续步骤中，也能降低微粒的发生，进而能谋求削减制造SOI芯片的成本。

Description

SOI芯片的制造方法
技术领域
本发明是涉及一种SOI芯片的制造方法，特别是涉及一种在平台部(terrace)具有氧化膜的SOI芯片的制造方法，其具有形成硅外延层的步骤，该步骤是在SOI芯片的SOI层的整个面，形成硅外延层。
背景技术
作为半导体元件用的芯片的其中一种，有在绝缘膜即硅氧化膜上形成硅层(以下，有称为SOI层的情形)而成的绝缘层上覆硅(Silicon on Insulator(SOI))芯片。此SOI芯片，其成为元件制作区域的基板表层部的SOI层，由于埋入绝缘层(埋入氧化层(BOX层))而与基板内部作电性分离，所以具有寄生电容小且耐放射性能力高等的特征。因此，可期待高速、低耗电动作、防止软错误等的效果，被认为有希望作为高性能半导体元件用的基板。
作为制造此SOI芯片的代表的方法，可举出芯片贴合法。此贴合法，例如是在由单晶硅所构成的接合芯片与基底芯片的至少其中一方的表面上，形成热氧化膜后，隔着此形成的热氧化膜来密接两片芯片，再通过施行结合热处理来提高结合力，之后，将其中一方的芯片(用以形成SOI层的芯片(以下称为接合芯片))，通过磨削、镜面研磨等，来使其薄膜化，而制造出SOI芯片的方法。
以此种方式制造出来的SOI芯片的情况，在被贴合起来的两片芯片的周边部，存在一厚度稍微薄的被称为研磨塌边的部分或倒角(chamfer)部，该部分会以未结合或是以结合力弱的未结合部分的方式而残留下来。在有此种未结合部分存在时，若通过磨削等来实行薄膜化，则在该薄膜化步骤中，该未结合部分的一部分会剥落。因此，薄膜化后的接合芯片的直径，会变为比作为基台的基底芯片小，又，在周边部会连续地形成微小的凹凸。
若将此种SOI芯片投入元件步骤中，残留的未结合部分会在元件步骤中剥离，并产生微粒而致使元件产率下降。
因此，在薄膜化后的接合芯片的顶面上，以露出周边部的方式，贴上遮蔽带来进行蚀刻，借此，预先除去残留的未结合部分。以此种方式除去未结合部分而露出来的基底芯片的外周部区域，被称为平台部。
另一方面，作为将接合芯片薄膜化的方法，除了通过上述的磨削、研磨以外，也有被称为离子注入剥离法的方法，此方法是在贴合前的接合芯片中，预先形成氢离子等的离子注入层，而在与基底芯片贴合后，以该离子注入层为界来进行剥离，借此来将接合芯片薄膜化。此种“离子注入剥离法”，由于能制作出一种SOI层的膜厚薄且膜厚均匀性极为优异的SOI芯片，所以开始广泛地使用。
即便是此种离子注入剥离法，研磨塌边部分也会成为未结合部分，在剥离后，于研磨塌边部分，SOI层不会被转印，而成为基底芯片露出来的平台部。
近年来，作为对于制作双极性元件、功率元件等极为有用的芯片，SOI层的膜厚是数μm(微米)至数十μm的比较厚的SOI芯片，受到很大的期待。
但是，当要制造一种SOI层的膜厚是数μm、厚度公差是±0.1μm程度的高品质SOI芯片的情况，在利用磨削、研磨来实行接合芯片的薄膜化的方法中，即便采用高精度的研磨手段，相对于目标膜厚，最多也只能获得±0.3μm程度的面内均匀性，因而SOI层的膜厚偏差大，膜厚均匀性有其界限。
因此，为了实现膜厚均匀性的方法，可举出日本特开2000-30995号公报所揭示的方法。在此日本特开2000-30995号公报中，是揭示一种方法，该方法是先利用一种能比较容易获得SOI层的膜厚均匀性为±0.01μm以下的离子注入剥离法，形成SOI层，之后，在此SOI层的表面上，实行外延成长，来增加SOI层的厚度。
但是，此情况，考虑SOI芯片的翘曲，若预先在基底芯片上形成氧化膜后才进行贴合来制作SOI芯片，则SOI芯片会成为周边平台部(未结合部分)的氧化膜露出来的状态，在此状态下，若在SOI层的整个面上实行外延成长，则聚硅会成长在平台部的氧化膜上，于是在之后的步骤中，成为发生微粒污染等的原因。
一般而言，为了使此聚硅不会成长，先将SOI芯片浸渍在氢氟酸(HF)水溶液中，除去平台部的氧化膜后，才实行外延成长，但是在基底芯片残留有翘曲防止用的背面氧化膜时，由于背面氧化膜的膜厚也减少，所以会有制造出来的SOI芯片的翘曲变大这样的问题。
想要解决此种问题，避免用以防止SOI芯片发生翘曲的背面氧化膜减少至必要程度以上，考虑根据日本特开2006-270039号公报所记载的实行氢氟酸旋转洗净等的这样的方法，仅先完全地除去平台部的氧化膜，然后实行外延成长；或是根据在外延成长后，仅除去平台部的氧化膜，来同时除去被形成在平台部的氧化膜上的聚硅。若以此种方式完全地除去平台部的氧化膜，则在SOI层周边下部的埋入氧化层(BOX层)会受到严重的侵蚀，成为突出(overhang)结构的不安定状态，而有成为微粒的发生源这样的问题。
发明内容
本发明是鉴于此种问题而开发出来，其目的是提供一种SOI芯片的制造方法，能简单地在平台部具有氧化膜的SOI芯片的SOI层上，使硅外延层成长，并能抑制制造出来的SOI芯片发生翘曲；又，即便是在元件制造等的这类的后续步骤中，也能降低微粒的发生，进而能谋求削减制造SOI芯片的成本。
为了达成上述目的，本发明提供一种SOI芯片的制造方法，是至少具有形成硅外延层的步骤，而在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层，该SOI芯片的制造方法的特征在于：
将氯化氢气体混入用以形成前述硅外延层时的反应气体中。
如此，本发明的SOI芯片的制造方法，至少是在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层时，根据使氯化氢气体混入反应气体中，即便是在SOI芯片的平台部有氧化膜覆盖的状态，在硅外延层的形成步骤时，在氧化膜上也不会成长聚硅，而能选择地仅在SOI层上实行硅外延层的成长。因此，由于在SOI芯片的平台部上不会产生聚硅，所以在之后的步骤中，能降低由于聚硅而产生的微粒。
又，公知的外延成长，由于聚硅会产生在平台部，所以在外延成长后，需要进行只除去聚硅的步骤，但是本发明的情况，根据在外延层形成步骤时，将氯化氢气体混入反应气体中，聚硅不会成长在平台部，所以在此步骤后，不需要用以除去聚硅的步骤，于是SOI芯片的制造步骤简单化，且不需要添加新的设备，而能谋求削减制造SOI芯片的成本。
进而，即便是以降低翘曲为目的而在SOI芯片上形成背面氧化膜的情况，如本发明，根据在外延层形成步骤时，将氯化氢气体混入反应气体中，聚硅不会成长，所以不需要如公知般地在外延层形成步骤前，完全地除去SOI芯片的平台部的氧化膜的步骤，并且背面氧化膜不会减少必要程度以上。因此，能保持制造出来的SOI芯片的背面氧化膜的厚度，所以能制造出一种SOI芯片，即便是在外延成长后，翘曲也受到抑制。
此情况，较佳是相对于前述反应气体的流量，将前述氯化氢气体的流量设为1％以上。
如此，相对于前述反应气体的流量，根据将氯化氢气体的流量设为1％以上，能效率佳地抑制聚硅的成长。
又，本发明，较佳是：作为用以形成前述硅外延层并在平台部具有氧化膜的SOI芯片，是使用一种具备根据离子注入剥离法被薄膜化而成的SOI层的SOI芯片。
如此，作为在形成硅外延层之前，在平台部具有氧化膜的SOI芯片，使用一种具备根据离子注入剥离法被薄膜化而成的SOI层的SOI芯片，借此，形成硅外延层之前的SOI芯片，具备膜厚均匀性极优异的SOI层。因此，若在根据离子注入剥离法被薄膜化而成的薄SOI层上，形成硅外延层，相较于根据磨销、研磨而被薄膜化而成的SOI芯片，能比较简单地制造出一种SOI层的膜厚为数μm且厚度公差为±0.1μm程度这样的高品质SOI芯片。
进而，本发明，在形成前述硅外延层的步骤中，较佳是在使作为前述反应气体的原料气体流入反应器内之前，先使氯化氢气体流动规定时间。
如此，在形成硅外延层的步骤中，在使作为反应气体(原料气体+载气)的原料气体流入反应器内之前，即在仅有载气流入反应器内的状态，根据预先使氯化氢气体流动规定时间，由于能除去附着在反应器内或芯片上的金属不纯物，所以能积层更高品质的硅外延层。
特别是对于一种具备根据离子注入剥离法被薄膜化而成的SOI层且在平台部具有氧化膜的SOI芯片，在形成硅外延层的步骤中，根据在使作为反应气体的原料气体流入反应器内之前，预先使氯化氢气体流动规定时间，便能除去在离子注入剥离时附着在平台部的氧化膜上的硅薄片。因此，形成硅外延层后，能抑制硅岛产生在平台部上。
又，在形成前述硅外延层的步骤之前，较佳是先实行洗净步骤来除去存在于SOI芯片的平台部上的硅薄片，该SOI芯片在前述平台部具有氧化膜。
如此，在形成硅外延层的步骤之前，根据先实行洗净步骤来除去存在于SOI芯片的平台部上的硅薄片，该SOI芯片在前述平台部具有氧化膜，则由于能除去在离子注入剥离时附着在平台部的氧化膜上的硅薄片，所以在形成硅外延层后，能抑制硅岛产生在平台部上。
进而，在前述洗净步骤中，较佳是采用含有氢氟酸的水溶液来作为用以除去前述硅薄片的洗净液，并以使前述SOI芯片所具备的背面氧化膜残留下来的方式，来进行洗净。
如此，在洗净步骤中，采用含有氢氟酸的水溶液来作为用以除去前述硅薄片的洗净液，并以使前述SOI芯片所具备的背面氧化膜残留下来的方式，来进行洗净，借此，若将形成有翘曲防止用背面氧化膜的SOI芯片，浸渍在氢氟酸水溶液中，平台部的氧化膜会稍微地被蚀刻，不但能充分地除去已附着在平台部的氧化膜上的硅薄片，并能残留某种程度的翘曲防止用背面氧化膜。因此，聚硅不会成长在平台部的氧化膜上，且能抑制由于硅薄片而产生的硅岛，进而能简单地获得一种翘曲已减少的SOI芯片。
又，在前述洗净步骤中，较佳是将前述平台部的氧化膜厚度的减少量，调整成40nm以上。
如此，在洗净步骤中，利用将平台部的氧化膜的厚度减少量，调整成40nm以上，能更确实地除去硅薄片。
若是本发明的SOI芯片的制造方法，能简单地在平台部具有氧化膜的SOI芯片的SOI层上，使硅外延层成长，且即便是在元件制造等的这类的后续步骤中，也能降低微粒的发生，并能抑制制造出来的SOI芯片发生翘曲，进而能谋求削减制造SOI芯片的成本。
附图说明
图1是说明有关本发明的SOI芯片的制造方法的第1实施方式的概略图。
图2是有关本发明的SOI芯片的制造方法的第2实施方式的流程图。
图3是有关本发明的SOI芯片的制造方法的第3实施方式的流程图。
图4是有关本发明的SOI芯片的制造方法的第4实施方式的流程图。
图5是表示根据离子注入剥离法来形成SOI层，并利用光学显微镜来观察在形成外延层前的SOI芯片的平台部的一部分后的结果的图；(A)是SOI层与平台部的边界附近的图、(B)是(A)的平台部的扩大图。
图6是平台部与SOI层的边界附近的一部分的图；(A)是针对一种SOI芯片，其是具有根据离子注入剥离法而被薄膜化而成的SOI层，并在平台部具有氧化膜的SOI芯片，表示刚实行SC-1洗净后的图；(B)是表示实施例3的结果的图；(C)是表示实施例4的结果的图。
具体实施方式
如前述，当要制造一种SOI芯片，被要求其SOI层的膜厚是数μm、厚度公差是±0.1μm程度的情况，针对贴合法，先利用离子注入剥离法来实行接合芯片的薄膜化，然后在SOI层上进行外延成长的方式，能加以对应。但是，为了防止SOI芯片发生翘曲，若在基底芯片上形成氧化膜，然后制作SOI芯片，则SOI芯片会成为周边平台部(未结合部分)的氧化膜露出来的状态，在此状态下，若在SOI层上实行外延成长，则聚硅会成长在平台部的氧化膜上，于是在之后的步骤中，成为发生微粒等的原因。
另一方面，为了使此聚硅不会成长，一般而言，是先将SOI芯片浸渍在氢氟酸(HF)水溶液中，完全除去平台部的氧化膜后，才实行外延成长。但是，若将形成有翘曲防止用背面氧化膜的SOI芯片，浸渍于氢氟酸水溶液中，背面氧化膜的厚度减少量，也会与平台部的氧化膜厚度减少量相同，因此，若完全地除去平台部的氧化膜，则翘曲防止用背面氧化膜几乎不会残留下来，于是SOI芯片的翘曲会变大。
进而，若完全地除去平台部的氧化膜，则在SOI层周边下部的埋入氧化层会受到严重的侵蚀，成为突出结构的不安定状态，而有成为微粒的发生源这样的问题。
本发明人，为了解决此种问题，进行深入地研究。
结果，想到的以下的技术内容而完成本发明。也即：在平台部具有氧化膜的SOI芯片的SOI层上，能简单地使硅外延层成长，并能抑制所制造的SOI芯片发生翘曲；又，即便是在元件制造等的这类的后续步骤中，也能降低微粒发生量；进而，想要谋求削减制造此种SOI芯片的成本时，当在平台部具有氧化膜的SOI芯片的SOI层上，实行硅外延成长的时候，根据将氯化氢(HCl)气体混在反应气体中，在平台部的氧化膜上，不会形成聚硅等的不要的堆积物，而只在SOI层上形成硅外延层。
以下，一边参照附图一边说明本发明的实施方式，但本发明并未被限定于此实施方式。
作为本发明的第1实施方式，说明一种方法，在平台部具有氧化膜的SOI芯片之中，制作出一种SOI芯片，其具备根据离子注入剥离法，被薄膜化而成的SOI层，然后在该SOI层上，形成硅外延层，来制造SOI芯片。图1是说明有关本发明的SOI芯片的制造方法的第1实施方式的概略图。
首先，准备接合芯片11及基底芯片12(步骤a)。
接合芯片及基底芯片，并没有特别地限定，例如能采用由单晶硅所构成的芯片。又，以提高吸杂(gettering)能力等作为目的，也可使用一种在单晶硅芯片中含有高浓度的掺杂剂而成的芯片，其导电型可以是n型或p型的任一种。
接着，对基底芯片12施行热氧化处理，在基底芯片的整个面上，形成氧化膜13(步骤b)。
近年来，特别是在制造一种具有厚埋入氧化层的SOI芯片的时候，若仅在贴合面侧形成氧化膜，则在该形成有氧化膜的面，将会往凸方向弯曲(翘曲)，因此为了降低芯片的翘曲，大多是在基底芯片的整个(全部)面上形成氧化膜13。而且，即便是在之后的步骤中，也没有除去已形成于基底芯片的背面(位于贴合面的相反侧)上的氧化膜13b，便以此形态作为SOI芯片制品而出货，且即便是在元件制造步骤中，背面氧化膜13b也大多没有除去。
另外，本发明，于步骤b中所形成的氧化膜的厚度，没有特别地限定。又，基底芯片12的热氧化方法，没有特别地限定，例如可举出湿式氧化等。此时所形成的氧化膜13，在贴合后，其中一方成为埋入氧化层13a，另一方则成为背面氧化膜13b。
另一方面，将氢离子或稀有气体离子中的至少一种，注入接合芯片11的内部而形成离子注入层14(步骤c)。
此时的离子注入层14的深度，会反映在剥离后所形成的SOI层15的厚度。因此，根据控制注入能量等的方式来进行离子注入，便能控制SOI层15的厚度。
在形成此离子注入层14之前，为了防止穿隧效应(channeling)，也可以根据热氧化而将硅氧化膜(未图示)形成在接合芯片11的整个面上。
接着，隔着基底芯片12上的氧化膜13，将接合芯片11与基底芯片12贴合(步骤d)。
此时，接合芯片11的贴合面，设为在步骤c中已实行离子注入侧的面。
此贴合步骤，例如，在室温的洁净气氛下，根据使接合芯片11与基底芯片12的各自一方的主面接触(密接)，不必使用接着剂等，便能将二片芯片接合在一起。
接着，根据以离子注入层14为界来将接合芯片11剥离，使接合芯片11薄膜化，来形成SOI层15(步骤e)。
例如，对于贴合后的芯片，若在氩(Ar)等的惰性气体气氛下，施加大约500℃以上的温度、30分钟以上的热处理，则根据结晶的再排列与气泡的凝集，便能以离子注入层14为界来将接合芯片11剥离。
此处，也可以实行用以提高SOI层15与基底芯片12的结合力的结合热处理。例如，此结合热处理，能在惰性气体气氛下或是稍微有氧化性的气体气氛下，以1000℃～1250℃，实行30分钟至4小时的范围。
另外，刚剥离后的SOI层表面，相较于通常的镜面研磨芯片的镜面研磨面，表面粗糙度较差或是残留有离子注入的损伤，所以若在该表面上直接实行外延成长，会有在外延层中发生结晶缺陷的情况。
因此，对于刚剥离后的SOI层的表面，也能通过以下的处理，将SOI层的表面平坦化之后，才实行外延成长。这些平坦化处理，包含：稍微地研磨表面的处理(也称为接触抛光(touch polishing))；根据惰性气体或氢气氛等而实行的高温热处理；在根据氧化性气氛而形成热氧化膜后，除去该热氧化膜的处理(牺牲氧化处理)；或是组合这些处理而成的平坦化处理。
根据以上的步骤，制作出一种在平台部20有氧化膜13露出的状态的SOI芯片10。如此，利用离子注入剥离法来使接合芯片11薄膜化，借此便可获得SOI层15的膜厚均匀性极为优异的SOI芯片10。
然后，在平台部具有氧化膜的SOI芯片10的SOI层15的整个面上，形成硅外延层16(步骤f)。本发明，在此步骤中，将氯化氢气体混在反应气体中。
首先，在将原料气体供给至反应器内(未图示)之前，以载气(carrier gas)的气氛，将温度升高至反应温度之后，才使原料气体流通。
作为用以在SOI层的整个面上形成硅外延层16的反应气体，例如，以1∶5的流量来供给作为原料气体的三氯硅烷(SiHCl3)与作为载气的氢气(H2)，且在本发明中，进而特别地供给将氯化氢气体混入此反应气体中而成的混合气体。
如此，在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层时，根据在反应气体中混入氯化氢气体，即便聚硅被形成于平台部20的氧化膜上，根据氯化氢气体，所形成的聚硅会被蚀刻，所以能仅在SOI层15上选择地成长硅外延层16。因此，在SOI芯片10的平台部20上，不会产生聚硅，在之后的步骤中，能降低由于聚硅而发生的微粒。
仅是反应气体而为混合对于聚硅有蚀刻作用的氯化氢气体的情况，聚硅会产生在平台部上，因而在硅外延层的形成步骤后，需要仅除去被形成于平台部上的聚硅的步骤。
但是，本发明的情况，在形成硅外延层时，由于氯化氢气体混入反应气体中，所以在平台部不会成长聚硅，不需要用来除去聚硅的步骤。因此，一种用来制造出在SOI层上形成有外延层的SOI芯片的步骤，可以简单化，进而不需要添加用来除去聚硅的新设备，所以能谋求削减SOI芯片的制造成本。
而且，如图1所示，即便是以降低翘曲为目的而在SOI芯片10上形成背面氧化膜13b的情况，若是本发明，在形成外延层时，根据将氯化氢气体混入反应气体中，能抑制聚硅的成长，所以不需要如以往般地在外延层形成步骤前，完全地除去平台部的氧化膜的步骤，翘曲防止用背面氧化膜的膜厚，不会减少必要程度以上。因此，能保持制造出来的SOI芯片的背面氧化膜的厚度，并能制造出一种翘曲受到抑制的SOI芯片。
又，在本发明中，相对于在形成硅外延层时的反应气体的流量，较佳是将要混合的氯化氢气体的流量，设为1％以上。
如此，相对于反应气体的流量，根据将要混合的氯化氢气体的流量设为1％以上，能确实地获得可蚀刻平台部的聚硅的效果，因此能效率佳地一边抑制聚硅的成长，一边仅在SOI层上成长硅外延层。
另外，氯化氢气体的流量上限，只要可获得能抑制聚硅在平台部上成长的效果，并没有特别地限定，但是氯化氢气体的流量若超过5％，则硅外延层的膜厚分布有可能大于±10％。
因此，氯化氢气体的流量，较佳是设为5％以下。
另一方面，本发明人更进一步地研究，确定了外延层形成步骤后的元件制造步骤中的微粒发生原因，尚有成长于平台部的氧化膜上的聚硅以外的原因。这原因是：特别是根据离子注入剥离法来制作在平台部具有氧化膜的SOI芯片的情况，在剥离接合芯片时所附着的硅薄片。图5是表示根据离子注入剥离法来形成SOI层，并利用光学显微镜来观察在形成外延层前的SOI芯片的平台部的一部分后的结果的图；图5(A)是SOI层与平台部的边界附近的图、图5(B)是图5(A)的平台部的扩大图。
在平台部上残留有图5(B)所示的硅薄片的状态下，若实行外延成长，则除了有在前述平台部的氧化膜上成长聚硅这样的问题以外，在硅薄片上也会形成外延层而成为“硅岛”，已知此硅岛也与聚硅同样地在之后的步骤中会成为微粒污染等的原因。
因此，本发明人更进一步地深入研究后的结果，想到的以下的技术内容。也即：在形成硅外延层时，当要抑制聚硅的成长，并防止硅岛的发生时，只要在硅外延层被形成于SOI层上之前，除去硅薄片即可。
当要除去此种硅薄片时，较佳是：在上述第1实施方式的平台部具有氧化膜的SOI芯片10的SOI层15的整个面上，形成硅外延层16的步骤f之前，实行洗净步骤，来除去存在于SOI芯片10(在平台部具有氧化膜)的平台部上的硅薄片。具体而言，能以图2所示的流程来实行。图2是有关本发明的SOI芯片的制造方法的第2实施方式的流程图。
在此第2实施方式中，利用与上述第1实施方式的步骤a～步骤f同样的顺序，根据离子注入剥离法，来制作出一种在平台部具有氧化膜的SOI芯片。
然后，对于此SOI芯片，为了在形成外延层前，除去附着在平台部的氧化膜上的硅薄片，实行SC-1洗净(根据NH4OH与H2O2-的混合水溶液而实行的洗净)。若根据SC-1洗净，位于SOI芯片的平台部及背面的氧化膜，几乎不会被蚀刻。
如此，根据实行洗净步骤，来除去存在于SOI芯片(在平台部具有氧化膜)的平台部上的硅薄片，由于能除去在离子注入剥离时附着在平台部的氧化膜上的硅薄片，所以在形成硅外延层后，能抑制“硅岛”产生在平台部上的情况发生。
另外，此洗净步骤，不限定于SC-1洗净，只要是有能除去附着的微粒的效果，并除去硅薄片的洗净即可。例如，也可以是根据含有胆碱、氢氧化四甲基胺等的有机碱而成的洗净液而实行的洗净。
特别是在洗净步骤中，较佳是：作为用以除去硅薄片的洗净液，是采用含有氢氟酸的水溶液，并以SOI芯片所具备的背面氧化膜可以残留下来的方式，来进行洗净。
借此，能将附着在平台部的氧化膜上的硅薄片，连同平台部的上层的氧化膜一起除去，相较于SC-1洗净，能更确实地除去硅薄片，并能使背面氧化膜残留下来，所以能防止SOI芯片发生翘曲。
但是，如前所述，若利用含有氢氟酸的水溶液来洗净SOI芯片，则被形成的硅氧化膜的整个面，会被均匀地蚀刻。因此，以使SOI芯片所具备的背面氧化膜可以残留下来的方式，根据仅实行稍微的洗净，而使翘曲防止用背面氧化膜残留某种程度。若如此进行，在平台部的氧化膜上，聚硅不会成长，且能抑制由于硅薄片而产生的硅岛，进而，能简单地获得一种SOI芯片的翘曲已减少的SOI芯片。
此情况，在贴合前的基底芯片上形成氧化膜时，也可以预先形成厚的氧化膜。又，若使用氢氟酸旋转洗净，来实行用以除去存在于平台部上的硅薄片的洗净步骤，则由于翘曲防止用背面氧化膜没有被蚀刻，所以对于翘曲的要求规格严格的情况，是有效的。
而且，在上述洗净步骤中，要被蚀刻的平台部的氧化膜，其厚度的减少量，较佳是调整成40纳米(nm)以上。
如此，若将要被除去的平台部的氧化膜厚度设为40纳米以上，相较于仅是SC-1洗净的情况，硅薄片大幅度地被除去，特别是根据从表面除去70纳米以上的平台部的氧化膜，便能从平台部的氧化膜，几乎完全地洗净(除去)硅薄片。
然而，若将SOI芯片浸渍于含有氢氟酸的水溶液中来实行洗净，则背面氧化膜也会被除去与平台部的氧化膜同样的厚度，由于一旦背面氧化膜大幅地减少，便会对SOI芯片的翘曲造成影响，所以除去的氧化膜厚度，较佳是调整成除去前的背面氧化膜厚度的10％以下。
又，若将SC-1洗净等的具有微粒除去效果的洗净，组合在根据含有氢氟酸的水溶液而实行的洗净中，来进行洗净，则能更有效果地除去硅薄片。
另一方面，作为除去硅薄片的另一种方法，如图3所示，针对形成硅外延层的步骤，较佳是在使作为反应气体的原料气体流入反应器内之前，使氯化氢气体流动规定时间。将此方式作为本发明的第3实施方式，并作以下说明。
图3是表示有关本发明的SOI芯片的制造方法的第3实施方式的流程图。
首先，利用与上述第1实施方式的步骤a～步骤e同样的顺序，根据离子注入剥离法，来制作出一种在平台部具有氧化膜的SOI芯片。
接着，为了预先除去由于离子注入剥离法而产生的硅薄片，对于制作出来的SOI芯片，施行SC-1洗净。
继续，对于硅薄片已被除去，并在平台部具有氧化膜的SOI芯片，实行在SOI层的整个面上形成硅外延层的步骤。
在此硅外延层的形成步骤中，首先，将SOI芯片放入反应器内，在仅有载气(例如氢气)的气氛中，使温度上升至反应温度。
接着，将氯化氢气体加入载气中，例如在反应器内流动大约40秒。
借此，能除去附着在反应器内的重金属和形成于SOI层的表面上(硅外延层将要形成于此表面上)的自然氧化膜等，因而能积层更高品质且膜厚均匀的硅外延层。
又，在使硅外延层成长前，组合实行SC-1洗净以及供给仅将氯化氢气体添加入载气中而成的混合气体这两种手段，便能确实地从平台部的氧化膜上，除去当进行离子注入剥离时附着在平台部的氧化膜上的硅薄片。因此，在之后的成长硅外延层时，能抑制“硅岛”产生在平台部的氧化膜上。
接着，以一定的流量，使混合氯化氢气体而成的反应气体(例如三氯硅烷、氢气、氯化氢)，通过使原料气体(三氯硅烷)反应，使硅外延层仅在SOI层上成长，而获得SOI层已增加厚度的SOI芯片。
若根据上述第3实施方式，在利用SC-1洗净等来实行硅薄片的除去后，继续在外延层形成步骤时，预先利用氯化氢气体来实行硅薄片的除去，并将氯化氢气体混入反应气体中，借此，即便有氧化膜残留在SOI芯片的平台部上，也能抑制聚硅及硅岛的形成。因此，在之后的步骤中，不需要利用新设备来实行用以残留背面氧化膜且除去聚硅和硅岛等的氢氟酸旋转蚀刻这样的洗净步骤。因此，以此种方式制造出来的SOI芯片，翘曲少且SOI层的膜厚非常均匀地增加，进而即便是在平台部有氧化膜的状态，也能成为一种可抑制微粒发生的SOI芯片。
以上，第1～第3实施方式，举出了本发明的实施例，这些例子具有根据离子注入剥离法而被薄膜化的SOI层的情况。接着，一边参照图4，一边说明本发明的第4实施方式，此实施方式是具有根据磨削、研磨而被薄膜化的SOI层的情况。
图4是有关本发明的SOI芯片的制造方法的第4实施方式的流程图。在图4中，首先，准备接合芯片11及基底芯片12，这些芯片是用以根据贴合法来制作SOI芯片的原料芯片。接合芯片及基底芯片，并没有特别地限定，例如能采用单晶硅芯片。
接着，在所准备的单晶硅芯片之中，对基底芯片施行热处理，而在基底芯片的整个面上，形成硅热氧化膜。
接着，在洁净气氛下，使接合芯片与已形成氧化膜的基底芯片密接。在氧化性气氛下，对密接后的贴合芯片施加热处理，使接合芯片与基底芯片牢固地结合。作为热处理条件，例如只要在含有氧气或水蒸气的气氛下，以200℃～1200℃的温度来实行即可。此时，接合芯片与基底芯片被牢固地结合(结合热处理)。
以此种方式而结合起来的贴合芯片的外周部大约2mm，存在接合芯片与基底芯片的未结合部分。此种未结合部分，不但无法作为用以制作元件的SOI层来使用，且会在后续步骤中剥落而引起各种问题，所以需要加以除去。
当要除去未结合部分时，首先，将存在有未结合部分的接合芯片的外周部，磨削至规定厚度为止来除去未结合部分。这是因为若根据磨削，不但能高速地除去，且加工精度佳的缘故。此情况，所谓的规定厚度，例如能设为20～150μm。
接着，实行蚀刻，而获得一种已除去接合芯片的外周部的未结合部分而成的芯片。此种蚀刻，能根据将贴合芯片浸渍于蚀刻液中而简单地进行，该蚀刻液是一种具有对于单晶硅的蚀刻速度远大于对于氧化膜的蚀刻速度的蚀刻液。作为此种蚀刻，能举出氢氧化钾、氢氧化钠等的所谓的碱蚀刻。根据此种蚀刻，形成氧化膜露出来的平台部。
接着，根据磨削、研磨接合芯片的表面而使其薄膜化至所希望的厚度为止，而形成SOI层。借此，获得一种SOI芯片，其具有根据磨削、研磨而被薄膜化后的SOI层，并在平台部具有氧化膜。
然后，在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层。
首先，在将原料气体供给至反应器内(未图示)之前，以仅有载气(carriergas)的气氛，使温度升高至反应温度之后，才使原料气体流通。
作为用以在SOI层的整个面上形成硅外延层的反应气体，与上述第1～第3实施方式相同，例如，以1∶5的流量来供给三氯硅烷与氢气，并且将氯化氢气体混入此反应气体中。
如此，在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层时，根据在反应气体中混入氯化氢气体，能仅在SOI层上选择地成长硅外延层。因此，在SOI芯片的平台部上，不会产生聚硅，在之后的步骤中，能降低由于聚硅而发生的微粒。若根据此方法，与上述离子注入剥离法相异，具有在平台部不易产生硅薄片这样的优点。
以下，表示出本发明的实施例及比较例来更具体地说明本发明，但本发明并未被限定于这些例子。
(实施例1)
首先，根据离子注入剥离法，制作出在平台部具有氧化膜的SOI芯片10。
根据此种方法而得到的SOI芯片10，其直径大约为300mm，由接合芯片而被薄膜化后的SOI层15的膜厚是150nm。又，埋入氧化层的厚度是3200nm，平台部上的氧化膜与背面氧化膜的膜厚，都是2800nm。
接着，在形成外延层之前，作为用以除去存在于平台部上的硅薄片的洗净，以75℃，实行6分钟的SC-1洗净(根据NH4OH与H2O2-的混合水溶液而实行的洗净)。利用光学显微镜观察洗净后的平台部上的硅薄片的附着状况，并将结果表示于图6(A)中。图6是平台部与SOI层的边界附近的一部分的图。在图6(A)中，观察到少许硅薄片。
继续，将SOI芯片放入反应器内，在仅有载气(氢气)的气氛下，使反应器内的温度上升至原料气体的反应温度即1300℃。接着，将外延层的成长温度设为1130℃，并使用三氯硅烷与氢气以及氯化氢气体，来作为反应气体。
供给至反应器内的反应气体，分别设为三氯硅烷(SiHCl3)10SLM、氢气(H2)50SLM、氯化氢(HCl)气体1.8SLM(相对于反应气体的流量，氯化氢气体的流量为3％)，而在平台部具有氧化膜的SOI芯片10的SOI层的整个面上，形成3μm的硅外延层16。
对于以此种方式制造出来的在SOI层上形成有硅外延层而成的SOI芯片的表面，利用目视以及光学显微镜进行观察后的结果，在平台部上的氧化膜，并没有看到聚硅的堆积物。又，详细地观察整个圆周的平台部后的结果，观察到在氧化膜上的一部分区域，形成有少许的硅岛。
(实施例2)
使用一种利用与实施例1相同的条件制作出来的SOI芯片，并利用图3所示的流程，首先，在形成外延层之前，作为用以除去存在于平台部上的硅薄片的洗净，以75℃，实行6分钟的SC-1洗净(根据NH4OH与H2O2-的混合水溶液而实行的洗净)。
接着，将3μm的硅外延层形成在SOI层的整个面上。
此时，将外延层的成长温度设为1130℃，以仅有载气的气氛下，在到达1130℃后，于供给原料气体(三氯硅烷)至反应器内之前，先使氯化氢气体流过40秒。然后，使用三氯硅烷与氢气以及氯化氢气体，来作为反应气体。
供给的反应气体的流量，分别设为三氯硅烷(SiHCl3)10SLM、氢气(H2)50SLM、氯化氢(HCl)气体1.8SLM(相对于反应气体的流量，氯化氢气体的流量为3％)。
对于以此种方式制造出来的在SOI层上形成有硅外延层而成的SOI芯片的表面，利用目视以及光学显微镜进行观察后的结果，在平台部上的氧化膜，并没有看到聚硅的堆积物。又，详细地观察整个圆周的平台部后的结果，完全没有观察到硅岛的形成。
(实施例3)
使用一种利用与实施例1相同的条件制作出来的SOI芯片，在该SOI层的整个面上，利用与实施例1相同的条件，形成3μm的硅外延层。
但是，在形成外延层之前，作为用以除去存在于平台部上的硅薄片，采用12.5％氢氟酸水溶液，以能除去40nm的平台部的氧化膜的方式，来调整洗净时间。同时，也除去40nm的背面氧化膜。利用光学显微镜来观察洗净后的平台部上的硅薄片的附着状况，并将结果表示于图6(B)中。
对于以此种方式制造出来的在SOI层上形成有硅外延层而成的SOI芯片的表面，利用目视以及光学显微镜进行观察后的结果，在平台部上的氧化膜，并没有看到聚硅的堆积物。又，若详细地观察整个圆周的平台部，则观察到在氧化膜上只形成有非常少的硅岛。另外，硅岛的形成密度也比实施例低。
(实施例4)
使用一种利用与实施例1相同的条件制作出来的SOI芯片，在该SOI层的整个面上，利用与实施例1相同的条件，形成3μm的硅外延层。
但是，在形成外延层之前，作为用以除去存在于平台部上的硅薄片，采用12.5％氢氟酸水溶液，以能除去70nm的平台部的氧化膜的方式，来调整洗净时间。同时，也除去70nm的背面氧化膜。利用光学显微镜来观察洗净后的平台部上的硅薄片的附着状况，并将结果表示于图6(C)中。
对于以此种方式制造出来的在SOI层上形成有硅外延层而成的SOI芯片的表面，利用目视以及光学显微镜进行观察后的结果，在平台部上的氧化膜，并没有看到聚硅的堆积物。又，详细地观察整个圆周的平台部，并没有观察到硅岛的形成。
(实施例5)
采用贴合法来制造出一种在平台部具有氧化膜的SOI芯片，该芯片是根据磨削、研磨来将接合芯片薄膜化而形成有SOI层。
根据此种方法而得到的SOI芯片，其直径大约为200mm，SOI层的膜厚是10μm。又，埋入氧化层与平台部上的氧化膜的膜厚，是1000nm，背面氧化膜的膜厚是1500nm。
接着，如上所述，在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成3μm的硅外延层。
此时，将外延层的成长温度设为1130℃，并使用三氯硅烷与氢气以及氯化氢气体，来作为反应气体。
供给的反应气体的流量，分别设为三氯硅烷(SiHCl3)10SLM、氢气(H2)50SLM、氯化氢(HCl)气体1.2SLM(相对于反应气体的流量，氯化氢气体的流量为2％)，且同时将反应气体与氯化氢气体供给至反应器内。
对于以此种方式制造出来的在SOI层上形成有硅外延层而成的SOI芯片的表面，利用目视以及光学显微镜进行观察后的结果，在平台部上的氧化膜，完全没有看到聚硅的堆积物及硅岛。
(比较例1)
为了作比较，除了没有将氯化氢气体混入反应气体中以外，完全利用与实施例1相同的条件、方法，制造出一种在SOI层上形成有外延层而成的SOI芯片。
与实施例相同地利用目视以及光学显微镜来观察该SOI芯片的表面后的结果，在平台部上的氧化膜，几乎整个圆周都有看到聚硅的堆积物及硅岛。
(比较例2)
为了作比较，除了没有将氯化氢气体混入反应气体中以外，完全利用与实施例5相同的条件、方法，制造出一种在SOI层上形成有外延层而成的SOI芯片。
与实施例相同地利用目视以及光学显微镜来观察该SOI芯片的表面后的结果，在平台部上的氧化膜，几乎整个圆周都有看到聚硅的堆积物。
将上述实施例及比较例的结果，与制造方法一起整理于下述的表1中。
[表1]
Figure G2008800210341D00171
Figure G2008800210341D00181
根据表1的结果，若根据本发明的SOI芯片的制造方法，即便是在平台部具有氧化膜的SOI芯片，能简单地仅在SOI层上成长硅外延层，而不会在平台部成长聚硅或硅岛这类的不要的堆积物，且在之后的步骤中，能降低由于堆积物而发生的微粒。又，由于不需要实行除去平台部的氧化膜，所以在SOI芯片具有厚的背面氧化膜的情况，不会使膜的厚度减少必要程度以上，而能抑制SOI芯片的翘曲。并且，由于不需要新增加聚硅的除去步骤，所以能谋求削减制造SOI芯片的成本。
另外，本发明并未限定于上述实施方式。上述实施方式只是例示，凡是具有与被记载于本发明的权利要求中的技术思想实质上相同的构成，能得到同样的作用效果的，不论为何，都被包含在本发明的技术范围内。
另外，在本发明中，已说明了有关在根据如上述的离子注入剥离法制作出来的SOI芯片上，形成外延层的情况，但是，本发明，只要是在平台部具有氧化膜的SOI芯片上形成外延层的情况，不论是根据何种方法制作出来的SOI芯片，都能得到同样的效果。

Claims (5)

1.一种SOI芯片的制造方法，是至少具有形成硅外延层的步骤，而在除去未结合部分而露出来的基底芯片的外周部区域即平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层，该SOI芯片的制造方法的特征在于：
作为用以形成前述硅外延层并在平台部具有氧化膜的SOI芯片，是使用一种具备根据离子注入剥离法被薄膜化而成的SOI层的SOI芯片，
在形成前述硅外延层的步骤之前，先实行洗净步骤来除去存在于SOI芯片的平台部上的硅薄片，该SOI芯片在前述平台部具有氧化膜，
将氯化氢气体混入用以形成前述硅外延层时的反应气体中。
2.如权利要求1所述的SOI芯片的制造方法，其中相对于前述反应气体的流量，将前述氯化氢气体的流量设为1％以上。
3.如权利要求1所述的SOI芯片的制造方法，其中在形成前述硅外延层的步骤中，在使作为前述反应气体的原料气体流入反应器内之前，先使氯化氢气体流动规定时间。
4.如权利要求2所述的SOI芯片的制造方法，其中在形成前述硅外延层的步骤中，在使作为前述反应气体的原料气体流入反应器内之前，先使氯化氢气体流动规定时间。
5.如权利要求1～4中任一项所述的SOI芯片的制造方法，其中在前述洗净步骤中，采用含有氢氟酸的水溶液来作为用以除去前述硅薄片的洗净液，并以使前述SOI芯片所具备的背面氧化膜残留下来的方式，来进行洗净。
6如权利要求5所述的SOI芯片的制造方法，其中在前述洗净步骤中，将前述平台部的氧化膜厚度的减少量，调整成40nm以上。
CN2008800210341A 2007-06-21 2008-05-27 Soi芯片的制造方法 Active CN101689478B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP164238/2007 2007-06-21
JP2007164238 2007-06-21
PCT/JP2008/001312 WO2008155876A1 (ja) 2007-06-21 2008-05-27 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN101689478A CN101689478A (zh) 2010-03-31
CN101689478B true CN101689478B (zh) 2012-10-10

Family

ID=40156040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800210341A Active CN101689478B (zh) 2007-06-21 2008-05-27 Soi芯片的制造方法

Country Status (6)

Country Link
US (1) US8361888B2 (zh)
EP (1) EP2159826A4 (zh)
JP (1) JP5245380B2 (zh)
KR (1) KR101446517B1 (zh)
CN (1) CN101689478B (zh)
WO (1) WO2008155876A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477277B2 (ja) 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2978868A1 (fr) * 2011-08-01 2013-02-08 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
JP6200273B2 (ja) 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10249493B2 (en) * 2015-12-30 2019-04-02 Siltronic Ag Method for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192510A (zh) * 2006-11-27 2008-06-04 S.O.I.Tec绝缘体上硅技术公司 改善表面的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616495B2 (ja) * 1986-07-15 1994-03-02 日本電気株式会社 シリコン気相エピタキシヤル成長方法
JPH021116A (ja) * 1988-03-09 1990-01-05 Tel Sagami Ltd 熱処理装置
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH04373121A (ja) * 1991-06-21 1992-12-25 Canon Inc 結晶基材の製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP3864495B2 (ja) 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
SG78332A1 (en) * 1998-02-04 2001-02-20 Canon Kk Semiconductor substrate and method of manufacturing the same
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3951487B2 (ja) * 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2004281805A (ja) * 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
WO2006092886A1 (ja) * 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192510A (zh) * 2006-11-27 2008-06-04 S.O.I.Tec绝缘体上硅技术公司 改善表面的方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP平2-1116A 1990.01.05
JP昭63-21822A 1988.01.29
JP特开2000-196047A 2000.07.14
JP特开2000-30995A 2000.01.28
JP特开2006-270039A 2006.10.05

Also Published As

Publication number Publication date
JP2009027124A (ja) 2009-02-05
KR101446517B1 (ko) 2014-10-06
WO2008155876A1 (ja) 2008-12-24
JP5245380B2 (ja) 2013-07-24
EP2159826A1 (en) 2010-03-03
CN101689478A (zh) 2010-03-31
KR20100022479A (ko) 2010-03-02
US20100129993A1 (en) 2010-05-27
EP2159826A4 (en) 2010-07-07
US8361888B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
CN101689478B (zh) Soi芯片的制造方法
CN101558474B (zh) 应变硅基板的制造方法
TWI721223B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
CN100524620C (zh) 半导体衬底及其制造和循环利用的方法
KR102312812B1 (ko) 접합 soi 웨이퍼의 제조방법
JP6749394B2 (ja) 滑らかな半導体表面の製造方法
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
US20230160102A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
CN109075028B (zh) 贴合式soi晶圆的制造方法
US11976380B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material
CN103299395B (zh) Soi晶片的制造方法
CN112951708B (zh) 一种复合衬底及其制备方法、复合薄膜
CN112262455A (zh) 贴合soi晶圆的制造方法及贴合soi晶圆
JP2023528784A (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
TW202331792A (zh) 用於製作在多晶碳化矽載體底材上包含單晶碳化矽薄層之複合結構之方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
CN112951709A (zh) 一种半导体衬底、电子元器件以及半导体衬底的制备方法
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant