JP6749394B2 - 滑らかな半導体表面の製造方法 - Google Patents

滑らかな半導体表面の製造方法 Download PDF

Info

Publication number
JP6749394B2
JP6749394B2 JP2018526557A JP2018526557A JP6749394B2 JP 6749394 B2 JP6749394 B2 JP 6749394B2 JP 2018526557 A JP2018526557 A JP 2018526557A JP 2018526557 A JP2018526557 A JP 2018526557A JP 6749394 B2 JP6749394 B2 JP 6749394B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
handle wafer
wafer
semiconductor handle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018526557A
Other languages
English (en)
Other versions
JP2019501523A5 (ja
JP2019501523A (ja
Inventor
チャールズ・アール・ロッツ
ワン・ガン
サーシャ・クウェスキン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2019501523A publication Critical patent/JP2019501523A/ja
Publication of JP2019501523A5 publication Critical patent/JP2019501523A5/ja
Application granted granted Critical
Publication of JP6749394B2 publication Critical patent/JP6749394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Description

本出願は、２０１５年１１月２０日に出願された米国特許仮出願第６２／２５７，７６４の優先権を主張しており、該出願の全開示がここに参考文献として援用される。
本発明は、通常、半導体ウェハ製造の分野に関する。特に、本発明は、セミコンダクタオンインシュレータ（例えば、シリコンオンインシュレータ）構造を製造する方法、特に、滑らかな露出素子層表面を有するセミコンダクタオンインシュレータ（例えば、シリコンオンインシュレータ）構造を製造する方法に関する。
半導体ウェハは通常、後続の手順において、ウェハの適切な方向付けするための１つ以上の平らな部分又はノッチを有するように切り落とされて、削られた単結晶インゴット（例えば、シリコンインゴット）から作られる。そして、インゴットは、各ウェハへ薄く切られる。本明細書では、シリコン（ケイ素）から構成される半導体ウェハを参照するが、別の材料が半導体ウェハ、例えば、ゲルマニウム、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素及び窒化ガリウム又はリン化インジウムのようなIII族元素とV族元素の他の合金、又は硫化カドミウム又は酸化亜鉛のようなII族元素とIV族元素の他の合金を作るために使用されてもよい。
半導体ウェハ（例えば、シリコンウェハ）は、複合層構造の作成に利用され得る。複合層構造（例えば、セミコンダクタオンインシュレータ、特にシリコンオンインシュレータ（ＳＯＩ）構造）は、一般的にハンドルウェハ又はハンドル層、素子層及びハンドル層と素子層との間の絶縁（つまり、誘電性）フィルム（通常、酸化層）を有し得る。一般的に、素子層の厚さは、０．０１〜２０ミクロメータ、例えば、０．０５〜２０ミクロメータの間である。厚いフィルム素子層の厚さは、約１．５ミクロメータ〜約２０ミクロメータの間であり得る。薄いフィルム素子層の厚さは、約０．０１ミクロメータ〜約０．２０ミクロメータの間であり得る。一般的に、複合層構造、例えば、シリコンオンインシュレータ（ＳＯＩ）、シリコンオンサファイア（ＳＯＳ）及びシリコンオン石英は、２つのウェハを密着させて配置し、それにより、ファンデルワールス力による結合が生じ、それに続く、結合を強めるための熱処理により製造される。アニールにより、熱シアノ−ル群は２つの表面の間のシロキサン結合に変換され、これにより結合を強め得る。
熱アニール後、結合構造はさらに、ドナーウェハの相当な部分を取り除くための処理をされ、層転写を果たす。例えば、バックエッチＳＯＩ（つまり、ＢＥＳＯＩ）と呼ばれるウェハ薄化技術、例えば、エッチング又は研磨が利用され、そこでは、シリコンウェハはハンドルウェハに結合され、ハンドルウェハに薄いシリコンの層だけが残るまで徐々にエッチングされる。例えば、米国特許第５，１８９，５００を参照すると、該特許の開示は、その全体が記載されているかのように本明細書に援用されている。この方法は、時間とコストがかかり、基板の１つを無駄にし、一般的に数ミクロンより薄い層に対して適切な厚さ均一性を有していない。
層転写を達成するための別の一般的な方法は、熱誘導層スプリッテイング法による水素インプラントを利用する。粒子（原子又はイオン化原子、例えば、水素原子又は水素原子とヘリウム原子の結合）が、ドナーウェハの前面の下方に特定の深さで埋め込まれる。埋め込まれた粒子は、ドナーウェハに粒子が埋め込まれた特定の深さの劈開面を形成する。ドナーウェハの表面は、埋め込み工程の間にウェハに堆積したホウ素化合物のような有機化合物又は別の汚染物質を取り除くためにきれいにされる。
そして、ドナーウェハの前面は、ハンドルウェハに結合され、親水性結合処理を経て結合ウェハを形成する。結合に先立って、ウェハの表面をプラズマコーティング、例えば酸素又は窒素にさらすことで、ドナーウェハ及び／又はハンドルウェハは活性化させられる。プラズマにさらすことで、しばしば表面活性化処理といわれる処理において表面の構造は修正され、その活性化処理は、ドナーウェハと親水性ハンドルウェハの片方又は両方の表面を溶かす。ウェハの表面はさらに、ＳＣ１洗浄又はフッ化水素酸のようなウェット処理によって化学的に活性化され得る。ウェット処理とプラズマ活性化はいずれの順序で生じてもよく、ウェハは１つの処理のみの対象とされてもよい。ウェハはあわせてプレスされ、結合はそのウェハの間に形成される。この結合は、ファンデルワールス力のため比較的弱く、さらなる処理が生じ得る前に強められなければならない。
ある過程では、ドナーウェハとハンドルウェハ（つまり、結合ウェハ）との間の親水性結合は、１対の結合ウェハを加熱又はアニールすることによって強められる。ある過程では、ウェハの結合は、約３００℃から５００℃の間の低温で生じる。温度上昇は、ドナーウェハとハンドルウェハとの隣接する表面の間で共有結合を生じさせ、それゆえ、ドナーウェハとハンドルウェハとの間の結合を固める。結合ウェハを加熱又はアニールと同時に、ドナーウェハに早い段階で埋め込まれた粒子が、劈開面を脆くする。
そして、ドナーウェハの一部が、劈開面に沿って結合ウェハから分離され（つまり、劈開され）、ＳＯＩウェハを形成する。ドナーウェハの一部を結合ウェハから引き離すために、機械的な力を結合ウェハの反対側に垂直に加える固定具に結合ウェハを配置することによって劈開が行われる。ある方法によると、機械的な力を加えるために吸盤が利用される。劈開面に沿ってクラックの伝播を開始するために、劈開面で結合ウェハの端部に機械的ウェッジを適用することでドナーウェハの一部の分離が開始される。そして、吸盤によって加えられた機械的な力は、結合ウェハからドナーウェハの一部を引っ張りだし、それゆえＳＯＩウェハを形成する。
別の方法によると、結合ペアは代わりに、結合ウェハからドナーウェハの一部を分離する間、温度上昇にさらされる。温度上昇にさらされることにより、劈開面に沿ってクラックが生じ、伝播し、それゆえ、ドナーウェハの一部を分離する。埋め込まれたイオンからオストワルド成長によって成長する空洞が形成されるため、クラックが生じる。空洞は板状晶になる。板状晶内の圧縮ガスは、埋め込み平面状のシリコンを脆弱化させる微細空洞と微細クラックとを伝播させる。アニールが適切な時間で停止されるなら、脆弱化結合ウェハは機械処理によって劈開され得る。しかしながら、熱処理が長期間継続され、かつ／又は高温状態が継続されると、微細クラックの伝播は、全てのクラックが劈開面にそって統合する段階に到達し、それゆえ、ドナーウェハの一部を分離する。この方法により、転写層のよりよい均一性とドナーウェハの再利用が可能なるが、埋め込みペアと結合ペアを５００℃近い温度まで加熱することが一般的に必要とされる。
その後、結合構造は、加工処理段階、一般的にはエピタキシャル平滑段階を経て、目標素子層厚と目標素子層表面粗さを達成する。セミコンダクタオンインシュレータ構造（例えば、シリコンオンインシュレータ構造）を準備するための劈開処理は、エピタキシャル平滑に先行して素子層の露出表面に高い表面粗さを生じさせ得る。エピタキシャル平滑処理の制限された熱収支により、（３０μｍ×３０μｍの表面領域にわたって二乗平均を利用して計算すると）表面粗さは、約１．７オングストロームより小さくなるまで減らされ得る。さらに表面粗さを小さくすること課題であった。表面粗さを減らすための根本的な障害は、埋め込まれた誘電層（例えば、ＳｉＯ２といった埋め込み酸化層）と素子層（例えば、単結晶シリコン素子層）との間の熱不均衡の結果としての素子層の圧縮応力である。素子層の圧縮応力に寄与する別の要因は、応力を誘発するイオン注入（一般的には、水素及び／又はヘリウム）である。圧縮応力は、素子層の露出表面の起伏に至り、長波長（μｍスケール）表面粗さとなる。
本発明が提供するもの中には、多層構造を準備する方法が記載され得る。その方法は、
単結晶半導体ハンドルウェハの裏面に二酸化ケイ素の層を堆積させる第１工程と、
前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第２工程と、
前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記二酸化ケイ素の層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第３工程と、
前記単結晶半導体素子層の前記露出面を、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第４工程と、を有する方法であって、
第１工程では、
前記単結晶半導体ハンドルウェハは、
一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
前記半導体ハンドル基板の前記前面と前記裏面との間のバルク領域と、を有しており、
前記第２工程では、
前記単結晶半導体ドナーウェハは、
一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
前記バルク領域は劈開面を有する、
多層構造を準備する方法。
本発明はさらに、多層構造を準備する方法に関しており、該方法は、
単結晶半導体ハンドルウェハの裏面に窒化ケイ素の層を堆積させる第１工程と、
前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第２工程と、
前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記窒化ケイ素の層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第３工程と、
前記単結晶半導体素子層の前記露出面を、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第４工程と、を有する方法であって、
第１工程では、
前記単結晶半導体ハンドルウェハは、
一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
前記半導体ハンドル基板の前記前面と前記裏面との間のバルク領域と、を有しており、
前記第２工程では、
前記単結晶半導体ドナーウェハは、
一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
前記バルク領域は劈開面を有する、
多層構造を準備する方法。
本発明はさらに、多層構造を準備する方法を対象としており、その方法は、
単結晶半導体ハンドルウェハの裏面に多結晶炭化ケイ素の層を堆積させる第１工程と、
前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第２工程と、
前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記多結晶炭化ケイ素の層又は炭素ドープケイ素の層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第３工程と、
前記単結晶半導体素子層の前記露出面を、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第４工程と、を有する方法であって、
第１工程では、
前記単結晶半導体ハンドルウェハは、
一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
前記半導体ハンドル基板の前記前面と前記裏面との間のバルク領域と、を有しており、
前記第２工程では、
前記単結晶半導体ドナーウェハは、
一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
前記バルク領域は劈開面を有する、
多層構造を準備する方法。
本発明はさらに、多層構造を準備する方法に関しており、その方法は、
単結晶半導体ハンドルウェハの裏面にホウ素ドープシリコンの層を堆積させる第１工程と、
前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第２工程と、
前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記ホウ素ドープシリコンの層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第３工程と、
前記単結晶半導体素子層の前記露出面を、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第４工程と、を有する方法であって、
第１工程では、
前記単結晶半導体ハンドルウェハは、
一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
前記半導体ハンドル基板の前記前面と前記裏面との間のバルク領域と、を有しており、
前記第２工程では、
前記単結晶半導体ドナーウェハは、
一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
前記バルク領域は劈開面を有する、
多層構造を準備する方法。
別の目的と特徴は以下で一部が明らかになり、一部が示される。
図１Ａは、本発明の典型的で、非限定的な実施形態に係る処理の流れを示す。 図１Ｂは、本発明の典型的で、非限定的な実施形態に係る処理の流れを示す。 図１Ｃは、本発明の典型的で、非限定的な実施形態に係る処理の流れを示す。 図１Ｄは、本発明の典型的で、非限定的な実施形態に係る処理の流れを示す。 図１Ｅは、本発明の典型的で、非限定的な実施形態に係る処理の流れを示す。 図１Ｆは、本発明の典型的で、非限定的な実施形態に係る処理の流れを示す。 図２は、複数の多層構造の素子層の露出面上で達成可能な滑らかさを示すグラフである。
本発明によると、ＣＭＯＳ素子製造を含む幅広い適用ができる方法であって、許容可能な滑らかさを有する素子層を備えるセミコンダクタオンインシュレータ構造（例えば、シリコンオンインシュレータ構造）を準備する方法が提供されている。本発明の方法によると、平滑化処理の温度で、引張り応力が応力層で成長するようにハンドルウェハの裏面に応力層が堆積する。裏面の引張り応力は、素子層、一般的には単結晶シリコンのような単結晶半導体層に移される。引張り応力下で裏側応力層は、山部から谷部へ化学勾配を確立し、該勾配は原子の表面拡散を山部から谷部へ至らせる。化学ポテンシャル勾配は、面曲率に従って増加し、熱力学的に不安的な波形表面を作る。結果的に原子的にロングレンジの平らな表面を得ることができる。
≪半導体ハンドル基板≫
本発明に用いられる基板は、半導体ハンドル基板、例えば、単結晶半導体ハンドルウェハを含む。図１Ａから図１Ｆは、本発明のある実施形態に係る処理フローを示す。図１Ａを参照すると、典型的で、非限定的な単結晶半導体ハンドルウェハ１０が示される。一般的に、単結晶半導体ハンドルウェハ１０は、通常平行な２つの主な表面１２、１４を有する。該平行な表面の一面は、単結晶半導体ハンドルウェハ１０の前面１２であり、もう一面は、単結晶半導体ハンドルウェハ１０の裏面１４である。単結晶半導体ハンドルウェハ１０は、前面１２と裏面１４とをあわせる周端部１６を有する。単結晶半導体ハンドルウェハ１０は２つの主な、通常平行な表面１２、１４に垂直であり、前面１２と裏面１４との間の中間点によって構成される中心面と垂直である中心軸１８を有する。例えばシリコンウェハのような半導体ウェハは、一般的に全厚さ変位（ＴＴＶ）と、ねじれ（ｗａｒｐ）と、反り（ｂｏｗ）とを有しており、前面１２の各ポイントと裏面１４の各ポイントと間の中間点は確実にある平面内に収まるわけではない。しかしながら、実際問題として、ＴＴＶ、反り、湾曲は、一般的にとても薄いので、中間点は、近似すると表面と裏面との間でほぼ等距離にある仮想中心平面内に収まるとも言える。
本明細書に記載される動作の前提として、単結晶半導体ハンドルウェハ１０の前面１２と裏面１４は、ほぼ理想的である。単に便利であって、本発明の方法の作動が行われる表面を一般的に区別するために、面は「表面」又は「裏面」と呼ばれる。本発明の内容で、単結晶半導体ハンドルウェハ１０、例えば、単結晶シリコンハンドルウェハの「前面」は、結合構造の内側表面となる基板の主表面を示す。つまり、単結晶半導体ハンドルウェハ１０、例えば、ハンドルウェハの「裏面」は、結合構造の外側表面となる主表面を示す。同様に、単結晶半導体ドナー基板、例えば、単結晶シリコンドナーウェハの「前面」は、結合構造の内側表面となる単結晶半導体ハンドルウェハ１０基板の主表面を示し、単結晶半導体ドナー基板、例えば、単結晶シリコンドナーウェハの「裏面」は、結合構造の外側表面となる主表面を示す。従来の結合工程とウェハを薄くする工程とが終了すると、単結晶半導体ドナー基板は、セミコンダクタオンインシュレータ（例えば、シリコンオンインシュレータ）複合構造の半導体素子層を形成する。
望ましい実施形態において、単結晶半導体ハンドルウェハ１０は、シリコン、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、ヒ化ガリウムインジウム、ゲルマニウム、及びそれらの組み合わせを有する族（グループ）から選ばれた材料を有する。本発明の単結晶半導体ハンドルウェハ１０は、一般的に少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、少なくとも約４５０ｍｍ以上の公称距離を有する。ウェハ厚は、約２５０ミクロメータから約１５００ミクロメータまで、例えば、約３００ミクロメータから約１０００ミクロメータの間、望ましくは、約５００ミクロメータから約１０００ミクロメータまでの範囲内で、変化し得る。ある特別な実施形態において、ウェハ厚は、約７２５ミクロメータである。ある実施形態で、ウェハ厚は、約７７５ミクロメータである。
特に望ましい実施形態において、単結晶半導体ハンドルウェハ１０は、従来のチョクラルスキー結晶成長方法又は浮遊帯成長方法に従って成長した単結晶インゴットから薄く切られた単結晶シリコンウェハを有する。基本的なシリコンスライス、ラッピング、インチング、磨き上げ技術と同様に、そのような方法は、例えば、１９８９年、ＡｃａｄｅｍｉｃＰｒｅｓｓ社から出版された、Ｆ．Ｓｈｉｍｕｒａ著、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌ Ｔｅｃｈｎｏｌｏｇｙ」と１９８２年にＳｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ，Ｎ．Ｙ．社から出版された「Ｓｉｌｉｃｏｎ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ」（Ｊ．Ｇｒａｂｍａｉｅｒ編集）に開示されている（本明細書に参照され援用されている）。ウェハは、当業者に知られている基本的な方法によって磨かれ、きれいにされることが望ましい。例えば、Ｎｏｙｅｓ出版社から出版された、Ｗ．Ｃ．Ｏ’Ｍａｒａ ｅｔ ａｌ著、「Ｈａｎｄｂｏｏｋ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙ」参照。望むなら、ウェハは、例えば、スタンダードＳＣ１／ＳＣ２解決法できれいにされ得る。ある実施形態において、本発明の単結晶シリコンウェハは、従来のチョクラルスキー（「Ｃｚ」）結晶成長法に従って成長する単結晶インゴットからスライスされた単結晶シリコンウェハであって、一般的に少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、少なくとも約４５０ｍｍ、若しくはそれら以上の公称距離を有する。単結晶シリコンハンドルウェハと単結晶シリコンドナーウェハはともに、表面欠陥、例えば、スクラッチや大粒子がない鏡面研磨表面仕上げを有する。ウェハ厚は、約２５０ミクロメータから約１５００ミクロメータまでを変化し、望ましくは約５００ミクロメータから約１０００ミクロメータの範囲内で変化する。ある特別な実施形態では、ウェハ厚は、約７２５ミクロメータと約８００ミクロメータとの間、例えば、約７５０ミクロメータと約８００ミクロメータの間である。ある実施形態では、ウェハ厚は約７２５ミクロメータである。ある実施形態では、ウェハ厚は、約７７５ミクロメータである。
ある実施形態では、単結晶半導体ハンドルウェハ１０は、通常、チョクラルスキー成長法によって達成される濃縮された格子間酸素を有する。ある実施形態では、単結晶半導体ハンドルウェハ１０は、約４ＰＰＭＡと約１８ＰＰＭＡとの間の濃縮酸素を有する。ある実施形態では、半導体ウェハは、約１０ＭＭＰＡと約３５ＰＰＭＡとの間の濃縮酸素を有する。ある実施形態では、単結晶シリコンウェハは、約１０ｐｐｍａ以下に濃縮された酸素を有する。格子間酸素は、ＳＥＭＩ ＭＦ １１８８−１１０５に従って測定され得る。
一般的に、ＳＯＩ基板のハンドルウェハの抵抗率に制約はない。単結晶半導体ハンドルウェハ１０は、チョクラルスキー法又はフロートゾーン法によって得られる抵抗率を有し得る。つまり、単結晶半導体ハンドルウェハ１０の抵抗率は、本発明の構造の最終使用／適用の要求に基づいている。それゆえ、抵抗率は、ミリオーム以下からメガオーム以上まで変化し得る。ある実施形態で、単結晶半導体ハンドルウェハ１０は、ｐ型又はｎ型ドーパントを有する。適切なドーパントは、ホウ素（ｐ型）、ガリウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）及びヒ素（ｎ型）を含む。ドーパント濃度はハンドルウェハの望ましい抵抗率に基づく。ある実施形態では、単結晶半導体ハンドル基板はｐ型ドーパントを有する。ある実施形態では、単結晶半導体ハンドル基板は、ホウ素のようなｐ型ドーパントを有する単結晶シリコンウェハである。
ある実施形態で、単結晶半導体ハンドルウェハ１０は、例えば、約１００ｏｈｍ−ｃｍ以下、約５０ｏｈｍ−ｃｍ以下、約１ｏｈｍ−ｃｍ以下、約０．１ｏｈｍ−ｃｍ以下若しくは０．０１ｏｈｍ−ｃｍ以下のような、比較的低い最小バルク抵抗率を有する。ある実施形態で、単結晶半導体ハンドルウェハ１０は、例えば、約１００ｏｈｍ−ｃｍ以下、又は約１ｏｈｍ−ｃｍと約１００ｏｈｍ−ｃｍの間の比較的低い最小バルク抵抗率を有する。低い抵抗率ウェハは、例えば、ホウ素（ｐ型）、ガリウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）及びヒ素（ｎ型）といった電気的にアクティブなドーパントを有する。
ある実施形態で、単結晶半導体ハンドルウェハ１０は、比較的高い最小バルク抵抗率を有する。高い抵抗率ウェハは、一般的に、チョクラルスキー法又はフロートゾーン法によって成長した単結晶インゴットからスライスされる。高い抵抗率ウェハは、例えばホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）及びヒ素（ｎ型）のような電気的にアクティブなドーパントを通常、相当低い濃度で有する。Ｃｚ成長シリコンウェハは、結晶成長の間に組み込まれる酸素によって生じる熱ドナーを消滅させるために、約６００℃から約１０００℃までの範囲の温度での熱アニールの対象となり得る。ある実施形態において、単結晶半導体ハンドルウェハ１０は、少なくとも１００Ｏｈｍ−ｃｍ、少なくとも約５００Ｏｈｍ−ｃｍ、少なくとも約１０００Ｏｈｍ−ｃｍ、若しくは少なくとも約３０００Ｏｈｍ−ｃｍ、例えば、約１００Ｏｈｍ−ｃｍと約１００，０００Ｏｈｍ−ｃｍの間、約５００Ｏｈｍ−ｃｍと約１００，０００Ｏｈｍ−ｃｍとの間、約１０００Ｏｈｍ−ｃｍと約１００，０００Ｏｈｍ−ｃｍとの間、約５００Ｏｈｍ−ｃｍと約１０，０００Ｏｈｍ−ｃｍとの間、約７５０Ｏｈｍ−ｃｍと約１０，０００Ｏｈｍ−ｃｍとの間、約１０００Ｏｈｍ−ｃｍと約１０，０００Ｏｈｍ−ｃｍとの間、約２０００Ｏｈｍ−ｃｍと約１０，０００Ｏｈｍ−ｃｍとの間、約３０００Ｏｈｍ−ｃｍと約１０，０００Ｏｈｍ−ｃｍとの間、約３０００Ｏｈｍ−ｃｍと約５，０００Ｏｈｍ−ｃｍとの間の最小バルク抵抗率を有する。ある実施形態では、単結晶半導体ハンドルウェハ１０は、例えば、ホウ素、ガリウム、アルミニウム若しくはインジウムといった、ｐ型ドーパントを有していてもよい。ある実施形態では、単結晶半導体ハンドルウェハ１０は、例えば、リン、アンチモン若しくはヒ素といった、ｎ型ドーパントを有していてもよい。高抵抗率ウェハを作る方法は、この分野で知られており、そのような高抵抗率ウェハは、ＳｕｎＥｄｉｓｏｎＳｅｍｉｃｏｎｄｕｃｔｏｒ社（以前は、株式会社 ＭＥＭＣ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌ；Ｓｔ．Ｐｅｔｅｒｓ，ＭＯ）のような商業的供給者から得られる。
単結晶半導体ハンドルウェハ１０は、単結晶シリコンを有していてもよい。単結晶半導体ハンドルウェハ１０は、（１００）、（１１０）若しくは（１１１）結晶配列のいずれかを有しており、結晶配列の選択は構造の最終使用によって決定付けられてもよい。
≪応力層の堆積物≫
本発明の方法のある実施形態において、図１Ａと図１Ｂを参照すると、応力層２０は、単結晶半導体ハンドルウェハ１０の裏面１４に堆積する。応力層２０は、ハンドルウェハ１０に安定した引張り応力をもたらすことができる材料であり、望ましくない汚染物（例えば、有機物、金属）を発生させない。ある実施形態において、応力層２０は酸化ケイ素ＳｉＯ２を有する。ある実施形態で、応力層２０は窒化ケイ素Ｓｉ３Ｎ４を有する。ある実施形態で、応力層２０は、ＳｉＯｙＮｘ成分を含む酸窒化ケイ素を有しており、ｘは０から３の間の値、例えば、０．１から３の間、又は０．１から２．９の間の値を有し、ｙは、０から２までの値、例えば、０．１から２の間、又は０．１から１．９の間の間を有する。ある実施形態で、応力層２０は、炭化ケイ素多結晶ＳｉＣを有する。ある実施形態で、応力層２０は、炭化ドープシリコン、ＣドープＳｉを有する。ある実施形態で、応力層２０は、ホウ素ドープシリコン、ＢドープＳｉを有する。
本発明の方法のある実施形態において、図１Ａと図１Ｂを参照すると、応力層２０は、単結晶半導体ハンドルウェハ１０の裏面１４に堆積する。応力層２０は、ハンドルウェハ１０に安定した引張り応力をもたらすことができる材料であり、望ましくない汚染物（例えば、有機物、金属）を発生させない。ある実施形態において、応力層２０は二酸化ケイ素ＳｉＯ２を有する。ある実施形態で、応力層２０は窒化ケイ素Ｓｉ３Ｎ４を有する。ある実施形態で、応力層２０は、ＳｉＯｙＮｘ成分を含む酸窒化ケイ素を有しており、ｘは０から３の間の値、例えば、０．１から３の間、又は０．１から２．９の間の値を有し、ｙは、０から２までの値、例えば、０．１から２の間、又は０．１から１．９の間の間を有する。ある実施形態で、応力層２０は、炭化ケイ素多結晶ＳｉＣを有する。ある実施形態で、応力層２０は、炭化ドープシリコン、ＣドープＳｉを有する。ある実施形態で、応力層２０は、ホウ素ドープシリコン、ＢドープＳｉを有する。
Figure 0006749394
一般的に、応力層２０は、有機金属気相成長（ＭＯＣＶＤ）、物理気相成長（ＰＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）、低圧化学気相成長（ＬＰＣＶＤ）若しくは分子線エピタキシ法（ＭＢＥ）によって堆積され得る。ある実施形態では、応力層２０は、化学気相成長（ＣＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）若しくは低圧化学気相成長（ＬＰＣＶＤ）によって堆積され得る。ＣＶＤ反応装置は、反応装置壁、ライナ、サスペクタ、ガス注入ユニット及び温度制御ユニットを有するチャンバを有する。反応装置の一部は、前駆物質に抵抗があり、該物質に反応しない物質から作られる。過熱を防ぐために、冷却水が反応装置の部材内部のチャンネルを流れ得る。基板は、制御温度にあるサスペクタ上にある。サスペクタは、例えば、セラミック、ＳｉＣ若しくはグラファイトのような、前駆物質に抵抗のある物質から作られる。窒化物と関連物質を成長させるために、グラファイトサセプタ上の特別なコーティングがアンモニア（ＮＨ３）ガスによる腐食を防ぐために利用され得る。前駆物質反応比率を制御する注入口によって反応性ガスが導入される。成長温度は、応力層の成分に応じて、約２００℃と約１２００℃の間、約２００℃と約１１５０℃の間、約２００℃と約９００℃の間、約２００℃と約５００℃の間、若しくは約９００℃と約１２００℃の間である。応力層は、例えば、約１０−１１Ｔｏｒｒ（約１×１０−９Ｐａ）と約７６０Ｔｏｒｒ（約１０１ｋＰａ）の間、又は、約１Ｔｏｒｒ（約０．１３ｋＰａ）と約４００Ｔｏｒｒ（約５３．３ｋＰａ）の間、望ましくは約１０Ｔｏｒｒ（約１．３３ｋＰａ）と約８０Ｔｏｒｒ（約１０．６７ｋＰａ）の間のような減圧圧力下で形成され得る。
ある実施形態において、応力層２０は、二酸化ケイ素（ＳｉＯ２）を含む。ある実施形態で、二酸化ケイ素（ＳｉＯ２）を含む応力層２０は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）若しくは低圧化学気相成長（ＬＰＣＶＤ）によって単結晶半導体ハンドルウェハ１０の裏面１４に堆積される。ＬＰＣＶＤ又はＰＥＣＶＤ用のシリコン前駆物質は、テトラオルトシリケート（ＴＥＯＳ）、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、四塩化ケイ素（ＳｉＣｌ４）等を含む。酸素ガス又はオゾンガスは、二酸化ケイ素応力層が成長するための適切な酸素源である。成長温度は、例えば、約２００℃と約１２００℃の間、約２００℃と約７００℃との間、約２００℃と約５００℃との間のように、約２０℃と約１２００℃との間である。応力層は、例えば、約１０−１１Ｔｏｒｒ（約１×１０−９Ｐａ）から７６０Ｔｏｒｒ（約１０１ｋＰａ）の間、又は約１Ｔｏｒｒ（約０．１３ｋＰａ）から約４００Ｔｏｒｒ（約５３．３ｋＰａ）の間、望ましくは約１０Ｔｏｒｒ（約１．３３ｋＰａ）から約８０Ｔｏｒｒ（約１０．６７ｋＰａ）の間の減圧下で形成され得る。ある実施形態で、単結晶半導体ハンドルウェハ１０の裏面１４に堆積した二酸化ケイ素を有する応力層２０は、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、例えば、約１０００オングストロームと約５０００オングストロームとの間の厚さを有するように、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、約１０００オングストロームと約２０，０００オングストロームとの間の厚さを有する。
ある実施形態で、応力層２０は、窒化ケイ素（Ｓｉ３Ｎ４）を有する。窒化ケイ素を有する応力層２０は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）、若しくは低圧化学気相成長（ＬＰＣＶＤ）によって単結晶半導体ハンドルウェハ１０の裏面１４に堆積され得る。ＬＰＣＶＤ又はＰＥＣＶＤ用のシリコン前駆物質は、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、四塩化ケイ素（ＳｉＣｌ４）等を含む。窒化前駆物質は、アンモニウム、フェニルヒドラジン、ジメチルヒドラジン、ターシャリーブチルアミン、及びアンモニアを含む。成長温度は、約２００℃と約１２００℃の間、例えば、約２００℃と約９００℃の間である。応力層は、例えば、約１０−１１Ｔｏｒｒ（約１×１０ー９Ｐａ）と約７６０Ｔｏｒｒ（約１０１ｋＰａ）の間、又は、約１Ｔｏｒｒ（約０．１３ｋＰａ）と約４００Ｔｏｒｒ（約５３．３ｋＰａ）の間、望ましくは約１０Ｔｏｒｒ（約１．３３ｋＰａ）と約８０Ｔｏｒｒ（約１０．６７ｋＰａ）の間のような減圧圧力下で形成され得る。ある実施形態で、単結晶半導体ハンドルウェハ１０の裏面１４に堆積した窒化ケイ素を有する応力層２０は、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、例えば、約１０００オングストロームと約５０００オングストロームとの間の厚さを有するように、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、約５００オングストロームと約２０，０００オングストロームとの間の厚さを有する。
ある実施形態では、応力層２０は、ＳｉＯｙＮｘ組成を有し得る酸窒化ケイ素を有しており、ｘは、例えば、０．１と３の間又は０．１と２．９の間ように、０と３の間の値であり、ｙは、０から２までの値、例えば、０．１から２の間、又は０．１から１．９の間の間を有する。酸窒化ケイ素は、上述のように酸化ケイ素や窒化ケイ素層の作成に関するケイ素、酸素及び窒素の前駆物質を組み合わせることによって作られ得る。ある実施形態で、単結晶半導体ハンドルウェハ１０の裏面１４に堆積した酸窒化ケイ素を有する応力層２０は、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、例えば、約１０００オングストロームと約５０００オングストロームとの間の厚さを有するように、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、約５００オングストロームと約２０，０００オングストロームとの間の厚さを有する。
ある実施形態で、応力層２０は、多結晶炭化ケイ素又は炭化ドープシリコンを有する。多結晶炭化ケイ素又は炭化ドープシリコンを有する応力層２０は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）、若しくは低圧化学気相成長（ＬＰＣＶＤ）によって、単結晶半導体ハンドルウェハ１０の裏面１４に堆積され得る。ＬＰＣＶＤ又はＰＥＣＶＤのためのシリコン前駆物質は、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、四塩化ケイ素（ＳｉＣｌ４）等を含む。ＣＶＤ又はＰＥＣＶＤのための適切な炭素前駆物質は、メチルシラン、メタン、エタン、エチレン等を含む。メチルシランは炭素とケイ素の両方を提供するので、ＬＰＣＶＤ堆積には、メチルシランが特に望ましい前駆物質である。ある実施形態で、多結晶炭化ケイ素層は、原子ベースで約３５％から約６５％の間の炭素濃度、例えば、原子ベースで約４０％から約６０％の炭素濃度、又は原子ベースで約５０％の炭素濃度を有する。ある実施形態で、炭素ドープアモルファスシリコン層は、原子ベースの少なくとも約１％の炭素濃度、例えば、約１％から約５０％の間、又は約５％と約５０％の間の炭素濃度を有する。成長温度は、約２００℃から約１２００℃の間、例えば、約２００℃から約９００℃の間であり得る。応力層は、例えば、約１０−１１Ｔｏｒｒ（約１×１０−９Ｐａ）と約７６０Ｔｏｒｒ（約１０１ｋＰａ）の間、又は、約１Ｔｏｒｒ（約０．１３ｋＰａ）と約４００Ｔｏｒｒ（約５３．３ｋＰａ）の間、望ましくは約１０Ｔｏｒｒ（約１．３３ｋＰａ）と約８０Ｔｏｒｒ（約１０．６７ｋＰａ）の間のような減圧圧力下で形成され得る。ある実施形態で、単結晶半導体ハンドルウェハ１０の裏面１４に堆積した多結晶炭化ケイ素を有する応力層２０は、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、例えば、約５００オングストロームと約５０００オングストロームとの間の厚さを有するように、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、約５００オングストロームと約２０，０００オングストロームとの間の厚さを有する。
ある実施形態で、応力層２０はホウ素ドープシリコンを有する。ホウ素ドープシリコンを有する応力層２０は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）、若しくは低圧化学気相成長（ＬＰＣＶＤ）によって、単結晶半導体ハンドルウェハ１０の裏面１４に堆積され得る。ＬＰＣＶＤ又はＰＥＣＶＤのためのシリコン前駆物質は、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、四塩化ケイ素（ＳｉＣｌ４）等を含む。ホウ素前駆物質は、ジボラン、三塩化ホウ素、１，３，５−トリ（Ｎ−メチル）ボラジンを含む。温度成長は、約２００℃と約１２００℃との間、例えば、約２００℃と約１１５０℃との間であり得る。ある実施形態において、単結晶半導体ハンドルウェハ１０の裏面１４に堆積したホウ素ドープシリコンを有する応力層２０は、約１×１０１７アトム／ｃｍ３と約１×１０２２アトム／ｃｍ３の間、例えば、約１×１０１８アトム／ｃｍ３と約１×１０２１アトム／ｃｍ３の間のドーパント濃度を有する。応力層は、約１０−１１Ｔｏｒｒ（約１×１０−９Ｐａ）と約７６０Ｔｏｒｒ（約１０１ｋＰａ）の間、又は、約１Ｔｏｒｒ（約０．１３ｋＰａ）と約４００Ｔｏｒｒ（約５３．３ｋＰａ）の間、望ましくは約１０Ｔｏｒｒ（約１．３３ｋＰａ）と約８０Ｔｏｒｒ（約１０．６７ｋＰａ）の間のような減圧圧力下で形成され得る。ある実施形態で、単結晶半導体ハンドルウェハ１０の裏面１４に堆積したホウ素ドープシリコンを有する応力層２０は、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、例えば、約１０００オングストロームと約２０，０００オングストロームとの間の厚さを有するように、単結晶半導体ハンドルウェハ１０の中心軸１８に沿って測定すると、約５０００オングストロームと約５０，０００オングストロームとの間の厚さを有する。
本発明の方法に従って、図１Ｂと図１Ｃを参照すると、応力層２０を有する単結晶半導体ハンドルウェハ１０は、単結晶半導体ドナーウェハ３０に隣接して結合している。一般的に、単結晶半導体ドナーウェハ３０は、通常平行な２つの主な面３２、３４を有する。平行な面の一方の面は、単結晶半導体ドナーウェハ３０の前面３２であり、他方の平行な面は、単結晶半導体ドナーウェハ３０の裏面３４である。単結晶半導体ドナーウェハ３０は、前面３２と裏面３４をあわせる周端部３６を有する。単結晶半導体ドナーウェハ３０は、通常平行な２つの主な面３２、３４に垂直であり、前面３２と裏面３４との間の中間点によって構成される中心平面にも垂直である中心軸３８を有する。半導体ウェハ、例えば、シリコンウェハは、一般的に全厚さ変位（ＴＴＶ）、ねじれ（ｗａｒｐ）及び反り（ｂｏｗ）を有するため、前面３２の各ポイントと裏面３４の各ポイントとの間の中間点は、確実に平面に収まるわけではない。しかしながら実際問題、全厚さ変位（ＴＴＶ）、ねじれ（ｗａｒｐ）及び反り（ｂｏｗ）は一般的に相当薄いので、近似すると中間点は前面と裏面との間のほぼ等距離にある仮想中心平面内に収まると言われる。
望ましい実施形態において、単結晶半導体ドナーウェハ３０は、ケイ素、炭化ケイ素、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム、及びそれらの組み合わせからなる族（グループ）から選択された材料を有する。本発明の単結晶半導体ドナーウェハ３０は、一般的に少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、少なくとも約４５０ｍｍ以上の公称距離を有する。ウェハ厚は、約２５０ミクロメータから約１５００ミクロメータまで、望ましくは、約５００ミクロメータから約１０００ミクロメータまでの範囲内で変化し得る。特に望ましい実施形態では、単結晶半導体ドナーウェハ３０は、従来のチョクラルスキー結晶成長法又はフロートゾーン成長法に従って成長する単結晶インゴットからスライスされた単結晶シリコンウェハを有する。
単結晶半導体ドナーウェハ３０は、酸化、埋め込み及びポスト埋め込み洗浄を含む基本的な処理工程の対象だった。つまり、単結晶半導体ドナーウェハ３０はさらに、劈開面４０と単結晶半導体ドナーウェハ３０の前面３２と接する誘電体層４２を有する。適切な誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、及びそれらの組み合わせの中から選ばれた材料を有し得る。ある実施形態では、誘電体層は、少なくとも約５ナノメータの厚さ、少なくとも約１０ナノメータの厚さ、例えば、約１０ナノメータと約１０，０００ナノメータの間、約１０ナノメータと約５，０００ナノメータの間、５０ナノメータと約４００ナノメータの間であるか又は約１００ナノメータと約４００ナノメータの間、例えば、５０ナノメータ、１００ナノメータ、若しくは２００ナノメータであるか又は約１００ナノメータと約８００ナノメータ、例えば約６００ナノメータの厚さを有する。
ある実施形態で、誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素及びそれらの組み合わせを有するグループから選択された１つ以上の絶縁材料を有する。ある実施形態で、誘電体層は、少なくとも約５ナノメータの厚さ、少なくとも約１０ナノメータの厚さ、例えば約１０ナノメータと約１０，０００ナノメータの間、約１０ナノメータと約５，０００ナノメータとの間、５０ナノメータと約４００ナノメータとの間であるか又は約１００ナノメータと約４００ナノメータの間、例えば、約５０ナノメータ、１００ナノメータ、若しくは２００ナノメータであるか又は約１００ナノメータと約８００ナノメータ、例えば約６００ナノメータの厚さを有する。
ある実施形態において、誘電体層は、絶縁体材料の多層を有する。絶縁体層は、２つ、３つ若しくはそれ以上の絶縁体層を有する。各絶縁体層は、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム及びそれらの組み合わせの中から選択された材料を有し得る。ある実施形態において、各絶縁体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及びそれらの組み合わせの中から選択された材料を有し得る。各絶縁体層は、少なくとも約５ナノメータの厚さ、少なくとも約１０ナノメータの厚さ、例えば、約１０ナノメータと約１０，０００ナノメータの間、約１０ナノメータと約５，０００ナノメータ、５０ナノメータと約４００ナノメータとの間であるか又は約１００ナノメータと約４００ナノメータの間、例えば、約５０ナノメータ、１００ナノメータ若しくは２００ナノメータであるか又は約１００ナノメータと約８００ナノメータ、例えば約６００ナノメータの厚さを有する。
単結晶半導体ドナーウェハ３０の劈開面４０は、従来のイオン埋め込み方法によって作られ、結合構造のアニール処理が続き得る（図１Ｄ参照）。イオン埋め込みは、商業的に利用可能な装置、例えば、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ II、Ｑｕａｎｔｕｍ ＬＥＡＰ、Ｑｕａｎｔｕｍ Xにおいて実施され得る。埋め込まれたイオンは、Ｈｅ、Ｈ、Ｈ２若しくはそれらの組み合わせを有する。イオンの埋め込みは、半導体ドナー基板にダメージ層を形成するのに十分な密度と持続期間で実施される。埋め込み密度は、約１０１２イオン／ｃｍ２から約１０１７イオン／ｃｍ２まで、例えば、約１０１４イオン／ｃｍ２から約１０１７イオン／ｃｍ２まで、例えば、約１０１５イオン／ｃｍ２から約１０１６イオン／ｃｍ２までに及ぶ。埋め込みエネルギは、約１ｋｅＶから約３，０００ｋｅＶまで、例えば、約５ｋｅＶから約１，０００ｋｅＶまで若しくは約５ｋｅＶから約２００ｋｅＶまで、５ｋｅＶから１００ｋｅＶまで、５ｋｅＶから約８０ｋｅＶまでに及び得る。埋め込み深さは、ハンドル基板に移される物質の量を決定する。ある実施形態では、埋め込み後に単結晶半導体ドナーウェハ３０を洗浄の対象とすることが望ましい。ある望ましい実施形態では、ＤＩ水リンス及びＳＣ１／ＳＣ２洗浄が後続するピラニア洗浄を含む。
ある実施形態で、埋め込みイオンと任意に洗浄された単結晶半導体ドナーウェハ３０は、酸素プラズマ及び／又は窒化プラズマ表面活性化の対象となる。ある実施形態で、酸素プラズマ表面活性化ツールは、例えば、ＥＶＧ（登録商標）８１０ＬＴ低温プラズマ活性化システムのようにＥＶグループから利用できるような、商業的に利用可能なツールである。埋め込みイオンと任意に洗浄された単結晶半導体ドナーウェハは、チャンバに載せられる。チャンバは、空にされ、大気圧より低い圧力まで酸素で埋め戻され、それによってプラズマを作る。単結晶半導体ドナーウェハ３０は、約１秒から約１２０秒までに及ぶ所望の時間の間、このプラズマにさらされる。単結晶半導体ドナーウェハ３０の前面を親水性にし、上述の方法に沿って作られた単結晶半導体ハンドルウェハ１０に結合しやくするために、酸素プラズマ表面の酸化が実施される。
本発明の方法に従って、図１Ｄを参照すると、誘電体層４２を有する単結晶半導体ドナーウェハ３０の親水性前面層３２と、単結晶半導体ハンドルウェハ１０の前面１２は、隣接して密接し、それによって結合構造５０を形成する。機械的結合は比較的弱いので、結合構造５０は、さらにアニールされ、単結晶半導体ドナーウェハ３０と単結晶半導体ハンドルウェハ１０との間の結合を固める。本発明に係るある実施形態では、結合構造５０は、単結晶半導体ドナーウェハ３０に熱的に活性化した劈開面４０を形成するのに十分な温度でアニールされる。適切なツールの例は、例えばＢｌｕｅ Ｍ ｍｏｄｅｌのような単なる箱形炉であってもよい。ある望ましい実施形態では、結合構造５０は、約２００℃から約１２００℃まで、例えば、約２２５℃から約５００℃、望ましくは約３００までの温度、又は約５００℃から約１２００℃まで、例えば、約８００℃から約１２００℃までの温度でアニールされる。熱アニール処理は、約０．５時間から約１０時間の間、望ましくは、約２時間の間に生じ得る。これらの温度範囲内の熱アニール処理は、熱的に活性化した劈開面４０を形成するのに十分である。熱アニールし劈開面を活性化させた後、結合構造５０は劈開され得る。
図１Ｄと図１Ｅとを参照して、熱アニール後、単結晶半導体ドナーウェハ３０と単結晶半導体ハンドルウェハ１０との間の結合は、劈開面４０で結合構造５０の劈開を経て、層転写を始めるのに十分強い。劈開は当業者に知られている技術に従って起こり得る。ある実施形態で、結合構造５０は、片側が静止した吸盤に貼り付けられ、もう一方の片側にヒンジアームの付加的な吸盤が張り付いている従来の劈開ステーションに配置される。クラックは、吸盤の付着の近くで生じ、移動可能なアームは、結合構造５０をばらばらに劈開するヒンジに対して旋回し、それによって劈開構造６０を形成する。劈開は、単結晶半導体ドナーウェハ３０の一部を除去し、それによって単結晶半導体素子層６２、望ましくは単結晶シリコン素子層をセミコンダクタオンインシュレータ劈開構造６０に残す。ある実施形態で、単結晶半導体素子層６２は、約４０オングストロームと約１０００オングストロームの間、例えば、約１００オングストロームと約５００オングストロームとの間である。
転写単結晶半導体素子層６２と単結晶半導体ハンドルウェハ１０との間の結合を強めるため、劈開後、劈開構造６０は高温アニールの対象となる。適切なツールの例は、垂直炉、例えば、ＡＳＭ Ａ４００であってもよい。ある望ましい実施形態で、劈開構造６０は、約１０００℃から約１２００℃までの温度、望ましくは約１０００℃でアニールされる。熱アニール処理は、約０．５時間から約８時間までの間、望ましくは約４時間の間に生じ得る。これらの温度範囲内の熱アニール処理は、移動単結晶半導体素子層６２と単結晶半導体ハンドルウェハ１０との結合を強めるのに十分である。
≪ウェハ平滑化≫
図１Ｆを参照して、劈開とアニール後、劈開構造６０は、単結晶半導体素子層６２の露出表面から薄い熱酸化物を取り除き、微粒子をきれいにするように構成された洗浄処理の対象とされ得る。必要なら、ウェハは、例えば基本ＳＣ１／ＳＣ２解決策で清掃され得る。
ある実施形態で、単結晶半導体素子層６２の露出表面６４は、望ましい厚さと滑らかさにされ得る。例えば、セミコンダクタオンインシュレータのような多層構造の生成において、転写単結晶半導体素子層６２の露出表面６４の表面粗さは、生成使用される劈開方法に関係なく、比較的粗い。一般的に、表面粗さは、３０ミクロメータ×３０ミクロメータの表面領域にわたる二乗平均表面粗さによって測定すると、１００オングストロームより大きくなり得る。表面粗さは一般的に、３０ミクロメータ×３０ミクロメータの表面領域にわたって原子間力顕微鏡によって測定される。
粗い表面を仕上げるために用いられる手法は、プラズマエッチングと、化学機械研磨（ＣＭＰ）と、高温アニール不活性又は還元雰囲気と、エピタキシャル平滑化とを含む。
プラズマエッチングは、低温状態（例えば、一般的に約６００℃以下）で生じる。この温度状態で、シリコン原子の表面拡散率は低い。つまり、従来の方法で作られた構造のプラズマエッチングは、１０オングストロームのオーダーで二乗平方根粗さを達成するだけである。この方法は、高い表面粗さのため、ＣＭＯＳ ＳＯＩ製作において頻繁には用いられない。
化学機械研磨（ＣＭＰ）は、３０μｍ×３０μｍ表面領域にわたって二乗平方根方法によって計算すると、１．０から１．５オングストロームのオーダーでシリコン素子層の露出面を平滑し得る。しかしながら、ＣＭＰの欠点は、均一なエッチングを達成できないことであり、厚さ均一性問題に至る。ＣＭＯＳ装置技術分野の状態は、単結晶半導体素子層６２の厳しい厚さ均一性（例えば、１０−２０オングストロームより大きい範囲内で）を必要とし、その厚さ均一性は、典型的なＣＭＰ処理の性能を超えている。ＣＭＰ仕上げは、素子層に対する比較的ゆるい厚さ均一性を要求し、セミコンダクタオンインシュレータ構造（例えば、シリコンオンインシュレータ構造）に適用されるだけであり得る。
高温アニール不活性（例えば、Ａｒ、Ｈｅ）又は還元雰囲気（例えば、Ｈ２）は、膨大な熱収支を必要とする。つまり、温度は、約１０００℃から約１２００℃までの範囲にあり、所用時間は、約１分から約６時間まで、例えば約２時間から６時間の間に及び得る。従来の技術によると、ウェハスリップとシリコンディウェッティングが共通の問題である。表面拡散は高い温度と長い処理時間によって可能になる。しかしながら、ロングレンジの表面粗さは、単結晶半導体素子層６２と基礎となる誘電体、例えばＳｉＯ２との間の熱膨張率が一致しないため、単結晶半導体素子層６２における圧縮応力によって抑えられる。典型的な荒さは、３０μｍ×３０μｍの表面領域にわたって二乗平均方法によって計算すると、２オングストロームのオーダーである。本発明によると、約１０００℃と約１２００℃の間の温度でのＳｉ原子のＳｉ表面での移動性は、効果的な表面拡散に対して十分に高い。表面拡散の駆動力は、部分的な表面曲率の作用である化学勾配と応力とである。引張り応力は、表面が滑らかになるように山部から谷部へ表面拡散を促進する。高い温度と引張り応力は、効果的な表面平滑化の基準である。
エピタキシャル平滑化は、水平流単一ウェハエピタキシャル反応器において、キャリアガス（一般的にはＨ２）と複合されたエッチングガス（例えばＣｌ２又はＨＣｌ）を使用する熱処理であり、単結晶半導体素子層６２表面を比較的高い温度、例えば約９００℃と約１１５０℃の間、又は約１０００℃と約１１００℃の間の温度で平滑化する。処理時間は、例えば、約１分から約６０分の数分オーダーである。限定熱収支のため、仕上げ加工された単結晶半導体素子層６２の表面粗さは、３０μｍ×３０μｍの表面領域にわたって二乗平方根方法によって計算すると、通常、３オングストロームから４オングストロームまでのオーダーである。しかしながら、従来のエピタキシャル平滑化は、１００オングストローム（３０μｍ×３０μｍの表面領域にわたって二乗平方根方法で計算した値）から１オングストロームと１．５オングストローム（３０μｍ×３０μｍの表面領域にわたって二乗平方根方法で計算した値）の間まで粗さを減らすことができない。再び、粗さは単結晶半導体素子層６２の圧縮応力によって制限される。本発明の方法によると、単結晶半導体素子層６２における引張り応力の平滑化への効果は、高温（例えば、１０００℃以上）で実現されるべきである。基本的なメカニズムは、引張り応力は緩やかに起伏する表面の化学勾配に寄与することであり、表面原子の拡散を表面の山部から谷部へ移動させるということである。
本発明の方法によると、単結晶半導体素子層６２の露出面は、例えば、エピタキシャル平滑化及び／又は化学機械研磨（ＣＭＰ）といった平滑化処理の対象となり、表面粗さを、望ましくは約２オングストローム以下、さらに望ましくは約１．５オングストローム以下又は約１．０オングストローム以下、例えば、約０．８オングストロームを約１．２オングストロームの間や約０．８オングストロームと約１．０オングストロームの間のＲＭＳ２×２μｍ２のレベルまで減らす。二乗平均は、以下の等式に従って計算される。
Figure 0006749394
任意ではあるが、裏面の層は、多層構造の最終使用の要求次第で、除去されてもよいし、ハンドルウェハに残されたままでもよい。裏面の層は単結晶半導体素子層６２を平滑化した後に除去されることが望ましい。単結晶半導体素子層６２が平滑化されると、裏面応力層を除去しても、表面粗さは変化しない。例えば、二酸化ケイ素層は、プラズマエッチング又は（従来のウェハ洗浄ツールにおいて５％から４９％ｖｏｌ．密度のＨＦ溶液のような）ウェットエッチを用いて除去され得る。
任意ではあるが、裏面の層は、多層構造の最終使用の要求次第で、除去されてもよいし、ハンドルウェハに残されたままでもよい。裏面の層は単結晶半導体素子層６２を平滑化した後に除去されることが望ましい。単結晶半導体素子層６２が平滑化されると、裏面応力層を除去しても、表面粗さは変化しない。例えば、酸化シリコン層は、プラズマエッチング又は（従来のウェハ洗浄ツールにおいて５％から４９％ｖｏｌ．密度のＨＦ溶液のような）ウェットエッチを用いて除去され得る。
本発明を詳細に説明すると、従属請求項で示される本発明の目的に起因することなく修正と変更が可能であることが明らかになる。
≪実施例≫
本発明をさらに説明するために、以下に非限定的な実施例を示す。
≪実施例１≫
ホウ素ドープシリコンを有する応力層を単結晶半導体ハンドルウェハの裏面に堆積させた。各ウェハの応力層は４ミクロメータであった。第１ウェハは、ホウ素濃度１×１０２１アトム／ｃｍ３（「高応力層」又は「高ＳＬ」）でホウ素ドープシリコン応力層に堆積した。第２ウェハは、ホウ素濃度１×１０１８アトム／ｃｍ３（「底応力層」又は「底ＳＬ」）でホウ素ドープシリコン応力層に堆積した。第３ウェハは、ホウ素濃度１×１０２０アトム／ｃｍ３（「中間応力層」又は「中間ＳＬ」）でホウ素ドープシリコン応力層に堆積した。この実施例で、ハンドルウェハは３００ｍｍ径Ｐ−単結晶半導体ウェハを有する。ウェハの厚さは、７５５ミクロメータであり、それぞれ、１．０×１０１５アトム／ｃｍ３の濃度でドープされたホウ素であった。ホウ素がドープされたエピタキシャル層を、それぞれＳｉとホウ素前駆物質のようなトリクロロシアン（ＴＣＳ）とジボランを使ってウェハの裏面に堆積させた。ＡＳＭＥ３２００エピタキシャル反応器は、大気圧で１１００℃の温度で、Ｈ２キャリアガスでホウ素ドープシリコン裏面層の堆積のために使用された。裏面ホウ素ドープシリコン層は、４ミクロメータの厚さで堆積した。
５つのシリコンオンインシュレータ構図は、ＳＭＡＲＴ ＣＵＴ（商標登録）技術に従って作られた。層転写処理の後、シリコンオンインシュレータ構造は、ホウ素ドープシリコン裏面層を有するハンドルウェハ、厚さ２５０オングストローム二酸化ケイ素誘電体層、及び厚さ５００オングストロームの単結晶半導体素子層を有する。単結晶半導体素子層の露出面は、部分的圧力２．８Ｔｏｒｒ、温度１０００℃、２００秒間、Ｈ２キャリアガスとＨＣｌで、同一ＡＳＭＥ３２００エピタキシャル反応器においてエピタキシャル平滑化によって平滑化された。高応力層、中間応力層及び低応力層を有するハンドルウェハを有する３つのＳＯＩ構造が作られた。応力層を有さないハンドルウェハを有する２つのさらなるＳＯＩ構造が作られた。制御ＳＯＩサンプルは、エピタキシャル平滑化処理を受けなかった。裏面応力層を有する構造として同一エピタキシャル平滑化処理の対称となった応力層サンプルはなかった。
３０μｍ×３０μｍ表面領域にわたって二乗平方根方法で計算した表面粗さを図２に示す。図２に示されるように、応力層を含まないように作られた２つのＳＯＩ構造（ＳＬと制御のラベルが付けられていない）は、約１．９オングストローム又は２オングストロームの素子層の平らな露出面を示す。裏面応力層を有するＳＯＩ構造のため、素子層の露出表面の粗さは、ホウ素の濃度が上昇するにつれて減少した。高ＳＬ構造は、１．２オングストロームでもっともよい粗さ、最も平らな達成可能な表面であった。
本発明の要素又は本発明の望ましい実施形態を説明するとき、冠詞「１つ」、「その」、「前記」は、１つ以上の要素があることを意味する。用語「備える」、「含む」、「有する」は、挙げられている要素とは別に追加の要素があることを含み、意味するものである。
上記の観点から、本発明の多くの目的が達成され、別の有利な結果が達成される。
本発明の領域から起因することなく、上記製品と方法において、様々な変更が作られ得るように、上記の説明に含まれ、添付図に示された全ての内容は、限定的な意味ではなく例示的で理解されるべきである。

Claims (48)

  1. 単結晶半導体ハンドルウェハの裏面に二酸化ケイ素の応力層を堆積させ、前記単結晶半導体ハンドルウェハの前記裏面に前記二酸化ケイ素の応力層が堆積するのと同時に、前記単結晶半導体ハンドルウェハの前面に前記二酸化ケイ素の層を堆積させる第１工程と、
    前記単結晶半導体ハンドルウェハの前記前面に堆積した前記二酸化ケイ素の層を除去する第２工程と、
    前記第２工程の後に、前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第３工程と、
    前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記二酸化ケイ素の層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第４工程と、
    前記単結晶半導体素子層の前記露出面を９００℃以上１１５０℃以下の温度にして前記応力層からの引張り応力を大きくし、それによって、前記単結晶半導体素子層の前記露出面を３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第５工程と、を有する方法であって、
    第１工程では、
    前記単結晶半導体ハンドルウェハは、
    一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
    前記半導体ハンドルウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    前記単結晶半導体ハンドルウェハは、シリコン、炭化ケイ素、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム及びそれらの組み合わせを含むグループから選択された材料を備えており、
    前記第３工程では、
    前記単結晶半導体ドナーウェハは、
    一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
    前記バルク領域は劈開面を有し、
    前記結合構造は、前記単結晶半導体ハンドルウェハの前記裏面に堆積された前記二酸化ケイ素の層、前記単結晶半導体ハンドルウェハ、前記単結晶半導体ハンドルウェハの前記前面に接する前記誘電体層、及び前記単結晶半導体ドナーウェハを備えている、多層構造を準備する方法。
  2. 前記単結晶半導体ドナーウェハは、チョクラルスキー法又はフロートゾーン法によって成長した単結晶シリコンインゴットからスライスされた単結晶シリコンを有する請求項１に記載の方法。
  3. 前記単結晶半導体ハンドルウェハの前記裏面に堆積された前記二酸化ケイ素の応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約１０００オングストロームと約２０，０００オングストロームとの間の厚さを有する請求項１に記載の方法。
  4. 前記単結晶半導体ハンドルウェハの前記裏面に堆積された前記二酸化ケイ素の応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約１０００オングストロームと約５０００オングストロームとの間の厚さを有する請求項１に記載の方法。
  5. 前記単結晶半導体素子層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約４０オングストロームと約１０００オングストロームの間の厚さを有する請求項１に記載の方法。
  6. 前記単結晶半導体素子層は、単結晶シリコンを有する請求項１に記載の方法。
  7. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．５オングストローム以下の二乗平均表面粗さまで平滑化される請求項１に記載の方法。
  8. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．０オングストローム以下の二乗平均表面粗さまで平滑化される請求項１に記載の方法。
  9. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．２オングストロームとの間の二乗平均表面粗さまで平滑化される請求項１に記載の方法。
  10. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．０オングストロームとの間の二乗平均表面粗さまで平滑化される請求項１に記載の方法。
  11. 前記単結晶半導体素子層は、エピタキシャル平滑化によって平滑化される請求項１に記載の方法。
  12. 単結晶半導体ハンドルウェハの裏面に窒化ケイ素の応力層を堆積させる第１工程と、
    前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第２工程と、
    前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記窒化ケイ素の応力層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第３工程と、
    前記単結晶半導体素子層の前記露出面を９００℃以上１１５０℃以下の温度にして前記応力層からの引張り応力を大きくし、それによって、前記単結晶半導体素子層の前記露出面を、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第４工程と、を有する方法であって、
    第１工程では、
    前記単結晶半導体ハンドルウェハは、
    一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
    前記半導体ハンドルウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    前記単結晶半導体ハンドルウェハは、シリコン、炭化ケイ素、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム及びそれらの組み合わせを含むグループから選択された材料を備えており、
    前記第２工程では、
    前記単結晶半導体ドナーウェハは、
    一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
    前記バルク領域は劈開面を有し、
    前記結合構造は、前記単結晶半導体ハンドルウェハの前記裏面に堆積された前記窒化ケイ素の応力層、前記単結晶半導体ハンドルウェハ、前記単結晶半導体ハンドルウェハの前記前面に接する前記誘電体層、及び前記単結晶半導体ドナーウェハを備えている、多層構造を準備する方法。
  13. 前記単結晶半導体ハンドルウェハは、チョクラルスキー法又はフロートゾーン法によって成長した単結晶シリコンインゴットからスライスされた単結晶シリコンウェハを有する請求項１２に記載の方法。
  14. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記窒化ケイ素の応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約５００オングストロームと約２０，０００オングストロームとの間の厚さを有する請求項１２に記載の方法。
  15. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記窒化ケイ素の応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約１０００オングストロームと約５０００オングストロームとの間の厚さを有する請求項１２に記載の方法。
  16. 前記単結晶半導体素子層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約４０オングストロームと約１０００オングストロームとの間の厚さを有する請求項１２に記載の方法。
  17. 前記単結晶半導体素子層は、単結晶シリコンを有する請求項１２に記載の方法。
  18. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．５オングストローム以下の二乗平均表面粗さまで平滑される請求項１２に記載の方法。
  19. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．０オングストローム以下の二乗平均表面粗さまで平滑される請求項１２に記載の方法。
  20. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．２オングストロームの間の二乗平均表面粗さまで平滑化される請求項１２に記載の方法。
  21. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．０オングストロームの間の二乗平均表面粗さまで平滑化される請求項１２に記載の方法。
  22. 前記単結晶半導体素子層の前記露出面は、エピタキシャル平滑化によって平滑化される請求項１２に記載の方法。
  23. 単結晶半導体ハンドルウェハの裏面に多結晶炭化ケイ素又は炭素ドープケイ素の応力層を堆積させる第１工程と、
    前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第２工程と、
    前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記多結晶炭化ケイ素の応力層又は前記炭素ドープケイ素の応力層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第３工程と、
    前記単結晶半導体素子層の前記露出面を９００℃以上１１５０℃以下の温度にして前記応力層からの引張り応力を大きくし、それによって、前記単結晶半導体素子層の前記露出面を、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第４工程と、を有する方法であって、
    第１工程では、
    前記単結晶半導体ハンドルウェハは、
    一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
    前記半導体ハンドルウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    前記単結晶半導体ハンドルウェハは、シリコン、炭化ケイ素、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム及びそれらの組み合わせを含むグループから選択された材料を備えており、
    前記第２工程では、
    前記単結晶半導体ドナーウェハは、
    一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
    前記バルク領域は劈開面を有しており、
    前記結合構造は、前記単結晶半導体ハンドルウェハの前記裏面に堆積された前記多結晶炭化ケイ素又は前記炭素ドープケイ素の応力層、前記単結晶半導体ハンドルウェハ、前記単結晶半導体ハンドルウェハの前記前面に接する前記誘電体層、及び前記単結晶半導体ドナーウェハを備えている、多層構造を準備する方法。
  24. 前記多結晶炭化ケイ素の応力層は、原子ベースで約５％の炭素濃度と約５０％の炭素濃度の間の炭素を有する請求項２３に記載の方法。
  25. 前記単結晶半導体ハンドルウェハは、チョクラルスキー法とフロートゾーン法によって成長した単結晶シリコンインゴットからスライスされた単結晶シリコンウェハを有する請求項２３に記載の方法。
  26. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記多結晶炭化ケイ素又は前記炭素ドープケイ素の応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約５００オングストロームと約５０，０００オングストロームとの間の厚さを有する請求項２３に記載の方法。
  27. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記多結晶炭化ケイ素又は前記炭素ドープケイ素の応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約５００オングストロームと約２０，０００オングストロームとの間の厚さを有する請求項２３に記載の方法。
  28. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記多結晶炭化ケイ素又は前記炭素ドープケイ素の応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約５００オングストロームと約５，０００オングストロームとの間の厚さを有する請求項２３に記載の方法。
  29. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記多結晶炭化ケイ素の層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約４０オングストロームと約１０００オングストロームとの間の厚さを有する請求項２３に記載の方法。
  30. 前記単結晶半導体素子層は、単結晶シリコンを有する請求項２３に記載の方法。
  31. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．５オングストローム以下の二乗平均表面粗さまで平滑される請求項２３に記載の方法。
  32. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．０オングストローム以下の二乗平均表面粗さまで平滑される請求項２３に記載の方法。
  33. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．２オングストロームの間の二乗平均表面粗さまで平滑される請求項２３に記載の方法。
  34. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．０オングストロームの間の二乗平均表面粗さまで平滑される請求項２３に記載の方法。
  35. 前記単結晶半導体素子層は、エピタキシャル平滑化によって平滑化される請求項２３に記載の方法。
  36. 単結晶半導体ハンドルウェハの裏面にホウ素ドープシリコンの応力層を堆積させる第１工程と、
    前記単結晶半導体ハンドルウェハの前面を単結晶半導体ドナーウェハの前面に結合し、それにより結合構造を形成する第２工程と、
    前記単結晶半導体ドナーウェハの劈開面で結合構造を機械的に切断し、それによって前記単結晶半導体ハンドルウェハの裏面と接する前記ホウ素ドープシリコンの応力層と、前記単結晶半導体ハンドルウェハと、前記単結晶半導体ハンドルウェハの前面と接する誘電体層と、露出面を有する単結晶半導体素子層と、を有する劈開構造を準備する第３工程と、
    前記単結晶半導体素子層の前記露出面を９００℃以上１１５０℃以下の温度にして前記応力層からの引張り応力を大きくし、それによって、前記単結晶半導体素子層の前記露出面を、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約２オングストローム以下の二乗平均表面粗さまで平滑化し、それによって多層構造を準備する第４工程と、を有する方法であって、
    第１工程では、
    前記単結晶半導体ハンドルウェハは、
    一方の面が前記単結晶半導体ハンドルウェハの裏面であり、もう一方の面が前記単結晶半導体ハンドルウェハの前面である、２つの平行な主な面と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ハンドルウェハの前記前面と前記裏面とに垂直な中心軸と
    前記半導体ハンドルウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    前記単結晶半導体ハンドルウェハは、シリコン、炭化ケイ素、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム及びそれらの組み合わせを含むグループから選択された材料を備えており、
    前記第２工程では、
    前記単結晶半導体ドナーウェハは、
    一方の面が前記単結晶半導体ドナーウェハの前記前面であり、もう一方の面が前記単結晶半導体ドナーウェハの前記裏面である、通常平行な２つの主な面と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面とをあわせる周端部と、
    前記単結晶半導体ドナーウェハの前記前面と前記裏面との間のバルク領域と、を有しており、
    さらに、前記単結晶半導体ドナーウェハの前記前面は誘電体層を有しており、
    前記バルク領域は劈開面を有しており、
    前記結合構造は、前記単結晶半導体ハンドルウェハの前記裏面に堆積された前記ホウ素ドープシリコンの応力層、前記単結晶半導体ハンドルウェハ、前記単結晶半導体ハンドルウェハの前記前面に接する前記誘電体層、及び前記単結晶半導体ドナーウェハを備えている、多層構造を準備する方法。
  37. 前記単結晶半導体ハンドルウェハは、チョクラルスキー法とフロートゾーン法によって成長した単結晶シリコンインゴットからスライスされた単結晶シリコンウェハを有する請求項３６に記載の方法。
  38. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記ホウ素ドープシリコンの応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約５００オングストロームと約５０，０００オングストロームとの間の厚さを有する請求項３６に記載の方法。
  39. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記ホウ素ドープシリコンの応力層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約１０００オングストロームと約２０，０００オングストロームとの間の厚さを有する請求項３６に記載の方法。
  40. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記ホウ素ドープシリコンの応力層は、約１×１０１７アトム／ｃｍ３と約１×１０２２アトム／ｃｍ３の間のホウ素ドーパント濃度を有する請求項３６に記載の方法。
  41. 前記単結晶半導体ハンドルウェハの前記裏面に堆積した前記ホウ素ドープシリコンの応力層は、約１×１０１８アトム／ｃｍ３と約１×１０２１アトム／ｃｍ３の間のホウ素ドーパント濃度を有する請求項３６に記載の方法。
  42. 前記単結晶半導体素子層は、前記単結晶半導体ハンドルウェハの前記中心軸に沿って測定すると、約４０オングストロームと約１０００オングストロームの間のである請求項３６に記載の方法。
  43. 前記単結晶半導体素子層は、単結晶シリコンを有する請求項３６に記載の方法。
  44. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．５オングストローム以下の二乗平均表面粗さまで平滑される請求項３６に記載の方法。
  45. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約１．０オングストローム以下の二乗平均表面粗さまで平滑される請求項３６に記載の方法。
  46. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．２オングストロームとの間の二乗平均表面粗さまで平滑される請求項３６に記載の方法。
  47. 前記単結晶半導体素子層の前記露出面は、３０ミクロメータ×３０ミクロメータの表面領域にわたる、約０．８オングストロームと約１．０オングストロームとの間の二乗平均表面粗さまで平滑される請求項３６に記載の方法。
  48. 前記単結晶半導体素子層の前記露出面は、エピタキシャル平滑化によって平滑化される請求項３６に記載の方法。
JP2018526557A 2015-11-20 2016-11-15 滑らかな半導体表面の製造方法 Active JP6749394B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562257764P 2015-11-20 2015-11-20
US62/257,764 2015-11-20
PCT/US2016/062050 WO2017087393A1 (en) 2015-11-20 2016-11-15 Manufacturing method of smoothing a semiconductor surface

Publications (3)

Publication Number Publication Date
JP2019501523A JP2019501523A (ja) 2019-01-17
JP2019501523A5 JP2019501523A5 (ja) 2020-01-23
JP6749394B2 true JP6749394B2 (ja) 2020-09-02

Family

ID=57485896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018526557A Active JP6749394B2 (ja) 2015-11-20 2016-11-15 滑らかな半導体表面の製造方法

Country Status (7)

Country Link
US (4) US10529616B2 (ja)
EP (1) EP3378094B1 (ja)
JP (1) JP6749394B2 (ja)
CN (2) CN108780776B (ja)
SG (2) SG10201913407TA (ja)
TW (2) TWI693640B (ja)
WO (1) WO2017087393A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US10014311B2 (en) * 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
SG10201913850VA (en) * 2017-07-14 2020-03-30 Sunedison Semiconductor Ltd Method of manufacture of a semiconductor on insulator structure
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
KR102562239B1 (ko) * 2018-04-27 2023-07-31 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
US20220216048A1 (en) * 2021-01-06 2022-07-07 Applied Materials, Inc. Doped silicon nitride for 3d nand
CN113483722B (zh) * 2021-08-24 2024-01-26 西安奕斯伟材料科技股份有限公司 硅片边缘粗糙度检测治具及检测方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909304A (en) 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
FR2765393B1 (fr) 1997-06-25 2001-11-30 France Telecom Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
DE602004020181D1 (de) 2003-01-07 2009-05-07 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
US7563697B2 (en) 2003-09-05 2009-07-21 Sumco Corporation Method for producing SOI wafer
US20070032040A1 (en) 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7018882B2 (en) 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
KR101134485B1 (ko) 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
JP2006114847A (ja) * 2004-10-18 2006-04-27 Sony Corp 半導体装置、及び貼り合わせ基板の製造方法
US7613519B2 (en) 2004-10-21 2009-11-03 Advanced Neuromodulation Systems, Inc. Peripheral nerve stimulation to treat auditory dysfunction
WO2006090708A1 (ja) 2005-02-25 2006-08-31 Mitsubishi Chemical Corporation ポリエステルの連続的製造方法、ポリエステルプレポリマー粒状体及びポリエステル
WO2006093817A2 (en) * 2005-02-28 2006-09-08 Silicon Genesis Corporation Substrate stiffness method and resulting devices
US7388278B2 (en) * 2005-03-24 2008-06-17 International Business Machines Corporation High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
CN101512721A (zh) * 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
GB2437995A (en) * 2006-05-11 2007-11-14 X Fab Semiconductor Foundries Semiconductor processing
EP1858071A1 (en) * 2006-05-18 2007-11-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP2008244032A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置及びその製造方法
WO2008149699A1 (en) 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
JP2010225830A (ja) * 2009-03-24 2010-10-07 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
CN102714228A (zh) 2010-01-18 2012-10-03 应用材料公司 制造具有高转换效率的薄膜太阳能电池
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8440541B2 (en) * 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
JP5836931B2 (ja) 2010-03-26 2015-12-24 テルモ株式会社 留置針組立体
FR2961515B1 (fr) 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
JP5522263B2 (ja) 2010-09-28 2014-06-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
EP3734645A1 (en) 2010-12-24 2020-11-04 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
JP5477302B2 (ja) * 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
WO2012125632A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
CN103241705B (zh) * 2012-02-03 2015-12-09 中国科学院微电子研究所 硅腐蚀局部终止层制作方法
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
WO2014113503A1 (en) * 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8940595B2 (en) * 2013-03-15 2015-01-27 International Business Machines Corporation Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
JP2016519049A (ja) 2013-05-24 2016-06-30 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 低酸素シリコンインゴットの製造方法
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9209069B2 (en) 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US10079170B2 (en) * 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
JP6487454B2 (ja) 2014-02-07 2019-03-20 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2016007088A1 (en) * 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
EP3229260A4 (en) * 2014-12-05 2018-07-25 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method and composite substrate
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9704765B2 (en) 2015-07-31 2017-07-11 Polar Semiconductor, Llc Method of controlling etch-pattern density and device made using such method
FR3048548B1 (fr) 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant

Also Published As

Publication number Publication date
TW201730961A (zh) 2017-09-01
US10985049B2 (en) 2021-04-20
SG11201804271QA (en) 2018-06-28
CN108780776B (zh) 2023-09-29
TW201828364A (zh) 2018-08-01
US20200411364A1 (en) 2020-12-31
CN117198983A (zh) 2023-12-08
US10755966B2 (en) 2020-08-25
WO2017087393A1 (en) 2017-05-26
US10529616B2 (en) 2020-01-07
SG10201913407TA (en) 2020-03-30
US20190333804A1 (en) 2019-10-31
TWI693640B (zh) 2020-05-11
US10818539B2 (en) 2020-10-27
US20190385901A1 (en) 2019-12-19
EP3378094B1 (en) 2021-09-15
US20180330983A1 (en) 2018-11-15
TWI626690B (zh) 2018-06-11
CN108780776A (zh) 2018-11-09
EP3378094A1 (en) 2018-09-26
JP2019501523A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
JP6749394B2 (ja) 滑らかな半導体表面の製造方法
JP6980071B2 (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
TWI727123B (zh) 高電阻率絕緣體上矽結構及其製造方法
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
TWI698960B (zh) 製造絕緣體上半導體之方法
CN114496732B (zh) 制造绝缘体上硅锗的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191206

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191206

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200811

R150 Certificate of patent or registration of utility model

Ref document number: 6749394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250