CN108780776A - 使半导体表面平整的制造方法 - Google Patents

使半导体表面平整的制造方法 Download PDF

Info

Publication number
CN108780776A
CN108780776A CN201680079658.3A CN201680079658A CN108780776A CN 108780776 A CN108780776 A CN 108780776A CN 201680079658 A CN201680079658 A CN 201680079658A CN 108780776 A CN108780776 A CN 108780776A
Authority
CN
China
Prior art keywords
single crystal
crystal semiconductor
handle wafer
wafer
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680079658.3A
Other languages
English (en)
Other versions
CN108780776B (zh
Inventor
王刚
C·R·洛泰斯
S·奎斯金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Priority to CN202311166725.3A priority Critical patent/CN117198983A/zh
Publication of CN108780776A publication Critical patent/CN108780776A/zh
Application granted granted Critical
Publication of CN108780776B publication Critical patent/CN108780776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供一种用于制备包括具有平整表面的装置层的半导体结构例如绝缘体上半导体结构的方法。所述所提供方法涉及通过在高温下使用应力增强表面扩散而使半导体衬底表面平整。此方法的目的是达到原子级表面平整度(例如，如根据在30um X 30um AFM测量内的均方根测量的1.0与1.5埃之间的范围中的平整度)，其在先进(亚28nm)CMOS装置制造中是所需的。

Description

使半导体表面平整的制造方法
相关申请案的交叉参考
本申请案主张2015年11月20日申请的第62/257,764号美国临时专利申请案的优先权，所述申请案的全部揭示内容以引用方式全部并入本文中。
技术领域
本发明大体上涉及半导体晶片制造的领域。更具体来说，本发明涉及一种用于生产绝缘体上半导体(例如，绝缘体上硅)结构的方法，且更特定来说，涉及一种用于生产具有平整经暴露装置层表面的绝缘体上半导体(例如，绝缘体上硅)结构的方法。
背景技术
通常，由单晶锭(例如，硅锭)制备半导体晶片，所述单晶锭经修整及研磨以具有用于后续程序中晶片的适当定向的一或多个平面或凹口。接着将所述锭切割成个别晶片。虽然本文中将参考由硅构造的半导体晶片，但可使用其它材料来制备半导体晶片，例如锗、碳化硅、硅锗、砷化镓以及III族及V族元素的其它合金(例如氮化镓或磷化铟)或II族及IV族元素的合金(例如硫化镉或氧化锌)。
可在复合层结构的制备中利用半导体晶片(例如，硅晶片)。复合层结构(例如，绝缘体上半导体，且更具体来说，绝缘体上硅(SOI)结构)通常包括处置晶片或层、装置层及处置层与装置层之间的绝缘(即，电介质)膜(通常氧化层)。通常，装置层的厚度在0.01与20微米之间，例如在0.05与20微米厚之间。厚膜装置层可具有约1.5微米与约20微米之间的装置层厚度。薄膜装置层可具有约0.01微米与约0.20微米之间的厚度。一般来说，通过下列步骤产生复合层结构(例如绝缘体上硅(SOI)、蓝宝石上硅(SOS)及石英上硅)：将两个晶片放置成紧密接触，借此起始通过范德华力的结合，接着进行热处理以强化结合。退火可将硅烷醇端基转换成两个界面之间的硅氧键，借此强化结合。
在热退火之后，经结合结构经历进一步处理以移除大部分供体晶片以实现层转移。例如，可使用通常称为回蚀SOI(即，BESOI)的晶片薄化技术(例如，蚀刻或研磨)，其中硅晶片经绑定到处置晶片且接着经缓慢蚀除直到处置晶片上仅保留薄硅层。参见例如第5,189,500号美国专利，所述专利的揭示内容以宛如全文阐述引用的方式并入本文中。此方法是耗时且昂贵的，浪费衬底中的一者且通常不具有适于不到几微米厚的层的厚度均匀性。
实现层转移的另一常见方法利用氢植入，接着进行热致层裂。将粒子(原子或离子化原子，例如，氢原子或氢原子及氦原子的组合)植入于供体晶片的前表面下面的指定深度处。所述植入粒子在所述供体晶片中于其所植入的所述特定深度处形成分割平面。供体晶片的表面经清洗以移除在植入过程期间沉积于晶片上的有机化合物或其它污染物，例如硼化合物。
接着，通过亲水结合过程将供体晶片的前表面结合到处置晶片以形成经结合晶片。在结合之前，通过将晶片表面暴露于含有例如氧或氮的等离子体而活化供体晶片及/或处置晶片。在通常称为表面活化的过程中暴露于等离子体使表面的结构改质，所述活化过程使供体晶片及处置晶片中的一者或两者的表面亲水。另外，可通过湿处理(例如SC1清洗或氢氟酸)以化学方式活化晶片的表面。湿处理及等离子体活化可以任一次序发生，或晶片可经历仅一个处理。接着，将晶片按压在一起，且在晶片之间形成结合。此结合归因于范德华力而相对较弱，且必须在可发生进一步处理之前强化。
在一些过程中，通过加热或退火经结合晶片对来强化供体晶片与处置晶片(即，结合晶片)之间的亲水结合。在一些过程中，可在例如在近似300℃与500℃之间的低温下发生晶片结合。高温引起在供体晶片与处置晶片的邻接表面之间形成共价键，因此固化供体晶片与处置晶片之间的结合。在经结合晶片的加热或退火的同时，早期植入于供体晶片中的粒子使分割平面弱化。
接着，供体晶片的部分沿分割平面从经结合晶片分离(即，分割)以形成SOI晶片。可通过将经结合晶片放置于夹具中来实行分割，其中垂直于经结合晶片的相对侧施加机械力以便将供体晶片的部分拉离经结合晶片。根据一些方法，利用吸盘来施加机械力。通过在经结合晶片的边缘于分割平面处应用机械楔以便起始裂缝沿分割平面的传播来起始供体晶片的部分的分离。由吸盘施加的机械力接着将供体晶片的部分拉离经结合晶片，因此形成SOI晶片。
根据其它方法，经结合对可代替性地在某一时间段内经历高温以使供体晶片的部分与经结合晶片分离。暴露于高温引起裂缝沿分割平面的起始及传播，因此使供体晶片的部分分离。裂缝归因于由经植入离子形成空隙而形成，其通过奥斯特瓦尔德熟化而生长。使用氧及氦填充空隙。空隙变为薄片。薄片中的经加压气体传播微腔及微裂缝，此使植入平面上的硅弱化。如果在适当时间停止退火，那么可通过机械过程使弱化结合晶片分割。然而，如果在较长持续时间内及/或在更高温度下继续进行热处理，那么微裂缝传播达到其中所有裂缝沿分割平面合并的水平，因此使供体晶片的部分分离。此方法允许经转移层的更好均匀性且允许供体晶片的回收，但通常需要将经植入且经结合对加热到接近500℃的温度。
经结合结构此后可经历整饰工艺步骤(通常外延平整步骤)以实现目标装置层厚度及目标装置层表面粗糙度目标。用来制备绝缘体上半导体结构(例如，绝缘体上硅结构)的分割过程可在外延平整之前引起装置层的经暴露表面上的高表面粗糙度。归因于外延平整工艺的有限热预算，可将表面粗糙度减小到低到约>1.7埃(使用在30um X 30um表面区域内的均方根计算)。实现进一步减小的表面粗糙度已被证明是具挑战性的。表面粗糙度减小的根本障碍是由埋入式电介质层(例如，埋入式氧化物，例如SiO2)与装置层(例如，单晶硅装置层)之间的热失配引起的装置层中的压缩应力。促成装置层中的压缩应力的另一因素是离子植入(通常，氢及/或氦)诱发的应力。压缩应力导致装置层的经暴露表面的波纹，从而导致长波长(微米级)表面粗糙度。
发明内容
在本发明的布建当中，可提及一种制备多层结构的方法，所述方法包括：在单晶半导体处置晶片的后表面上沉积二氧化硅层，其中所述单晶半导体处置晶片包括两个主要平行表面(所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面)、圆周边缘(其接合所述单晶半导体处置晶片的所述前表面及所述后表面)、中心轴(其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面)及块体区域(其在所述半导体处置衬底的所述前表面与所述后表面之间)；将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括两个主要大致平行表面(所述两个主要大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要大致平行表面中的另一者是所述单晶半导体供体晶片的后表面)、圆周边缘(其接合所述单晶半导体供体晶片的所述前表面及所述后表面)及块体区域(其在所述单晶半导体供体晶片的所述前表面与所述后表面之间)，且此外其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的二氧化硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
本发明进一步涉及一种制备多层结构的方法，所述方法包括：在单晶半导体处置晶片的后表面上沉积氮化硅层，其中所述单晶半导体处置晶片包括两个主要平行表面(所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面)、圆周边缘(其接合所述单晶半导体处置晶片的所述前表面及所述后表面)、中心轴(其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面)及块体区域(其在所述半导体处置衬底的所述前表面与所述后表面之间)；将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括两个主要大致平行表面(所述两个主要大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要大致平行表面中的另一者是所述单晶半导体供体晶片的后表面)、圆周边缘(其接合所述单晶半导体供体晶片的所述前表面及所述后表面)及块体区域(其在所述单晶半导体供体晶片的所述前表面与所述后表面之间)，且此外其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的所述氮化硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
本发明进一步涉及一种制备多层结构的方法，所述方法包括：在单晶半导体处置晶片的后表面上沉积多晶碳化硅层，其中所述单晶半导体处置晶片包括两个主要平行表面(所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面)、圆周边缘(其接合所述单晶半导体处置晶片的所述前表面及所述后表面)、中心轴(其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面)及块体区域(其在所述半导体处置衬底的所述前表面与所述后表面之间)；将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括两个主要大致平行表面(所述两个主要大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要大致平行表面中的另一者是所述单晶半导体供体晶片的后表面)、圆周边缘(其接合所述单晶半导体供体晶片的所述前表面及所述后表面)及块体区域(其在所述单晶半导体供体晶片的所述前表面与所述后表面之间)，且此外其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的所述多晶碳化硅层或碳掺杂硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
本发明进一步涉及一种制备多层结构的方法，所述方法包括：在单晶半导体处置晶片的后表面上沉积硼掺杂硅层，其中所述单晶半导体处置晶片包括两个主要平行表面(所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面)、圆周边缘(其接合所述单晶半导体处置晶片的所述前表面及所述后表面)、中心轴(其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面)及块体区域(其在所述半导体处置衬底的所述前表面与所述后表面之间)；将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括两个主要大致平行表面(所述两个主要的大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要的大致平行表面中的另一者是所述单晶半导体供体晶片的后表面)、圆周边缘(其接合所述单晶半导体供体晶片的所述前表面及所述后表面)及块体区域(其在所述单晶半导体供体晶片的所述前表面与所述后表面之间)，且此外其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的所述硼掺杂硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
下文中可部分明白及部分指出其它目标及特征。
附图说明
图1A到1F描绘根据本发明的示范性、非限制性实施例的过程流程。
图2是描绘可在若干多层结构的装置层的经暴露表面上实现的平整度的图表。
具体实施方式
根据本发明，提供一种用于制备包括可接受平整度的装置层的绝缘体上半导体结构(例如，绝缘体上硅结构)的方法，所述绝缘体上半导体结构用于广泛多种应用(包含CMOS装置制造)。根据本发明的方法，在处置晶片的后侧上沉积应力层，使得在平整工艺的温度下，在应力层中产生拉伸应力。将后侧上的拉伸应力转移到装置层，通常单晶半导体层，例如单晶硅。处于拉伸应力下的后侧应力层建立从峰到谷的化学梯度，其驱动原子从峰到谷的表面扩散。化学势梯度随表面曲率而增大，此使波形表面在热力学上不稳定。因此，可获得原子长程平坦表面。
I.半导体处置衬底
本发明中使用的衬底包含半导体处置衬底，例如，单晶半导体处置晶片。图1A到1F描绘根据本发明的一些实施例的过程流程。参考图1A，描绘示范性、非限制性单晶半导体处置晶片10。一般来说，单晶半导体处置晶片10包括两个主要大致平行表面12、14。平行表面中的一者是单晶半导体处置晶片10的前表面12，且另一平行表面是单晶半导体处置晶片10的后表面14。单晶半导体处置晶片10包括接合前表面12及后表面14的圆周边缘16。单晶半导体处置晶片10包括中心轴18，其垂直于两个主要大致平行表面12、14且还垂直于由前表面12与后表面14中间的点界定的中心平面。由于半导体晶片(例如，硅晶片)通常具有某一总厚度变化(TTV)、弯曲及翘曲，因此前表面12上的每一点与后表面14上的每一点之间的中点不会精确地落于平面内。然而，实际上，TTV、弯曲及翘曲通常相当小以致所述中点可极近似被称为落于在前表面与后表面之间近似等距的假想中心平面内。
在如本文中描述的任何操作之前，单晶半导体处置晶片10的前表面12及后表面14可大体上相同。仅为了方便起见且通常为了区分其上执行本发明的方法的操作的表面，将表面称为“前表面”或“后表面”。在本发明的上下文中，单晶半导体处置晶片10(例如，单晶硅处置晶片)的“前表面”是指衬底变为经结合结构的内部表面的主要表面。因此，单晶半导体处置晶片10(例如，处置晶片)的“后表面”是指变为经结合结构的外部表面的主要表面。类似地，单晶半导体供体衬底(例如，单晶硅供体晶片)的“前表面”是指单晶半导体供体衬底变为经结合结构的内部表面的主要表面，且单晶半导体供体衬底(例如，单晶硅供体晶片)的“后表面”是指变为经结合结构的外部表面的主要表面。在常规结合及晶片薄化步骤完成时，单晶半导体供体衬底形成绝缘体上半导体(例如，绝缘体上硅)复合结构的半导体装置层。
在优选实施例中，单晶半导体处置晶片10包括选自由下列各者组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合。本发明的单晶半导体处置晶片10通常具有至少约150nm、至少约200nm、至少约300nm、至少约450nm或更大的标称直径。晶片厚度可从约250微米变化到约1500微米，例如在约300微米与约1000微米之间，适当地在约500微米到约1000微米的范围内。在一些特定实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在尤其优选实施例中，单晶半导体处置晶片10包括已从根据常规丘克拉斯基(Czochralski)晶体生长方法或浮动区生长方法生长的单晶锭切割的单晶硅晶片。例如在F.志村的半导体硅晶体技术(学术出版社，1989)(F.Shimura,Semiconductor SiliconCrystal Technology,Academic Press,1989)及硅化学蚀刻(Silicon ChemicalEtching)，(J.葛来卜梅尔(J.Grabmaier)编辑)(斯普林格，纽约，1982(Springer-Verlag,N.Y.,1982))(以引用方式并入本文中)中揭示此类方法以及标准硅切割、研光、蚀刻及抛光技术。优选地，通过所属领域的技术人员已知的标准方法抛光及清洗晶片。参见例如W.C.奥马拉(W.C.O’Mara)等人的半导体硅技术手册，诺伊斯出版社(Handbook of SemiconductorSilicon Technology,Noyes Publications)。视需要，可例如在标准SC1/SC2溶液中清洗晶片。在一些实施例中，本发明的单晶硅晶片是已从根据常规丘克拉斯基(“Cz”)晶体生长方法生长的单晶锭切割且通常具有至少约150mm、至少约200mm、至少约300mm、至少约450mm或更大的标称直径的单晶硅晶片。优选地，单晶硅处置晶片及单晶硅供体晶片两者具有无表面缺陷(例如划痕、大粒子等)的经镜面抛光前表面光洁度。晶片厚度可从约250微米变化到约1500微米，适当地在约500微米到约1000微米的范围内。在一些特定实施例中，晶片厚度可在约725微米与约800微米之间，例如在约750微米与约800微米之间。在一些实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在一些实施例中，单晶半导体处置晶片10包括通常通过丘克拉斯基生长方法实现的浓度的间隙氧。在一些实施例中，单晶半导体处置晶片10包括约4PPMA与约18PPMA之间的浓度的氧。在一些实施例中，半导体晶片包括约10PPMA与约35PPMA之间的浓度的氧。在一些实施例中，单晶硅晶片包括不大于约10PPMA的浓度的氧。可根据SEMI MF 1188-1105测量间隙氧。
一般来说，对SOI衬底的处置晶片的电阻率没有约束。单晶半导体处置晶片10可具有可通过丘克拉斯基方法或浮动区方法获得的任何电阻率。因此，单晶半导体处置晶片10的电阻率是基于本发明的结构的最终用途/应用的要求。电阻率可因此从毫欧姆或更小变化到百万欧姆或更大。在一些实施例中，单晶半导体处置晶片10包括p型或n型掺杂剂。合适掺杂剂包含硼(p型)、镓(p型)、磷(n型)、锑(n型)及砷(n型)。基于处置晶片的所要电阻率选择掺杂剂浓度。在一些实施例中，单晶半导体处置衬底包括p型掺杂剂。在一些实施例中，单晶半导体处置衬底是包括p型掺杂剂(例如硼)的单晶硅晶片。
在一些实施例中，单晶半导体处置晶片10具有相对低的最小块体电阻率，例如低于约100ohm-cm、低于约50ohm-cm、低于约1ohm-cm、低于约0.1ohm-cm或甚至低于约0.01ohm-cm。在一些实施例中，单晶半导体处置晶片10具有相对低的最小块体电阻率，例如低于约100ohm-cm或在约1ohm-cm与约100ohm-cm之间。低电阻率晶片可包括电活性掺杂剂，例如硼(p型)、镓(p型)、磷(n型)、锑(n型)及砷(n型)。
在一些实施例中，单晶半导体处置晶片10具有相对高的最小块体电阻率。通常从通过丘克拉斯基方法或浮动区方法生长的单晶锭切割高电阻率晶片。高电阻率晶片可包括浓度通常极低的电活性掺杂剂，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。Cz生长硅晶片可在从约600℃到约1000℃的范围内的温度下经受热退火以便湮灭由在晶体生长期间并入的氧引起的热供体。在一些实施例中，单晶半导体处置晶片10具有至少100Ohm-cm、至少约500Ohm-cm、至少约1000Ohm-cm或甚至至少约3000Ohm-cm的最小块体电阻率，例如在约100Ohm-cm与约100,000Ohm-cm之间或在约500Ohm-cm与约100,000Ohm-cm之间或在约1000Ohm-cm与约100,00Ohm-cm之间或在约500Ohm-cm与约10,000Ohm-cm之间或在约750Ohm-cm与约10,000Ohm-cm之间或在约1000Ohm-cm与约10,000Ohm-cm之间或在约2000Ohm-cm与约10,000Ohm-cm之间或在约3000Ohm-cm与约10,000Ohm-cm之间或在约3000Ohm-cm与约5,000Ohm-cm之间。在一些实施例中，单晶半导体处置晶片10可包括p型掺杂剂，例如硼、镓、铝或铟。在一些实施例中，单晶半导体处置晶片10可包括n型掺杂剂，例如磷、锑或砷。用于制备高电阻率晶片的方法在所属领域中是已知的，且此类高电阻率晶片可购自商业供货商，例如太阳爱迪生半导体有限公司(SunEdisonSemiconductor Ltd.)(密苏里州圣彼得斯(St.Peters,MO)；先前是MEMC电子材料公司(MEMC Electronic Materials,Inc.))。
单晶半导体处置晶片10可包括单晶硅。单晶半导体处置晶片10可具有(100)、(110)或(111)晶体定向中的任一者，且可由结构的最终用途指定晶体定向的选择。
II.应力层的沉积
在本发明的方法的一些实施例中且参考图1A及1B，在单晶半导体处置晶片10的后表面14上沉积应力层20。应力层20可为能够将稳定拉伸应力引入处置晶片10中的任何材料且未引起非所要污染(例如，有机物、金属)。在一些实施例中，应力层20包括二氧化硅(SiO2)。在一些实施例中，应力层20包括氮化硅(Si3N4)。在一些实施例中，应力层20包括氮氧化硅，其可具有组合物SiOyNx，其中x具有在0与3之间的值，例如在0.1与3之间或在0.1与2.9之间，且y具有从0到2的值，例如在0.1与2之间或在0.1与1.9之间。在一些实施例中，应力层20包括多晶碳化硅(SiC)。在一些实施例中，应力层20包括碳掺杂硅(掺杂C的Si)。在一些实施例中，应力层20包括硼掺杂硅(掺杂B的Si)。
需要经沉积应力层20中的拉伸应力以实现约60微米与约180微米之间的3点晶片翘曲。取决于膜应力，表1中给定所需应力层20厚度。此要求适用于任何应力层20。应力随沉积方法、工艺条件(例如，PECVD的等离子体功率、PECVD及LPCVD的沉积温度)及所使用前驱体而变化。
表1
膜厚度(um) 最小膜应力(MPa) 最大膜应力(Mpa)
0.1 960 2880
0.2 480 1440
0.3 320 960
0.5 190 570
一般来说，可通过下列方法沉积应力层20：有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)或分子束外延法(MBE)。在一些实施例中，可通过下列方法沉积应力层20：化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。CVD反应器包括腔室，所述腔室包括反应器壁、衬板、基座、气体注射单元及温度控制单元。反应器的部件是由耐受前驱体材料且不与前驱体反应的材料制成。为了防止过热，冷却水可流动通过反应器的组件内的通道。衬底位于在受控温度下的基座上。基座是由耐受前驱体的材料制成，例如陶瓷、SiC或石墨。为了生长氮化物及相关材料，可使用石墨基座上的特殊涂层以防止受氨(NH3)气体腐蚀。由控制前驱体反应剂的比率的入口引入反应气体。取决于应力层的组合物，生长温度可在约200℃与约1200℃之间、在约200℃与约1150℃之间、在约200℃与约900℃之间、在约200℃与约500℃之间或在约900℃与约1200℃之间。应力层可在减压下形成，例如在约10-11托(约1×10-9Pa)到约760托(约101kPa)之间、或在约1托(约0.13kPa)与约400托(约53.3kPa)之间、优选在约10托(约1.33kPa)与约80托(约10.67kPa)之间。
在一些实施例中，应力层20包括二氧化硅(SiO2)。在一些实施例中，包括二氧化硅(SiO2)的应力层20可通过下列方法沉积于单晶半导体处置晶片10的后表面14上：物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。用于LPCVD或PECVD的硅前驱体包含正硅酸四乙酯(TEOS)、甲硅烷、四氢化硅(硅烷)、丙硅烷、乙硅烷、戊硅烷、新戊硅烷、丁硅烷、二氯硅烷(SiH2Cl2)、四氯化硅(SiCl4)等等。氧气体或臭氧气体是适用于生长二氧化硅应力层的氧源。生长温度可在约20℃与约1200℃之间，例如在约200℃与约1200℃之间，或在约200℃与约700℃之间，或在约200℃与约500℃之间。应力层可在减压下形成，例如在约10-11托(约1×10-9Pa)到约760托(约101kPa)之间或在约1托(约0.13kPa)与约400托(约53.3kPa)之间、优选在约10托(约1.33kPa)与约80托(约10.67kPa)之间。在一些实施例中，沉积于单晶半导体处置晶片10的后表面14上的包括二氧化硅的应力层20具有如沿单晶半导体处置晶片10的中心轴18测量的约1000埃与约20,000埃之间(例如如沿单晶半导体处置晶片10的中心轴18测量的约1000埃与约5000埃之间)的厚度。
在一些实施例中，应力层20包括氮化硅(Si3N4)。包括氮化硅的应力层20可通过下列方法沉积于单晶半导体处置晶片10的后表面14上：物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。用于LPCVD或PECVD的硅前驱体包含甲硅烷、四氢化硅(硅烷)、丙硅烷、乙硅烷、戊硅烷、新戊硅烷、丁硅烷、二氯硅烷(SiH2Cl2)、四氯化硅(SiCl4)等等。氮前驱体包含铵、苯肼、二甲肼、第三丁胺和氨。生长温度可在约200℃与约1200℃之间，例如在约200℃与约900℃之间。应力层可在减压下形成，例如在约10-11托(约1×10-9Pa)到约760托(约101kPa)之间，或在约1托(约0.13kPa)与约400托(约53.3kPa)之间，优选在约10托(约1.33kPa)与约80托(约10.67kPa)之间。沉积于单晶半导体处置晶片10的后表面14上的包括氮化硅的应力层20具有如沿单晶半导体处置晶片10的中心轴18测量的约500埃与约20,000埃之间(例如如沿单晶半导体处置晶片10的中心轴18测量的约1000埃与约5000埃之间)的厚度。
在一些实施例中，应力层20包括氮氧化硅，其可具有组合物SiOyNx，其中x具有在0与3之间的值，例如在0.1与3之间或在0.1与2.9之间，且y具有从0到2的值，例如在0.1与2之间或在0.1与1.9之间。可通过组合硅、氧及氮的前驱体来制备氮氧化硅，如上文关于氧化硅层及氮化硅层的制备描述。在一些实施例中，沉积于单晶半导体处置晶片10的后表面14上的包括氮氧化硅的应力层20具有如沿单晶半导体处置晶片10的中心轴18测量的约500埃与约20,000埃之间(例如如沿单晶半导体处置晶片10的中心轴18测量的约1000埃与约5000埃之间)的厚度。
在一些实施例中，应力层20包括多晶碳化硅或碳掺杂硅。包括多晶碳化硅或碳掺杂硅的应力层20可通过下列方法沉积于单晶半导体处置晶片10的后表面14上：物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。用于LPCVD或PECVD的硅前驱体包含甲硅烷、四氢化硅(硅烷)、丙硅烷、乙硅烷、戊硅烷、新戊硅烷、丁硅烷、二氯硅烷(SiH2Cl2)、四氯化硅(SiCl4)等等。适于CVD或PECVD的碳前驱体包含甲硅烷、甲烷、乙烷、乙烯等等。对于LPCVD沉积，甲硅烷是尤其优选前驱体，这是因为其提供碳及硅两者。对于PECVD沉积，优选前驱体包含硅烷及甲烷。在一些实施例中，多晶碳化硅层包括按原子计约35％与按原子计约65％之间的碳浓度，例如在按原子计约40％与按原子计约60％之间或按原子计约50％。在一些实施例中，碳掺杂非晶硅层包括按原子计至少约1％的碳浓度，例如在约1％与约50％之间或在约5％与约50％之间。生长温度可在约200℃与约1200℃之间，例如在约200℃与约900℃之间。应力层可在减压下形成，例如在约10-11托(约1×10-9Pa)到约760托(约101kPa)之间，或在约1托(约0.13kPa)与约400托(约53.3kPa)之间，优选在约10托(约1.33kPa)与约80托(约10.67kPa)之间。在一些实施例中，沉积于单晶半导体处置晶片10的后表面14上的包括多晶碳化硅的应力层20具有如沿单晶半导体处置晶片10的中心轴18测量的约500埃与约50,000埃之间(例如如沿单晶半导体处置晶片10的中心轴18测量的约500埃与约20,000埃之间，例如如沿单晶半导体处置晶片10的中心轴18测量的约500埃与约5,000埃之间)的厚度。
在一些实施例中，应力层20包括硼掺杂硅。包括硼掺杂硅的应力层20可通过下列方法沉积于单晶半导体处置晶片10的后表面14上：物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。用于LPCVD或PECVD的硅前驱体包含甲硅烷、四氢化硅(硅烷)、丙硅烷、乙硅烷、戊硅烷、新戊硅烷、丁硅烷、二氯硅烷(SiH2Cl2)、四氯化硅(SiCl4)等等。硼前驱体包含乙硼烷、氯化硼、1,3,5-三(N-甲基)硼氮炔。生长温度可在约200℃与约1200℃之间，例如在约200℃与约1150℃之间。在一些实施例中，沉积于单晶半导体处置晶片10的后表面14上包括硼掺杂硅的应力层20包括在约1×1017个原子/cm3与约1×1022个原子/cm3之间(例如在约1×1018个原子/cm3与约1×1021个原子/cm3之间)的硼掺杂剂浓度。应力层可在减压下形成，例如在约10-11托(约1×10- 9Pa)到约760托(约101kPa)之间，或在约1托(约0.13kPa)与约400托(约53.3kPa)之间，优选在约10托(约1.33kPa)与约80托(约10.67kPa)之间。在一些实施例中，沉积于单晶半导体处置晶片10的后表面14上的包括硼掺杂硅的应力层20具有如沿单晶半导体处置晶片10的中心轴18测量的约5000埃与约50,000埃之间(例如如沿单晶半导体处置晶片10的中心轴18测量的约1000埃与约20,000埃之间)的厚度。
III.晶片结合及分割
根据本发明的方法且参考图1B及1C，接着将包括应力层20的单晶半导体处置晶片10结合到单晶半导体供体晶片30。一般来说，单晶半导体供体晶片30包括两个主要大致平行表面32、34。平行表面中的一者是单晶半导体供体晶片30的前表面32，且另一平行表面是单晶半导体供体晶片30的后表面34。单晶半导体供体晶片30包括接合前表面32及后表面34的圆周边缘36。单晶半导体供体晶片30包括中心轴38，中心轴38垂直于两个主要大致平行表面32、34且还垂直于由前表面32与后表面34中间的点界定的中心平面。由于半导体晶片(例如，硅晶片)通常具有某一总厚度变化(TTV)、弯曲及翘曲，因此前表面32上的每一点与后表面34上的每一点之间的中点不会精确地落于平面内。然而，实际上，TTV、弯曲及翘曲通常相当小以致紧邻中点可被称为落于在前表面与后表面之间近似等距的假想中心平面内。
在优选实施例中，单晶半导体供体晶片30包括选自由下列各者组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合。本发明的单晶半导体供体晶片30通常具有至少约150mm、至少约200mm、至少约300mm、至少约450mm或更大的标称直径。晶片厚度可从约250微米变化到约1500微米，适当地在约500微米到约1000微米的范围内。在尤其优选实施例中，单晶半导体供体晶片30包括已从根据常规丘克拉斯基晶体生长方法或浮动区生长方法生长的单晶锭切割的单晶硅晶片。
单晶半导体供体晶片30经历标准工艺步骤，包含氧化、植入及植入后清洗。因此，单晶半导体供体晶片30额外包括分割平面40及与单晶半导体供体晶片30的前表面32接触的电介质层42。合适电介质层可包括选自下列各者的材料：二氧化硅、氮化硅、氮氧化硅、氧化铪、氧化钛、氧化锆、氧化镧、氧化钡及其组合。在一些实施例中，电介质层具有至少约5纳米厚、至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间，在约10纳米与约5,000纳米之间，在约50纳米与约400纳米之间，或在约100纳米与约400纳米之间(例如约50纳米、100纳米或200纳米)，或在约100纳米与约800纳米之间(例如约600纳米)。
在一些实施例中，电介质层包括选自由下列各者组成的群组的一或多个绝缘材料：二氧化硅、氮化硅、氮氧化硅及其任何组合。在一些实施例中，电介质层具有至少约5纳米厚、至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间，在约10纳米与约5,000纳米之间，在约50纳米与约400纳米之间，或在约100纳米与约400纳米之间(例如约50纳米、100纳米或200纳米)，或在约100纳米与约800纳米之间(例如约600纳米)。
在一些实施例中，电介质层包括多个绝缘材料层。电介质层可包括两个绝缘层、三个绝缘层或更多绝缘层。每一绝缘层可包括选自下列各者的材料：二氧化硅、氮氧化硅、氮化硅、氧化铪、氧化钛、氧化锆、氧化镧、氧化钡及其任何组合。在一些实施例中，每一绝缘层可包括选自由下列各者组成的群组的材料：二氧化硅、氮化硅、氮氧化硅及其任何组合。每一绝缘层可具有至少约5纳米厚、至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间，在约10纳米与约5,000纳米之间，在约50纳米与约400纳米之间，或在约100纳米与约400纳米之间(例如约50纳米、100纳米或200纳米)，或在约100纳米与约800纳米之间(例如约600纳米)。
可通过常规离子植入方法接着退火经结合结构(参见图1D)来制备单晶半导体供体晶片30的分割平面40。可在市售仪器(例如应用材料公司(Applied Materials)的Quantum II、Quantum LEAP或Quantum X)中实行离子植入。经植入离子包含He、H、H2或其组合。依据足以在半导体供体衬底中形成损伤层的密度及持续时间实行离子植入。植入密度可在从约1012个离子/cm2到约1017个离子/cm2(例如从约1014个离子/cm2到约1017个离子/cm2，例如从约1015个离子/cm2到约1016个离子/cm2)的范围内。植入能量可在从约1keV到约3,000keV(例如从约5keV到约1,000keV，或从约5keV到约200keV，或从约5keV到约100keV，或从约5keV到约80keV)的范围内。植入深度确定转移到处置衬底上的材料的量。在一些实施例中，可期望单晶半导体供体晶片30在植入的后经历清洗。在一些优选实施例中，清洗可包含过氧硫酸清洗(Piranha clean)，其后接着DI水冲洗及SC1/SC2清洗。
在一些实施例中，使经离子植入且任选地经清洗的单晶半导体供体晶片30经历氧等离子体及/或氮等离子体表面活化。在一些实施例中，氧等离子体表面活化工具是市售工具，例如购自EV集团(EV Group)的工具，例如810L低温等离子体激活系统(810LT Low Temp Plasma Activation System)。将经离子植入且任选地经清洗的单晶半导体供体晶片装载到腔室中。抽空腔室并用O2回填到低于大气的压力以借此产生等离子体。将单晶半导体供体晶片30暴露于此等离子体达所要时间(其可在从约1秒到约120秒的范围内)。执行氧等离子体表面氧化以便使单晶半导体供体晶片30的前表面亲水且可退火以结合到根据上文描述的方法制备的单晶半导体处置晶片10。
根据本发明的方法且参考图1D，接着使包括电介质层42的单晶半导体供体晶片30的亲水前表面层32及单晶半导体处置晶片10的前表面12紧密接触以借此形成经结合结构50。由于机械结合相对弱，因此进一步退火经结合结构50以固化单晶半导体供体晶片30与单晶半导体处置晶片10之间的结合。在本发明的一些实施例中，在足以于单晶半导体供体晶片30中形成经热活化分割平面40的温度下退火经结合结构50。合适工具的实例可为简单箱式炉，例如蓝M模型(Blue M model)。在一些优选实施例中，在从约200℃到约1200℃(例如从约225℃到约500℃，优选约300℃)或从约500℃到约1200℃(例如从约800℃到约1200℃)的温度下退火经结合结构50。热退火可发生达从约0.5小时到约10小时的持续时间，优选约2小时的持续时间。这些温度范围内的热退火足以形成经热活化分割平面40。在用来活化分割平面的热退火之后，可分割经结合结构50。
在热退火之后且参考图1D及1E，单晶半导体供体晶片30与单晶半导体处置晶片10之间的结合足够强以经由在分割平面40处分割经结合结构50来起始层转移。分割可根据所属领域中已知的技术而发生。在一些实施例中，可将经结合结构50放置于常规分割站中，其一侧附接到固定吸盘且另一侧通过额外吸盘附接于铰接臂上。裂缝在吸盘附接附近起始且可移动臂绕铰链枢转以分割经结合结构50以借此形成经分割结构60。分割移除单晶半导体供体晶片30的部分，借此在绝缘体上半导体分割结构60上留下一单晶半导体装置层62(优选单晶硅装置层)。在一些实施例中，单晶半导体装置层62在约40埃与约1000埃之间，例如在约100埃与约500埃之间。
在分割之后，使经分割结构60经历高温退火以便进一步强化经转移单晶半导体装置层62与单晶半导体处置晶片10之间的结合。合适工具的实例可为垂直炉，例如ASM A400。在一些优选实施例中，在从约1000℃到约1200℃的温度下(优选在约1000℃下)退火经分割结构60。热退火可发生达从约0.5小时到约8小时的持续时间，优选约4小时的持续时间。这些温度范围内的热退火足以强化经转移单晶半导体装置层62与单晶半导体处置晶片10之间的结合。
IV.晶片平整
在分割及退火之后且参考图1F，使经分割结构60经历清洗过程，所述清洗过程经设计以移除薄热氧化物且清洗来自单晶半导体装置层62的经暴露表面的粒子。视需要可例如在标准SC1/SC2溶液中清洗晶片。
在一些实施例中，可使单晶半导体装置层62的经暴露表面64达到所要厚度及平整度。在多层结构(例如，绝缘体上半导体结构)的制造中(与所使用的分割方法无关)，经转移单晶半导体装置层62的经暴露表面64的表面粗糙度相对粗糙。通常，表面粗糙度可大于100埃，如通过在30微米×30微米表面区域内的均方根表面粗糙度测量。通常，通过原子力显微法在30微米×30微米表面区域内测量表面粗糙度。
用来加工粗糙表面的方法包含等离子体蚀刻、化学机械抛光(CMP)、惰性或减压环境中的高温退火及外延平整。
等离子体蚀刻是在低温状况(例如，通常小于约600℃)下发生。在此温度状况下，硅原子的表面扩散率是低的。因此，常规制备结构的等离子体蚀刻可仅实现10埃的数量级的均方根粗糙度。归因于高表面粗糙度，在CMOS SOI制造中通常不使用此方法。
化学机械抛光(CMP)可能够在1.0埃到1.5埃(如通过均方根方法在30um×30um表面区域内计算)的数量级使硅装置层的经暴露表面平整。然而，CMP的缺点是其无法实现均匀蚀刻，从而导致厚度均匀性顾虑。先进CMOS装置技术需要严格单晶半导体装置层62厚度均匀性(例如，在<10埃到20埃的范围内)，其超过典型CMP工艺的能力。CMP整饰可仅适用于具有对装置层的相对宽松厚度均匀性要求的绝缘体上半导体结构(例如，绝缘体上硅结构)。
惰性(例如，Ar、He)或减压环境(例如，H2)中的高温退火需要大量热预算。因此，温度可在从约1000℃到约1200℃的范围内，且持续时间可在从约1分钟到约6小时(例如在约2小时与6小时之间)的范围内。根据常规技术，晶片滑移及硅去湿是常见问题。通过高温及长处理时间实现表面扩散。然而，归因于单晶半导体装置层62与下伏电介质(例如，SiO2)层之间的热膨胀系数的失配，长程表面粗糙度仍受单晶半导体装置层62中的压缩应力约束。典型粗糙度为2埃的数量级，如通过均方根方法在30um×30um表面区域内计算。根据本发明，在约1000℃与约1200℃之间的温度下，Si表面上的Si原子的迁移率对于有效表面扩散是足够高的。用于表面扩散的驱动力是随局部表面曲率及应力而变化的化学梯度。拉伸应力促进从峰到谷的表面扩散使得表面变得平整。高温及拉伸应力是有效表面平整的标准。
外延平整是热过程，其在水平流动单晶片外延反应器中采用与载气(通常H2)组合的蚀刻气体(例如Cl2或HCl)，以在相对高温度下(例如在约900℃与约1150℃之间或在约1000℃与约1100℃之间)使单晶半导体装置层62表面平整。过程持续时间为约几分钟，例如在约1分钟与约60分钟之间。由于有限热预算，经整饰单晶半导体装置层62的表面粗糙度通常在2埃到4埃的数量级，如通过均方根方法在30um×30um表面区域内计算。然而，常规外延平整无法将粗糙度从～100A(在30um×30um表面扫描内的均方根方法)减小到1埃与1.5埃之间，如通过均方根方法在30um×30um表面区域内计算。再次，粗糙度受限于单晶半导体装置层62中的压缩应力。根据本发明的方法，必须在高温(例如1000℃及更高)下实现单晶半导体装置层62中的拉伸应力对平整的影响。基本机制是拉伸应力促成波状表面上的化学梯度，其驱动从表面的峰移动到谷的表面原子的扩散。
根据本发明的方法，单晶半导体装置层62的经暴露表面可经历平整工艺(例如外延平整及/或化学机械抛光(CMP))，以将表面粗糙度减小到优选RMS2×2um2的水平，其小于约2埃、甚至更好小于约1.5埃，或甚至小于约1.0埃，例如在约0.8埃与约1.2埃之间或在约0.8埃与约1.0埃之间。根据下列方程式计算均方根。
粗糙度轮廓含有沿迹线的有序、等距点，且yi是从平均线到数据点的垂直距离。在30微米×30微米表面区域内测量粗糙度。
任选地，取决于多层结构的最终用途的要求，后侧层可经移除或可留在处置晶片上。优选地，在使单晶半导体装置层62平整之后移除后侧层。一旦使单晶半导体装置层62平整，移除后侧应力层将不变更表面粗糙度。例如，可使用等离子体蚀刻或湿蚀刻(如在常规晶片清洗工具中具有5体积％到49体积％浓度的HF溶液)移除二氧化硅层。
已详细描述本发明，将明白在不背离所附权利要求书中定义的本发明的范围的情况下，修改及变化是可能的。
实例
下列非限制性实例经提供以进一步说明本发明。
实例1
在单晶硅处置晶片的后表面上沉积包括硼掺杂硅的应力层。对于每一晶片，应力层的厚度是4微米。使用硼浓度为1×1021个原子/cm3的浓度的硼掺杂硅应力层(“高应力层”或“高SL”)沉积第一晶片。使用硼浓度为1×1018个原子/cm3的浓度的硼掺杂硅应力层(“低应力层”或“低SL”)沉积第二晶片。使用硼浓度为1×1020个原子/cm3的浓度的硼掺杂硅应力层(“中间应力层”或“中间SL”)沉积第三晶片。在此实例中，处置晶片包括300mm直径P单晶硅晶片。晶片的厚度是775微米，且每一晶片经硼掺杂到1.0×1015个原子/cm3的浓度。硼掺杂外延层分别使用三氯硅烷(TCS)及乙硼烷作为Si及硼前驱体而沉积于晶片的后侧上。将ASM E3200外延反应器用于在大气压下且在1100℃的温度下使用H2载气沉积硼掺杂硅后侧层。后侧硼掺杂硅层沉积到4微米的厚度。
根据SMART技术制备五个绝缘体上硅结构。在层转移过程之后，绝缘体上硅结构包括处置晶片，所述处置晶片具有：硼掺杂硅后侧层；二氧化硅电介质层，其具有250埃的厚度；及单晶硅装置层，其具有500埃的厚度。通过在相同ASM E3200外延反应器中使用H2载气及HCl在1000℃的温度下且在2.8托的分压下持续200秒的外延平整而使单晶硅装置层的经暴露表面平整。制备包括处置晶片的三个SOI结构，所述处置晶片包括高应力层、中间应力层及低应力层。制备包括不具有应力层的处置晶片的又两个SOI结构。控制SOI样本不接收外延平整工艺。无应力层样本经历与包括后侧应力层的结构相同的外延平整工艺。
图2中展示如通过均方根方法在30um×30um表面区域内测量的表面粗糙度。如图2中展示，经制备不具有应力层(标记为无SL及控制)的两个SOI结构展现约1.9埃或2埃的装置层的经平整暴露表面。对于经制备具有后侧应力层的SOI结构，装置层的经暴露表面的粗糙度随硼的浓度增大而减小。高SL结构具有1.2埃的最佳粗糙度，这是可实现的最平整表面。
在介绍本发明或其优选实施例的元件时，冠词“一”、“所述(the)”及“所述(said)”希望意味着存在所述元件中的一或多者。术语“包括”、“包含”及“具有”希望包含性且意味着存在除所列元件以外的额外元件。
鉴于上文，可见实现本发明的若干目的且获得其它有利结果。
由于可在不背离本发明的范围的情况下对上述产品及方法作出各种变更，因此希望上文描述中含有且所附图式中展示的所有事物应被解释为阐释性且无限制意义。

Claims (49)

1.一种制备多层结构的方法，所述方法包括：
在单晶半导体处置晶片的后表面上沉积二氧化硅层，其中所述单晶半导体处置晶片包括：两个主要平行表面，所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面；圆周边缘，其接合所述单晶半导体处置晶片的所述前表面及所述后表面；中心轴，其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面；及块体区域，其在所述半导体处置衬底的所述前表面与所述后表面之间；
将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括：两个主要大致平行表面，所述两个主要大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要大致平行表面中的另一者是所述单晶半导体供体晶片的后表面；圆周边缘，其接合所述单晶半导体供体晶片的所述前表面及所述后表面；及块体区域，其在所述单晶半导体供体晶片的所述前表面与所述后表面之间，且进一步其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；
在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的所述二氧化硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及
使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
2.根据权利要求1所述的方法，其中所述单晶半导体处置晶片包括从通过丘克拉斯基方法或浮动区方法生长的单晶硅锭切割的单晶硅晶片。
3.根据权利要求1所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述二氧化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约1000埃与约20,000埃之间的厚度。
4.根据权利要求1所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述二氧化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约1000埃与约5000埃之间的厚度。
5.根据权利要求1所述的方法，其中在所述单晶半导体处置晶片的所述后表面上沉积二氧化硅层的同时在所述单晶半导体处置晶片的所述前表面上沉积所述二氧化硅层，且所述方法进一步包括在所述结合步骤之前移除沉积于所述单晶半导体处置晶片的所述前表面上的所述二氧化硅层。
6.根据权利要求1所述的方法，其中所述单晶半导体装置层在如沿所述单晶半导体处置晶片的所述中心轴测量的约40埃厚与约1000埃厚之间。
7.根据权利要求1所述的方法，其中所述单晶半导体装置层包括单晶硅。
8.根据权利要求1所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约1.5埃的均方根表面粗糙度。
9.根据权利要求1所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约1.0埃的均方根表面粗糙度。
10.根据权利要求1所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.2埃之间的均方根表面粗糙度。
11.根据权利要求1所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.0埃之间的均方根表面粗糙度。
12.根据权利要求1所述的方法，其中通过外延平整使所述单晶半导体装置层的所述经暴露表面平整。
13.一种制备多层结构的方法，所述方法包括：
在单晶半导体处置晶片的后表面上沉积氮化硅层，其中所述单晶半导体处置晶片包括：两个主要平行表面，所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面；圆周边缘，其接合所述单晶半导体处置晶片的所述前表面及所述后表面；中心轴，其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面；及块体区域，其在所述半导体处置衬底的所述前表面与所述后表面之间；
将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括：两个主要大致平行表面，所述两个主要大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要大致平行表面中的另一者是所述单晶半导体供体晶片的后表面；圆周边缘，其接合所述单晶半导体供体晶片的所述前表面及所述后表面；及块体区域，其在所述单晶半导体供体晶片的所述前表面与所述后表面之间，且进一步其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；
在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的所述氮化硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及
使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
14.根据权利要求13所述的方法，其中所述单晶半导体处置晶片包括从通过丘克拉斯基方法或浮动区方法生长的单晶硅锭切割的单晶硅晶片。
15.根据权利要求13所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述氮化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约500埃与约20,000埃之间的厚度。
16.根据权利要求13所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述氮化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约1000埃与约5000埃之间的厚度。
17.根据权利要求13所述的方法，其中所述单晶半导体装置层的厚度是在如沿所述单晶半导体处置晶片的所述中心轴测量的约40埃与约1000埃之间。
18.根据权利要求13所述的方法，其中所述单晶半导体装置层包括单晶硅。
19.根据权利要求13所述的方法，其中所述单晶半导体装置层的所述经暴露表面到在30微米×30微米表面区域内小于约1.5埃的均方根表面粗糙度。
20.根据权利要求13所述的方法，其中所述单晶半导体装置层的所述经暴露表面到在30微米×30微米表面区域内小于约1.0埃的均方根表面粗糙度。
21.根据权利要求13所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.2埃之间的均方根表面粗糙度。
22.根据权利要求13所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.0埃之间的均方根表面粗糙度。
23.根据权利要求13所述的方法，其中通过外延平整使所述单晶半导体装置层的所述经暴露表面平整。
24.一种制备多层结构的方法，所述方法包括：
在单晶半导体处置晶片的后表面上沉积多晶碳化硅层，其中所述单晶半导体处置晶片包括：两个主要平行表面，所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面；圆周边缘，其接合所述单晶半导体处置晶片的所述前表面及所述后表面；中心轴，其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面；及块体区域，其在所述半导体处置衬底的所述前表面与所述后表面之间；
将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括：两个主要大致平行表面，所述两个主要大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要大致平行表面中的另一者是所述单晶半导体供体晶片的后表面；圆周边缘，其接合所述单晶半导体供体晶片的所述前表面及所述后表面；及块体区域，其在所述单晶半导体供体晶片的所述前表面与所述后表面之间，且进一步其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；
在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的所述多晶碳化硅层或碳掺杂硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及
使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
25.根据权利要求24所述的方法，其中所述多晶碳化硅层包括在约5原子％与约50原子％之间的碳。
26.根据权利要求24所述的方法，其中所述单晶半导体处置晶片包括从通过丘克拉斯基方法或浮动区方法生长的单晶硅锭切割的单晶硅晶片。
27.根据权利要求24所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述多晶碳化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约500埃与约50,000埃之间的厚度。
28.根据权利要求24所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述多晶碳化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约500埃与约20,000埃之间的厚度。
29.根据权利要求24所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述多晶碳化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约500埃与约5,000埃之间的厚度。
30.根据权利要求24所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述多晶碳化硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约40埃与约1000埃之间的厚度。
31.根据权利要求24所述的方法，其中所述单晶半导体装置层包括单晶硅。
32.根据权利要求24所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约1.5埃的均方根表面粗糙度。
33.根据权利要求24所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约1.0埃的均方根表面粗糙度。
34.根据权利要求24所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.2埃之间的均方根表面粗糙度。
35.根据权利要求24所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.0埃之间的均方根表面粗糙度。
36.根据权利要求24所述的方法，其中通过外延平整使所述单晶半导体装置层的所述经暴露表面平整。
37.一种制备多层结构的方法，所述方法包括：
在单晶半导体处置晶片的后表面上沉积硼掺杂硅层，其中所述单晶半导体处置晶片包括：两个主要平行表面，所述两个主要平行表面中的一者是所述单晶半导体处置晶片的所述后表面且所述两个主要平行表面中的另一者是所述单晶半导体处置晶片的前表面；圆周边缘，其接合所述单晶半导体处置晶片的所述前表面及所述后表面；中心轴，其垂直于所述单晶半导体处置晶片的所述前表面及所述后表面；及块体区域，其在所述半导体处置衬底的所述前表面与所述后表面之间；
将所述单晶半导体处置晶片的所述前表面结合到单晶半导体供体晶片的前表面以借此形成经结合结构，其中所述单晶半导体供体晶片包括：两个主要大致平行表面，所述两个主要大致平行表面中的一者是所述单晶半导体供体晶片的所述前表面且所述两个主要大致平行表面中的另一者是所述单晶半导体供体晶片的后表面；圆周边缘，其接合所述单晶半导体供体晶片的所述前表面及所述后表面；及块体区域，其在所述单晶半导体供体晶片的所述前表面与所述后表面之间，且进一步其中所述单晶半导体供体晶片的所述前表面包括电介质层且所述块体区域包括分割平面；
在所述单晶半导体供体晶片的所述分割平面处机械地分割所述经结合结构以借此制备经分割结构，所述经分割结构包括与所述单晶半导体处置晶片的所述后表面接触的所述硼掺杂硅层、所述单晶半导体处置晶片、与所述单晶半导体处置晶片的所述前表面接触的所述电介质层及单晶半导体装置层，其中所述单晶半导体装置层包括经暴露表面；及
使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内小于约2埃的均方根表面粗糙度以借此制备所述多层结构。
38.根据权利要求37所述的方法，其中所述单晶半导体处置晶片包括从通过丘克拉斯基方法或浮动区方法生长的单晶硅锭切割的单晶硅晶片。
39.根据权利要求37所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述硼掺杂硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约500埃与约50,000埃之间的厚度。
40.根据权利要求37所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述硼掺杂硅层具有如沿所述单晶半导体处置晶片的所述中心轴测量的约1000埃与约20,000埃之间的厚度。
41.根据权利要求37所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述硼掺杂硅层包括在约1×1017个原子/cm3与约1×1022个原子/cm3之间的硼掺杂剂浓度。
42.根据权利要求37所述的方法，其中沉积于所述单晶半导体处置晶片的所述后表面上的所述硼掺杂硅层包括在约1×1018个原子/cm3与约1×1021个原子/cm3之间的硼掺杂剂浓度。
43.根据权利要求37所述的方法，其中所述单晶半导体装置层的厚度是在如沿所述单晶半导体处置晶片的所述中心轴测量的约40埃与约1000埃之间。
44.根据权利要求37所述的方法，其中所述单晶半导体装置层包括单晶硅。
45.根据权利要求37所述的方法，其中所述单晶半导体装置层的所述经暴露表面到在30微米×30微米表面区域内小于约1.5埃的均方根表面粗糙度。
46.根据权利要求37所述的方法，其中所述单晶半导体装置层的所述经暴露表面到在30微米×30微米表面区域内小于约1.0埃的均方根表面粗糙度。
47.根据权利要求37所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.2埃之间的均方根表面粗糙度。
48.根据权利要求37所述的方法，其中使所述单晶半导体装置层的所述经暴露表面平整到在30微米×30微米表面区域内约0.8埃与约1.0埃之间的均方根表面粗糙度。
49.根据权利要求37所述的方法，其中通过外延平整使所述单晶半导体装置层的所述经暴露表面平整。
CN201680079658.3A 2015-11-20 2016-11-15 使半导体表面平整的制造方法 Active CN108780776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311166725.3A CN117198983A (zh) 2015-11-20 2016-11-15 使半导体表面平整的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562257764P 2015-11-20 2015-11-20
US62/257,764 2015-11-20
PCT/US2016/062050 WO2017087393A1 (en) 2015-11-20 2016-11-15 Manufacturing method of smoothing a semiconductor surface

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311166725.3A Division CN117198983A (zh) 2015-11-20 2016-11-15 使半导体表面平整的制造方法

Publications (2)

Publication Number Publication Date
CN108780776A true CN108780776A (zh) 2018-11-09
CN108780776B CN108780776B (zh) 2023-09-29

Family

ID=57485896

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311166725.3A Pending CN117198983A (zh) 2015-11-20 2016-11-15 使半导体表面平整的制造方法
CN201680079658.3A Active CN108780776B (zh) 2015-11-20 2016-11-15 使半导体表面平整的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311166725.3A Pending CN117198983A (zh) 2015-11-20 2016-11-15 使半导体表面平整的制造方法

Country Status (7)

Country Link
US (4) US10529616B2 (zh)
EP (1) EP3378094B1 (zh)
JP (1) JP6749394B2 (zh)
CN (2) CN117198983A (zh)
SG (2) SG10201913407TA (zh)
TW (2) TWI693640B (zh)
WO (1) WO2017087393A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US10014311B2 (en) * 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
KR102390772B1 (ko) * 2017-07-14 2022-04-25 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법
US10916416B2 (en) 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
EP3785293B1 (en) * 2018-04-27 2023-06-07 GlobalWafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
US20220216048A1 (en) * 2021-01-06 2022-07-07 Applied Materials, Inc. Doped silicon nitride for 3d nand
CN113483722B (zh) * 2021-08-24 2024-01-26 西安奕斯伟材料科技股份有限公司 硅片边缘粗糙度检测治具及检测方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006567A2 (en) * 1998-12-04 2000-06-07 Canon Kabushiki Kaisha Method of manufacturing semiconductor wafer method of using and utilizing the same
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
JP2006114847A (ja) * 2004-10-18 2006-04-27 Sony Corp 半導体装置、及び貼り合わせ基板の製造方法
US20060214225A1 (en) * 2005-03-24 2006-09-28 International Business Machines Corporation High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods
US20070281172A1 (en) * 2006-05-31 2007-12-06 James Gregory Couillard Semiconductor on insulator structure made using radiation annealing
WO2008025475A2 (en) * 2006-08-30 2008-03-06 Siltronic Ag Multilayered semiconductor wafer and process for manufacturing the same
WO2009031392A1 (ja) * 2007-09-07 2009-03-12 Sumco Corporation 貼り合わせウェーハの製造方法
US20090111236A1 (en) * 2007-10-31 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US20090117716A1 (en) * 2007-10-30 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
JP2010225830A (ja) * 2009-03-24 2010-10-07 Mitsumi Electric Co Ltd 半導体装置の製造方法
WO2012043616A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP2012146694A (ja) * 2011-01-06 2012-08-02 Denso Corp 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
CN102770955A (zh) * 2010-02-25 2012-11-07 Memc电子材料有限公司 减小soi结构中的未接合区的宽度的方法以及由该方法制造的晶片和soi结构
CN103241705A (zh) * 2012-02-03 2013-08-14 中国科学院微电子研究所 硅腐蚀局部终止层制作方法
CN103339713A (zh) * 2011-01-31 2013-10-02 Memc电子材料有限公司 用于降低soi结构的器件层中的金属含量的方法以及通过该方法制造的soi结构
CN104051273A (zh) * 2013-03-15 2014-09-17 国际商业机器公司 用于在最大化通道应力水平的同时减小短通道效应的刻面本征外延缓冲层及其形成方法
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909304A (en) 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
FR2765393B1 (fr) 1997-06-25 2001-11-30 France Telecom Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
KR20060118437A (ko) 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7018882B2 (en) 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
CN101036222A (zh) 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
WO2006047264A1 (en) 2004-10-21 2006-05-04 Advanced Neuromodulation Systems, Inc. Peripheral nerve stimulation to treat auditory dysfunction
US20090011236A1 (en) 2005-02-25 2009-01-08 Mitsubishi Chemical Process for Continuous Production of Polyester, Polyester Prepolymer Granule and Polyester
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
GB2437995A (en) * 2006-05-11 2007-11-14 X Fab Semiconductor Foundries Semiconductor processing
EP1858071A1 (en) * 2006-05-18 2007-11-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP2008244032A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置及びその製造方法
CN101681807B (zh) 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
CN102099894B (zh) * 2008-08-27 2014-04-16 S.O.I.Tec绝缘体上硅技术公司 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法
JP2010251724A (ja) 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8252624B2 (en) 2010-01-18 2012-08-28 Applied Materials, Inc. Method of manufacturing thin film solar cells having a high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
WO2011118643A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 留置針組立体
FR2961515B1 (fr) 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
JP6004285B2 (ja) 2010-12-24 2016-10-05 クォルコム・インコーポレイテッド 半導体デバイスのためのトラップリッチ層
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US20120235283A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
WO2014113503A1 (en) * 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9209069B2 (en) 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
WO2015119742A1 (en) 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2016007088A1 (en) * 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
US20170330747A1 (en) * 2014-12-05 2017-11-16 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method and composite substrate
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9704765B2 (en) 2015-07-31 2017-07-11 Polar Semiconductor, Llc Method of controlling etch-pattern density and device made using such method
FR3048548B1 (fr) 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006567A2 (en) * 1998-12-04 2000-06-07 Canon Kabushiki Kaisha Method of manufacturing semiconductor wafer method of using and utilizing the same
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
JP2006114847A (ja) * 2004-10-18 2006-04-27 Sony Corp 半導体装置、及び貼り合わせ基板の製造方法
US20060214225A1 (en) * 2005-03-24 2006-09-28 International Business Machines Corporation High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods
US20070281172A1 (en) * 2006-05-31 2007-12-06 James Gregory Couillard Semiconductor on insulator structure made using radiation annealing
WO2008025475A2 (en) * 2006-08-30 2008-03-06 Siltronic Ag Multilayered semiconductor wafer and process for manufacturing the same
CN101501836A (zh) * 2006-08-30 2009-08-05 硅电子股份公司 多层半导体晶片及其制造方法
WO2009031392A1 (ja) * 2007-09-07 2009-03-12 Sumco Corporation 貼り合わせウェーハの製造方法
US20090117716A1 (en) * 2007-10-30 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US20090111236A1 (en) * 2007-10-31 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010225830A (ja) * 2009-03-24 2010-10-07 Mitsumi Electric Co Ltd 半導体装置の製造方法
CN102770955A (zh) * 2010-02-25 2012-11-07 Memc电子材料有限公司 减小soi结构中的未接合区的宽度的方法以及由该方法制造的晶片和soi结构
WO2012043616A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP2012146694A (ja) * 2011-01-06 2012-08-02 Denso Corp 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
CN103339713A (zh) * 2011-01-31 2013-10-02 Memc电子材料有限公司 用于降低soi结构的器件层中的金属含量的方法以及通过该方法制造的soi结构
CN103241705A (zh) * 2012-02-03 2013-08-14 中国科学院微电子研究所 硅腐蚀局部终止层制作方法
CN104051273A (zh) * 2013-03-15 2014-09-17 国际商业机器公司 用于在最大化通道应力水平的同时减小短通道效应的刻面本征外延缓冲层及其形成方法
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof

Also Published As

Publication number Publication date
WO2017087393A1 (en) 2017-05-26
TWI693640B (zh) 2020-05-11
JP6749394B2 (ja) 2020-09-02
US10529616B2 (en) 2020-01-07
SG11201804271QA (en) 2018-06-28
US10755966B2 (en) 2020-08-25
US20180330983A1 (en) 2018-11-15
US20190385901A1 (en) 2019-12-19
US20200411364A1 (en) 2020-12-31
US10818539B2 (en) 2020-10-27
US10985049B2 (en) 2021-04-20
JP2019501523A (ja) 2019-01-17
US20190333804A1 (en) 2019-10-31
TW201828364A (zh) 2018-08-01
TWI626690B (zh) 2018-06-11
SG10201913407TA (en) 2020-03-30
CN117198983A (zh) 2023-12-08
CN108780776B (zh) 2023-09-29
EP3378094A1 (en) 2018-09-26
TW201730961A (zh) 2017-09-01
EP3378094B1 (en) 2021-09-15

Similar Documents

Publication Publication Date Title
CN108780776A (zh) 使半导体表面平整的制造方法
JP6980071B2 (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
JP6517360B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
TWI727123B (zh) 高電阻率絕緣體上矽結構及其製造方法
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
JP7191886B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
EP3195352B1 (en) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant