JP2010225830A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010225830A JP2010225830A JP2009071263A JP2009071263A JP2010225830A JP 2010225830 A JP2010225830 A JP 2010225830A JP 2009071263 A JP2009071263 A JP 2009071263A JP 2009071263 A JP2009071263 A JP 2009071263A JP 2010225830 A JP2010225830 A JP 2010225830A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- back surface
- stress
- stress film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
【課題】 ウエハの反りを低減し、この反りを原因とする保護膜の成膜異常や開口サイズのバラツキを防止することができる半導体装置の製造方法を提供する。
【解決手段】 ウエハ1の反りを低減させる応力を有する応力膜2をウエハ1の両面に形成する応力膜形成工程と、ウエハ1の裏面に形成された応力膜2の上に裏面保護レジスト3を塗布する裏面保護レジスト塗布工程と、裏面保護レジスト3をエッチングマスクとしてエッチングし、ウエハ1の表面に形成された応力膜2を除去する表面応力膜除去工程と、ウエハ1の裏面に塗布した裏面保護レジスト3を除去する裏面保護レジスト除去工程とをウエハ1に配線を形成する前に行う。
【選択図】 図1
【解決手段】 ウエハ1の反りを低減させる応力を有する応力膜2をウエハ1の両面に形成する応力膜形成工程と、ウエハ1の裏面に形成された応力膜2の上に裏面保護レジスト3を塗布する裏面保護レジスト塗布工程と、裏面保護レジスト3をエッチングマスクとしてエッチングし、ウエハ1の表面に形成された応力膜2を除去する表面応力膜除去工程と、ウエハ1の裏面に塗布した裏面保護レジスト3を除去する裏面保護レジスト除去工程とをウエハ1に配線を形成する前に行う。
【選択図】 図1
Description
本発明は、ウエハの反りを予め低減することによって、ウエハの反りを原因とする保護膜の成膜異常や開口サイズのバラツキを防止することができる半導体装置の製造方法に関するものである。
従来、半導体装置では、ウエハが反っている場合、安定的に載置できないためにプロセス異常を起こしたり、搬送中に割れてしまったり、あるいはフォトリソグラフィ工程においてフォーカスマージンを確保しにくくなるという問題がある。特に、近年、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)や絶縁ゲートバイポーラトランジスタ(IGBT)等の大電力系半導体素子や、センサー等を集積化したMEMS(Micro Electro Mechanical Systems)の需要が高まっているが、これらの半導体素子においては、製造原価の低減や特性改善の目的でウエハの薄板化が進んでおり、より一層反り易くなっている。
このような問題を解決するものとして、例えば、特開2007−165663号公報には、半導体ウエハの全面を覆う導電性膜を形成し、この導電性膜が有する応力の働く方向とは逆方向の応力を有する応力緩和膜を導電性膜上に形成し、前記応力緩和膜上に形成したフォトレジスト膜をパターニングした後、このフォトレジスト膜をマスクとして応力緩和膜の一部を除去し、この応力緩和膜から露出した導電性膜を除去してパワーデバイスと電気的に接続される配線層を形成する半導体装置の製造方法が提案されている(特許文献1)。
しかしながら、特許文献1に記載された発明は、単に、配線層を構成する導電成膜の応力を緩和するためのものである。したがって、配線層を形成する際に、応力緩和膜をエッチングで除去してしまうため、配線を形成した後はウエハが再び反った状態になるおそれがある。この場合、その後の工程において、以下のような悪影響を及ぼしてしまうという問題がある。
具体的には、ウエハの製造工程では、一般的に、配線を形成した後に保護膜(パッシベーション膜)を被覆し、この保護膜のうちボンディングパッドに対応する部分を開口するようになっている。しかしながら、特許文献1では、前記保護膜を形成する前に応力緩和膜を除去してしまうため、ウエハが反った状態で保護膜を形成してしまうことになる。
したがって、例えば、保護膜としてプラズマ窒化膜をプラズマCVD(Chemical Vapor Deposition)法によって形成する場合、わずかな反りでも放電異常を起こしてしまうという問題がある。また、プラズマ窒化膜は、図6に示すように、ウエハの反り量が大きいほど、膜厚が目標値よりも薄くなってしまう傾向にある。このため、膜質が悪化してしまうという問題がある。
また、保護膜としてポリイミド膜を塗布した場合、図7に示すように、ベークステージや下部電極からの熱がウエハの中央部に伝わりにくくなるため中央部と周縁部において温度にバラツキが生じ、開口寸法にバラツキが発生する。この場合、開口が小さ過ぎると、図8に示すように、ワイヤボンディングしたときの溶接部がはみ出し、ボンディング不良を起こすおそれがある。一方、開口が大き過ぎると、図9に示すように、水分等が浸入し易くなるため耐湿性が低下し、配線が腐食してしまうという問題がある。
本発明は、このような問題点を解決するためになされたものであって、ウエハの反りを低減し、この反りを原因とする保護膜の成膜異常や開口サイズのバラツキを防止することができる半導体装置の製造方法を提供することを目的としている。
本発明に係るウエハの製造方法は、ウエハの反りを低減させる応力を有する応力膜を前記ウエハの両面に形成する応力膜形成工程と、前記ウエハの裏面に形成された前記応力膜の上に裏面保護レジストを塗布する裏面保護レジスト塗布工程と、前記裏面保護レジストをエッチングマスクとしてエッチングし、前記ウエハの表面に形成された前記応力膜を除去する表面応力膜除去工程と、前記ウエハの裏面に塗布した前記裏面保護レジストを除去する裏面保護レジスト除去工程とを前記ウエハに配線を形成する前に行うものである。
また、本発明において、前記ウエハの裏面を加工する前に、前記ウエハの裏面に形成された前記応力膜を除去する裏面応力膜除去工程を有していてもよい。
本発明によれば、ウエハの反りを低減し、この反りを原因とする保護膜の成膜異常や開口サイズのバラツキを防止することができる。
以下、本発明に係るウエハの製造方法の一実施形態について図面を用いて説明する。
図1に示すように、本実施形態のウエハの製造方法は、応力膜形成工程(ステップS1)と、裏面保護レジスト塗布工程(ステップS2)と、表面応力膜除去工程(ステップS3)と、裏面保護レジスト除去工程(ステップS4)と、半導体前工程(ステップS5)と、裏面応力膜除去工程(ステップS6)と、裏面加工工程(ステップS7)と、半導体後工程(ステップS8)とを有している。以下、各工程について詳細に説明する。
応力膜形成工程(ステップS1)は、ウエハ1の両面に応力膜2を形成する工程である。本発明において、応力膜2とは、ウエハ1の反りを低減させる応力を有する全ての膜をいうものとする。そして、図2に示すように、ウエハ1が凸状に反っている場合、圧縮応力を有する圧縮応力膜(compressive膜)2aを応力膜2として使用する。一方、図3に示すように、ウエハ1が凹状に反っている場合、引張応力を有する引張応力膜(tensile膜)2bを応力膜2として使用する。
本実施形態において、応力膜2は、ウエハ1の材質や厚さを考慮して選択することが好ましく、圧縮応力膜2aとしては、シリコン酸化膜やタングステン等が挙げられる。このうち、シリコン酸化膜は、例えば、高温の拡散炉の中でウエハ1を酸化させたり、低圧下のCVD(Chemical Vapor Deposition)法を使用することによって成膜する。これにより、図2(a)に示すように、凸状に反ったウエハ1の両面に圧縮応力膜2aとしてのシリコン酸化膜が形成される。そして、後述するように、凸状に反ったウエハ1の凹状裏面側の応力を増加させる方向に働く応力膜2を残すようになっている。
一方、引張応力膜2bとしては、シリコン窒化膜やアルミニウム等が挙げられる。このうち、シリコン窒化膜は、例えば、低圧下のCVD(Chemical Vapor Deposition)法を使用することによって成膜する。これにより、図3(a)に示すように、凹状に反ったウエハ1の両面に引張応力膜2bとしてのシリコン窒化膜が形成される。そして、後述するように、凹状に反ったウエハ1の凸状裏面側の応力を増加させる方向に働く応力膜2を残すようになっている。
以上のように、圧縮応力膜2aあるいは引張応力膜2bのいずれの応力膜2を形成する場合においても、当該応力膜2をウエハ1の両面に形成するため、その後の反り低減処理における反転操作や支持操作においてウエハ1の表面に直接的に触れることなく操作・処理することができ、前記ウエハ1表面を損傷してしまうことがない。
裏面保護レジスト塗布工程(ステップS2)は、ステップS1で形成した応力膜2の上から、ウエハ1の裏面にのみ裏面保護レジスト3を塗布する工程である。この裏面保護レジスト3は、後述する表面応力膜除去工程(ステップS3)において、エッチングマスクとしての役割を果たすものである。本実施形態では、スピンコータ等にウエハ1の裏面を上向きに載置して高速回転させ、そこに液状の裏面保護レジスト3を滴下することによって裏面全体に塗布するようになっている。これにより、図2(b)および図3(b)に示すように、ウエハ1の裏面側にだけ裏面保護レジスト3が均一かつ薄膜状に形成される。なお、本工程で用いたスピンコータでは、ウエハ1の裏面を上向きにセットするため、図2(b)および図3(b)では、図2(a)および図3(a)の状態から反転した状態で図示している。
表面応力膜除去工程(ステップS3)は、ステップS1でウエハ1の表面に形成した応力膜2を除去する工程である。具体的には、所定の治具にセットしたウエハ1をエッチング液に浸し、ステップS2で塗布された裏面保護レジスト3をエッチングマスクとして応力膜2をウェットエッチングする。これにより、図2(c)および図3(c)に示すように、ウエハ1の裏面に形成された応力膜2は、裏面保護レジスト3によって保護されて残留する一方、ウエハ1の表面に形成された不要な応力膜2だけが除去される。
裏面保護レジスト除去工程(ステップS4)は、ステップS2でウエハ1の裏面に塗布した裏面保護レジスト3を除去する工程である。具体的には、アッシング装置等を用いて、裏面保護レジスト3に酸素プラズマ等で反応させ、気相中で灰化させて除去する。これにより、図2(d)および図3(d)に示すように、エッチングマスクとしての役割を終えて不要になった裏面保護レジスト3が除去され、応力膜2だけがウエハ1の裏面に残されることとなる。なお、本工程で用いたアッシング装置では、ウエハ1の裏面を下向きにセットするため、図2(d)および図3(d)では、図2(c)および図3(c)の状態から反転した状態で図示している。
以上の各工程(ステップS1〜S4)により、凸状に反ったウエハ1の裏面には圧縮応力膜2aが形成され、この圧縮応力膜2aが、図2(e)に示すように、矢印方向の圧縮応力をウエハ1に作用して凸状の反りを低減あるいは消滅させる。一方、凹状に反ったウエハ1の裏面には引張応力膜2bが形成され、この引張応力膜2bが、図3(e)に示すように、矢印方向の引張応力をウエハ1に作用して凹状の反りを低減あるいは消滅させる。
なお、応力膜2が有する応力の大きさは、応力膜2の厚さに応じて増減する。このため、膜厚とウエハ1の反り量との関係を予め求めておけば、実際の反り量に応じて膜厚を適宜調節することで、ウエハ1をより正確にフラットな状態に近づけることができる。具体的には、ウエハ1の反り量が大きい場合、上述した応力膜形成工程において、応力膜2を厚めに成長させればよく、ウエハ1の反りが小さければ、応力膜2を薄めに形成すればよい。
半導体前工程(ステップS5)は、主として、ウエハ1に配線を形成する工程である。具体的には、まず、ウエハ1を拡散炉の中で酸化性雰囲気にさらし、その表面に酸化膜を成長させる。つぎに、フォトレジストを塗布した後、転写用マスクを介して露光しウエハ1にパターンを転写する。このとき、本実施形態のウエハ1は、応力膜2によって反りが低減されているため、深いフォーカスマージンを確保することができる。
つづいて、現像して残ったフォトレジストをマスクとしてエッチングし、酸化膜を除去した後、フォトレジストを取り除く。その後、ウエハ1にイオン注入や高温拡散を行い、酸化膜のないシリコン部分だけを半導体にした後、ウエハ1の表面を研磨してパターンを平坦化する。そして、全てのパターンを形成した後、スパッタリング装置によって、ウエハ1の表面に電極配線用の金属膜を形成する。このとき、本実施形態のウエハ1は、応力膜2によって反りが低減されているため、メカニカルに搬送しても治具等に衝突することがなく、割れたり欠けてしまうことを防止する。
以上のように、ウエハ1に配線を形成した後、プラズマ窒化膜やポリイミド膜等の保護膜を被覆する。このとき、本実施形態のウエハ1は、応力膜2によって反りが低減されているため、プラズマCVD法でプラズマ窒化膜を形成する際にも放電異常を起こしにくく、保護膜が正確かつ均質に成膜される。
また、ポリイミド膜を形成する場合、反りが低減されたウエハ1は、ベークステージに全面で接触するため均等に加熱される。このため、ボンディングパッドに対応する部分を開口する精度がよく、その開口寸法がほぼ一定となりバラツキが低減する。したがって、ワイヤボンディング時の溶接部が開口からはみ出すことがなく、良好にボンディングされる。また、適切な寸法の開口は、水分等を浸入し難くして耐湿性を向上させ、配線が腐食してしまうのを防止する。
つぎに、裏面応力膜除去工程(ステップS6)は、ウエハ1の裏面に形成した応力膜2を除去する工程である。この応力膜2は、上述したように、ウエハ1に保護膜を正常に成膜することを主目的とするものである。したがって、保護膜を形成した後は、応力膜2はその役割を果たし終えたものとして適宜除去してもよい。具体的には、上述したステップS3と同様、ウエハ1にウェットエッチングを行う。これにより、ウエハ1の裏面に形成された応力膜2は除去され、裏面が加工できる状態となる。なお、裏面の応力膜2を除去すると、ウエハ1は元の反った状態に戻ろうとする可能性があるため、本工程は、次の裏面加工工程(ステップS7)の直前に行うことが好ましい。
裏面加工工程(ステップS7)は、ウエハ1の裏面に加工を行う工程である。本実施形態では、静電チャックやクランプ方式によって、チタン、ニッケル、金等をウエハ1の裏面に蒸着し、裏面電極を形成する。この静電チャック方式は、吸着プレートとウエハ1との間に電圧を印加し、この間に発生した力によって被吸着物質をウエハ1に吸着させる蒸着方式である。このため、ウエハ1が多少反っていても、裏面電極の形成にはほとんど悪影響がなく、例え、前の工程(ステップS6)で、裏面の応力膜2を除去しても問題がない。なお、裏面電極を形成する方法は、静電チャックやクランプ方式に限られるものではなく、低温スパッタ方式によって行うこともできる。
半導体後工程(ステップS8)は、主として、ウエハ1を半導体チップに切り分けてパッケージングする工程である。具体的には、まず、ウエハ1を複数個の半導体チップに切り分けた後(ダイシング工程)、各半導体チップをリードフレーム等に固定する(ダイボンディング工程)。つぎに、各半導体チップのボンディングパッドとリードフレームとをボンディングワイヤで接続した後(ワイヤボンディング工程)、各半導体チップをモールド樹脂でパッケージングする(モールド工程)。
その後、パッケージングした半導体装置をリードフレームから切断・分離し、リードを所定の形状に成型する(トリム&フォーム工程)。そして、バーンインボード(温度電圧試験機)等によって、ファンクションテストを行いながら温度電圧ストレスの加速試験を行うとともに、製品検査や信頼性試験によって不良品を取り除く。最後に、パッケージの表面に品名等を印字することにより、本実施形態の半導体装置が完成する。これにより、図4に示すように、保護膜に適正寸法の開口が形成され、かつ、この開口に正常にワイヤボンディングされた半導体装置が得られる。
以上のような本実施形態によれば、以下のような効果を奏する。
1.予めウエハ1の反りを低減してから配線を形成する各工程を行うため、プロセス異常や搬送中の破損を防止でき、フォトリソグラフィ工程では深いフォーカスマージンを確保することができる。
2.CVD法等における放電異常を防止するとともに、正確かつ均質な保護膜を成膜することができる。
3.保護膜を適正寸法で開口でき、ワイヤボンディングの精度を向上するとともに、耐水性を向上し配線の腐食を防止することができる。
4.半導体装置の信頼性や歩留まりを向上することができる。
1.予めウエハ1の反りを低減してから配線を形成する各工程を行うため、プロセス異常や搬送中の破損を防止でき、フォトリソグラフィ工程では深いフォーカスマージンを確保することができる。
2.CVD法等における放電異常を防止するとともに、正確かつ均質な保護膜を成膜することができる。
3.保護膜を適正寸法で開口でき、ワイヤボンディングの精度を向上するとともに、耐水性を向上し配線の腐食を防止することができる。
4.半導体装置の信頼性や歩留まりを向上することができる。
つぎに、本実施形態の半導体装置の製造方法について、具体的な実施例を用いて説明する。
本実施例1では、上記ステップS1〜S4の工程によって、凸状に反ったウエハ1に予め応力膜2を形成し、これに保護膜を形成する実験を行った。具体的には、ウエハ1として400μmの厚さを有するSOI(Silicon on Insulator)ウエハを使用した。このSOIウエハの反りの程度は、凸状に273〜279μmであった。また、応力膜2としては、スチーム酸化法によって10000Åのシリコン酸化膜を形成した。
以上の条件下で裏面にシリコン酸化膜が形成されたSOIウエハは、凸状の反りが103〜126μmにまで低減していた。また、このSOIウエハに、保護膜としてプラズマCVD法によってプラズマ窒化膜を形成した。その結果、ターゲット膜厚が2400Åであったのに対し、実際の膜厚が2377〜2430Åとなり、ほぼ目標値と同等の保護膜が成膜された。一方、比較例として、同じSOIウエハにシリコン酸化膜を形成することなく、プラズマ窒化膜を形成した。その結果、膜厚が2110〜2182Åにまで薄くなっていた。これは、反ったままプラズマCVD法を行うことで、放電異常が発生したためと考えられる。
以上のように、本実施例1によれば、CVD法等における放電異常が防止され、正確かつ均質な保護膜を成膜できることが示された。
本実施例2では、実施例1と同様の処理によって、裏面にシリコン酸化膜を形成して反りを低減させたSOIウエハに対し、保護膜としてポリイミド膜を形成した。そして、このポリイミド膜のうち、各半導体チップのボンディングパッドに対応する部分を開口する実験を行った。なお、ポリイミド膜は、スピン塗布法を用いて塗布した。
以上の条件下でポリイミド膜が開口されたSOIウエハにおいては、図5(a)に示すように、開口の寸法が、ウエハの中心部と外周部とでほぼ一定であった。また、標準偏差(3σ)は12であり、開口寸法のバラツキが小さいことが示された。一方、比較例として、同じSOIウエハにシリコン酸化膜を形成することなく、ポリイミド膜を形成した。その結果、図5(b)に示すように、ウエハの中心部では開口寸法が大きく、外周部へ向かうに従って小さくなる傾向が認められた。また、標準偏差(3σ)は33であり、開口寸法のバラツキが大きいことが示された。
以上のように、本実施例2によれば、保護膜が適正寸法で開口され、ウエハ1内における開口寸法のバラツキが低減されることが示された。
なお、本発明に係るウエハ1の製造方法は、上述した実施形態に限定されるものではなく、適宜変更することができる。
例えば、本実施形態では、ウエハ1としてシリコン(Si)ウエハを使用しているが、これに限られるものではなく、ゲルマニウム(Ge)やガリウムヒ素(GaAs)等を原料とするウエハ1でもよい。
また、本実施形態において、保護膜としては、プラズマ窒化膜やポリイミド膜を使用しているが、これに限定されるものではない。例えば、SiO2(二酸化ケイ素)のCVD(Chemical Vapor Deposition)反応ガスにPH3(ホスフィン)ガスを加えて形成されるPSG(Phosphor-Silicate-Glass)膜や、PSG膜の堆積時にB(ボロン)を加えたBPSG(Boron-Phosphor-Silicate-Glass)膜等でもよい。
1 ウエハ
2 応力膜
2a 圧縮応力膜
2b 引張応力膜
3 裏面保護レジスト
2 応力膜
2a 圧縮応力膜
2b 引張応力膜
3 裏面保護レジスト
Claims (2)
- ウエハの反りを低減させる応力を有する応力膜を前記ウエハの両面に形成する応力膜形成工程と、
前記ウエハの裏面に形成された前記応力膜の上に裏面保護レジストを塗布する裏面保護レジスト塗布工程と、
前記裏面保護レジストをエッチングマスクとしてエッチングし、前記ウエハの表面に形成された前記応力膜を除去する表面応力膜除去工程と、
前記ウエハの裏面に塗布した前記裏面保護レジストを除去する裏面保護レジスト除去工程と
を前記ウエハに配線を形成する前に行う半導体装置の製造方法。 - 請求項1において、前記ウエハの裏面を加工する前に、前記ウエハの裏面に形成された前記応力膜を除去する裏面応力膜除去工程を有している半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071263A JP2010225830A (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071263A JP2010225830A (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010225830A true JP2010225830A (ja) | 2010-10-07 |
Family
ID=43042706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009071263A Pending JP2010225830A (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225830A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017083037A1 (en) * | 2015-11-09 | 2017-05-18 | Applied Materials, Inc. | Bottom processing |
CN108780776A (zh) * | 2015-11-20 | 2018-11-09 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
WO2020184337A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
CN113013061A (zh) * | 2021-02-23 | 2021-06-22 | 绍兴同芯成集成电路有限公司 | 一种利用有机薄膜进行化合物半导体加工的方法 |
-
2009
- 2009-03-24 JP JP2009071263A patent/JP2010225830A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017083037A1 (en) * | 2015-11-09 | 2017-05-18 | Applied Materials, Inc. | Bottom processing |
US10128197B2 (en) | 2015-11-09 | 2018-11-13 | Applied Materials, Inc. | Bottom processing |
TWI729498B (zh) * | 2015-11-09 | 2021-06-01 | 美商應用材料股份有限公司 | 基板處理方法 |
CN108780776A (zh) * | 2015-11-20 | 2018-11-09 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
JP2019501523A (ja) * | 2015-11-20 | 2019-01-17 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 滑らかな半導体表面の製造方法 |
US10818539B2 (en) | 2015-11-20 | 2020-10-27 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
CN108780776B (zh) * | 2015-11-20 | 2023-09-29 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
WO2020184337A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
CN113013061A (zh) * | 2021-02-23 | 2021-06-22 | 绍兴同芯成集成电路有限公司 | 一种利用有机薄膜进行化合物半导体加工的方法 |
CN113013061B (zh) * | 2021-02-23 | 2023-06-02 | 绍兴同芯成集成电路有限公司 | 一种利用有机薄膜进行化合物半导体加工的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4856328B2 (ja) | 半導体装置の製造方法 | |
US6803294B2 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
US11257679B2 (en) | Method for removing a sacrificial layer on semiconductor wafers | |
US10170340B2 (en) | Semiconductor structure | |
US7781343B2 (en) | Semiconductor substrate having a protection layer at the substrate back side | |
JP4816278B2 (ja) | 半導体装置の製造方法 | |
JP2009177034A (ja) | 半導体パッケージの製造方法 | |
JP2010225830A (ja) | 半導体装置の製造方法 | |
JP5471064B2 (ja) | 半導体装置の製造方法 | |
US20140225231A1 (en) | Modulating bow of thin wafers | |
TW201432858A (zh) | 集成器件及其製造方法 | |
JPH08293492A (ja) | 半導体装置の製造方法 | |
JP2925960B2 (ja) | 半導体装置の製造方法 | |
TWI584431B (zh) | 超薄半導體元件封裝結構的製造方法 | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
JP2002270735A (ja) | 半導体装置及びその製造方法 | |
JP2022149230A (ja) | 半導体装置の製造方法 | |
US20070249118A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2022149231A (ja) | 半導体装置の製造方法 | |
JP4724729B2 (ja) | 半導体装置の製造方法 | |
JP2003282614A (ja) | 半導体装置及びその製造方法 | |
JPH09129524A (ja) | 半導体装置の製造方法 | |
Prejean et al. | CMOS backside deprocessing with TMAH/IPA as a sample preparation procedure for failure analysis | |
JP2009206257A (ja) | 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 | |
KR20220133790A (ko) | 반도체 장치의 제조 방법 |