JP2022149231A

JP2022149231A - 半導体装置の製造方法

Info

Publication number: JP2022149231A
Application number: JP2021051288A
Authority: JP
Inventors: 健智中根; Taketomo Nakane; 悦司早川; Etsuji Hayakawa
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2021-03-25
Filing date: 2021-03-25
Publication date: 2022-10-06

Abstract

【課題】裏面研削の際のウェハの厚さのばらつきを抑制することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、複数のチップ領域が集合したデバイス領域と、前記デバイス領域の周囲の周辺領域とを備えたウェハを準備する工程と、前記ウェハの一方の面に保護層を形成する工程と、前記一方の面に前記保護層が形成された状態で、前記ウェハの他方の面を研削する工程と、を有し、前記ウェハを準備する工程は、前記一方の面に感光性レジスト膜を設ける工程と、前記感光性レジスト膜を露光する工程と、を有し、前記他方の面を研削する工程の後に、前記感光性レジスト膜を現像することにより、前記チップ領域毎に前記一方の面にピラーを形成する工程を有する。
【選択図】図１９

Description

本開示は、半導体装置の製造方法に関する。

半導体装置を製造する際には、ウェハの一方の面に素子を形成した後、ウェハを所定の厚さにするために他方の面を研削している。この研削は裏面研削（ＢａｃｋＧｒｉｎｄｉｎｇ）とよばれている。

特開２０００－１７３９６１号公報特開２００４－２２８９９号公報特開２０１７－６９２７６号公報特開２０１４－１５４８１５号公報特許第５８７７６６３号公報

従来の方法では、裏面研削の際にウェハの厚さにばらつきが生じることがある。

本開示の目的は、裏面研削の際のウェハの厚さのばらつきを抑制することができる半導体装置の製造方法を提供することにある。

本開示の一形態に係る半導体装置の製造方法は、複数のチップ領域が集合したデバイス領域と、前記デバイス領域の周囲の周辺領域とを備えたウェハを準備する工程と、前記ウェハの一方の面に保護層を形成する工程と、前記一方の面に前記保護層が形成された状態で、前記ウェハの他方の面を研削する工程と、を有し、前記ウェハを準備する工程は、前記一方の面に感光性レジスト膜を設ける工程と、前記感光性レジスト膜を露光する工程と、を有し、前記他方の面を研削する工程の後に、前記感光性レジスト膜を現像することにより、前記チップ領域毎に前記一方の面にピラーを形成する工程を有する。

本開示によれば、裏面研削の際のウェハの厚さのばらつきを抑制することができる。

ピラーを備えた半導体チップを形成する場合の裏面研削を示す図である。半導体装置の構成を示す断面図である。モールド樹脂を除去した状態における半導体装置を示す平面図である。第１実施形態におけるセンサチップの製造方法を示すフローチャート（その１）である。第１実施形態におけるセンサチップの製造方法を示すフローチャート（その２）である。第１実施形態におけるセンサチップの製造方法を示す平面図（その１）である。第１実施形態におけるセンサチップの製造方法を示す平面図（その２）である。第１実施形態におけるセンサチップの製造方法を示す断面図（その１）である。第１実施形態におけるセンサチップの製造方法を示す断面図（その２）である。第１実施形態におけるセンサチップの製造方法を示す断面図（その３）である。第１実施形態におけるセンサチップの製造方法を示す断面図（その４）である。第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。センサチップが厚くなりすぎた場合の問題の一例を示す断面図である。センサチップが薄くなりすぎた場合の問題の一例を示す断面図である。裏面研削後のウェハの厚さの測定を示す図（その１）である。第２実施形態におけるセンサチップの製造方法を示すフローチャートである。裏面研削後のウェハの厚さの測定を示す図（その２）である。

以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

（本開示の経緯）
半導体装置の製造プロセスでは、複数のチップ領域を備えたウェハに、不純物領域、電極、配線等を形成した後、ウェハを切断して複数の半導体チップを形成する。半導体チップは用途に応じて種々の形態を有し、ピラーを備えた半導体チップもある。ピラーの材料及び用途も種々であり、例えば、導電性のピラーの例としては、半導体チップの外部電極として用いられることもあるが、ピラーの別の用途として、例えば、モールド樹脂の形成の際に犠牲層として用いられることがある。具体的には、湿度検出部を備えたセンサチップを封止するモールド樹脂を形成する際に、湿度検出部を覆うように犠牲層としてピラーを形成しておき、モールド樹脂の形成後にピラーを除去することで、湿度検出部を露出する開口部をモールド樹脂に形成する。

本願発明者らは、このようなピラーを備えた半導体チップを含む半導体装置を製造する場合に、裏面研削の際にウェハの厚さにばらつきが生じやすいことを見出した。本願発明者は、更に、下記のような機構により、ウェハの厚さにばらつきが生じることを知見した。以下、この知見について説明する。

ピラーを備えた半導体チップを形成する場合、切断前のウェハは、ピラーが形成された複数のチップ領域が集合したデバイス領域と、その周囲の周辺領域とを有する。また、ウェハの裏面研削は、ウェハの表面に裏面研削用の保護テープ（以下、「ＢＧ（バックグラインド）テープ」ということがある。）を貼り付け、ステージに固定した状態で行われる。

図１は、ピラーを備えた半導体チップを形成する場合の裏面研削を示す図である。ウェハ１００は一方の面（表面１００Ａ）に複数のピラー１１０を備え、ウェハ１００の表面１００Ａにピラー１１０を覆うようにＢＧテープ１２０を貼り付ける。そして、ＢＧテープ１２０をステージ１３０側に向けて、ウェハ１００をステージ１３０に固定し、研削装置１４０を用いてウェハ１００の他方の面（裏面１００Ｂ）を研削する。ピラー１１０は、表面１００Ａに垂直なＺ方向に高さを有する。なお、Ｚ方向に垂直で、かつ互いに直交するＸ方向及びＹ方向は表面１００Ａに平行な方向である。

ウェハ１００は、ピラー１１０を有する複数のチップ領域が集合したデバイス領域１０１と、その周囲の周辺領域１０２とを有する。ピラー１１０のＺ方向の寸法が大きくなるほど、ＢＧテープ１２０はピラー１１０間の隙間に入りこみにくくなり、図１に示すように、デバイス領域１０１ではＢＧテープ１２０がステージ１３０に接触するものの、周辺領域１０２ではＢＧテープ１２０がステージ１３０に接触せず、ＢＧテープ１２０とステージ１３０との間の隙間が生じることがある。裏面研削は研削装置１４０をウェハ１００に押し付けて行われるが、隙間が生じていると、隙間の部分でウェハ１００が撓む。ウェハ１００に撓みが生じると、加圧のエネルギーの一部が撓みに消費されてしまう。このため、デバイス領域１０１の裏面研削においても、周辺領域１０２に近い部分ほど、研削装置１４０からウェハ１００に作用する圧力が低下しやすく、裏面研削の際にウェハ１００の厚さにばらつきが生じてしまう。また、隣り合う２つのピラー１１０の間のＸＹ平面内での距離が小さくなった場合にも、同様に、裏面研削の際にウェハ１００の厚さにばらつきが生じてしまう。

本願発明者は、このような機構で生じるウェハの厚さのばらつきを抑制すべく鋭意検討を行った結果、下記の実施形態に想到した。

（第１実施形態）
まず、第１実施形態により製造する半導体装置について説明する。この半導体装置は、例えば湿度検出部を備えた湿度検出装置である。製造方法の詳細は後述するが、樹脂封止を行う際に湿度検出部の上に犠牲層となるピラーを設けておき、樹脂封止の後にピラーを除去することで、湿度検出部を露出する開口部をモールド樹脂に形成する。図２は、半導体装置の構成を示す断面図である。

第１実施形態により製造する半導体装置１０は、平面形状がほぼ矩形状であって、対向する２組の二辺の一方がＸ方向に平行であって、他方がＹ方向に平行である。Ｘ方向とＹ方向とは互いに直交する。また、半導体装置１０は、Ｘ方向及びＹ方向に直交するＺ方向に厚みを有する。なお、半導体装置１０の平面形状は、矩形状に限られず、円形、楕円、多角形等であってもよい。

半導体装置１０は、第１半導体チップとしてのセンサチップ２０と、第２半導体チップとしてのＡＳＩＣ（Application Specific Integrated Circuit）チップ３０と、モールド樹脂４０と、リードフレーム６０とを有する。

リードフレーム６０は、ダイパッド６１と、複数のリード端子６２とを有する。リードフレーム６０の厚さは、例えば１００μｍ～２００μｍである。

ＡＳＩＣチップ３０は、ダイパッド６１上に第２ＤＡＦ（Die Attach Film）４５を介して積層されている。センサチップ２０は、ＡＳＩＣチップ３０上に第１ＤＡＦ４２を介して積層されている。すなわち、センサチップ２０とＡＳＩＣチップ３０とは、ＡＳＩＣチップ３０がセンサチップ２０を積載したスタック構造となっている。センサチップ２０の厚さは、例えば２００μｍ～４００μｍである。ＡＳＩＣ３０の厚さは、例えば１００μｍ～１５０μｍである。第１ＤＡＦ４２及び第２ＤＡＦ４５の厚さは、例えば１０μｍ～３０μｍである。

センサチップ２０とＡＳＩＣチップ３０とは、複数の第１ボンディングワイヤ４３により電気的に接続されている。ＡＳＩＣチップ３０と複数のリード端子６２とは、複数の第２ボンディングワイヤ４４により電気的に接続されている。

このように積層化されたセンサチップ２０及びＡＳＩＣチップ３０、複数の第１ボンディングワイヤ４３、複数の第２ボンディングワイヤ４４及びリードフレーム６０は、封止部材としてのモールド樹脂４０により封止されてパッケージ化されている。半導体装置１０の下面には、ダイパッド６１と、複数のリード端子６２とが露出している。モールド樹脂４０のセンサチップ２０の上面より上の部分の厚さは、例えば５０μｍ～５００μｍであり、好ましくは１００μｍ～２５０μｍである。半導体装置１０の厚さは、例えば５００μｍ～１０００μｍである。

リードフレーム６０は、ニッケルや銅により形成されている。第１ＤＡＦ４２及び第２ＤＡＦ４５は、それぞれ樹脂とシリカなどの混合物からなる絶縁材料で形成されている。モールド樹脂４０は、カーボンブラックやシリカなどの混合物を含むエポキシ樹脂等の遮光性を有する黒色系の樹脂である。

半導体装置１０の上面側には、センサチップ２０の一部をモールド樹脂４０から露出させる開口部５０が形成されている。例えば、開口部５０の平面形状はほぼ矩形状であって、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。各辺の長さは４００μｍ～６００μｍである。

図３は、モールド樹脂４０を除去した状態における半導体装置１０を示す平面図である。図３に示すように、センサチップ２０とＡＳＩＣチップ３０とは、それぞれ平面形状がほぼ矩形状であって、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。センサチップ２０は、ＡＳＩＣチップ３０より小さく、ＡＳＩＣチップ３０の表面上に第１ＤＡＦ４２を介して積層されている。

センサチップ２０には、開口部５０から露出される領域に、湿度検出部２１と、温度検出部（図示せず）と、加熱部（図示せず）とが設けられている。加熱部は、湿度検出部２１の下面側に、湿度検出部２１の形成領域を覆うように形成されている。すなわち、加熱部の面積は、湿度検出部２１より大きい。このように、封止部材としてのモールド樹脂４０は、湿度検出部２１及び温度検出部を露出させた状態でセンサチップ２０等を封止している。

また、センサチップ２０の端部には、複数のボンディングパッド（以下、単に「パッド」ということがある）２４が形成されている。パッド２４は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。

ＡＳＩＣチップ３０は、信号処理及び制御用の半導体チップであって、例えば、湿度計測処理部、温度計測処理部、加熱制御部及び故障判定部を含む。

また、ＡＳＩＣチップ３０の表面においてセンサチップ２０で覆われていない領域には、複数の第１パッド３５と、複数の第２パッド３６とが設けられている。第１パッド３５及び第２パッド３６は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。

第１パッド３５は、第１ボンディングワイヤ４３を介して、センサチップ２０の対応するパッド２４に接続されている。第２パッド３６は、第２ボンディングワイヤ４４を介して、対応するリード端子６２に接続されている。リード端子６２は、ＡＳＩＣチップ３０の周囲に配置されている。

製造時において、ＡＳＩＣチップ３０の実装位置は、リード端子６２を基準として決定される。センサチップ２０のＡＳＩＣチップ３０上の実装位置は、ＡＳＩＣチップ３０の位置又はリード端子６２のいずれかを基準として決定される。

半導体装置１０は、センサチップ２０上における湿度検出部２１及び温度検出部の形成許容領域２５を有する。形成許容領域２５は、実装時に、ＡＳＩＣチップ３０、センサチップ２０、及び金型の間に位置ずれが最も大きく発生した場合であっても、開口部５０から確実に露出するように、開口部５０の形成領域内に設定されている。湿度検出部２１及び温度検出部は、形成許容領域２５内に形成されていれば、上記位置ずれにかかわらず、開口部５０から確実に露出する。

第１実施形態により製造する半導体装置１０は、上記の構成を備える。

次に、第１実施形態に係る半導体装置の製造方法について説明する。ここでは、まず、センサチップ２０を製造するプロセスについて説明する。図４～図５は、第１実施形態におけるセンサチップ２０の製造方法を示すフローチャートである。図６～図７は、第１実施形態におけるセンサチップ２０の製造方法を示す平面図である。図８～図１１は、第１実施形態におけるセンサチップ２０の製造方法を示す断面図である。

まず、図６（Ａ）に示すように、複数のチップ領域２０９を備えたウェハ２００を準備する（ステップＳ１０１）。ウェハ２００は、複数のチップ領域２０９が集合したデバイス領域２０１と、その周囲の周辺領域２０２とを有する１個のチップ領域２０９から１個のセンサチップ２０が得られる。各チップ領域２０９は、湿度検出部２１、温度検出部、加熱部、電極、配線等をウェハ２００の一方の面（表面２００Ａ）に含む。ウェハ２００はオリエンテーションフラット２０８が形成されている。ウェハ２００の厚さＴ０はセンサチップ２０の厚さよりも大きく、例えば６００μｍ～６５０μｍである。ウェハ２００の直径は、例えば６インチ（１５．２４ｃｍ）である。チップ領域２０９はほぼ矩形状の平面形状を有し、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。例えば、Ｘ方向に平行な二辺の長さは９００μｍ～１１００μｍであり、Ｙ方向に平行な二辺の長さは６００μｍ～８００μｍである。ウェハ２００の材料は、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ_２Ｏ_３）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）等である。

次に、ウェハ２００に含まれる水分を除去するためのベークを行う（ステップＳ１０２）。例えば、ベークの温度は１００℃～１５０℃であり、時間は１分間～３分間である。

次に、開口部５０を形成する位置に犠牲層となるピラーを形成する工程に入る。まず、図８（Ａ）に示すように、回転塗布により、ウェハ２００の表面２００Ａにピラーを形成するための感光性レジスト膜２１１を形成する（ステップＳ１０３）。感光性レジスト膜２１１は、例えば３００ｒｐｍ～６００ｒｐｍの回転速度で形成する。感光性レジスト膜２１１の厚さは、例えば５０μｍ～１００μｍである。感光性レジスト膜２１１の形成後にウェハ２００のエッジリンスを行う。感光性レジスト膜２１１のウェハ２００裏面への周り込が大きい場合、必要に応じて、バックリンスも行う。

次に、感光性レジスト膜２１１のプリベークを行う（ステップＳ１０４）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、感光性レジスト膜２１１に含まれる溶媒が除去される。

なお、本実施形態では、後にセンサチップ２０となる領域の開口部５０の周囲にワイヤーボンディングを行うため、ワイヤ高さを超える厚さの樹脂厚が必要であり、開口部５０の高さも同等の高さにする必要がある。しかしながら、一度の塗布ではその高さを稼ぐことが困難であるため、図８（Ｂ）に示すように、再度回転塗布により、感光性レジスト膜２１１の上に感光性レジスト膜２１２を形成する（ステップＳ１０５）。感光性レジスト膜２１２は、例えば３００ｒｐｍ～６００ｒｐｍの回転速度で形成する。感光性レジスト膜２１２の厚さは、例えば５０μｍ～１００μｍであり、感光性レジスト膜２１１の厚さと合わせると、例えば１００μｍ～２００μｍとなる。感光性レジスト膜２１２の形成後にウェハ２００のエッジリンスを行う。

次に、感光性レジスト膜２１２のプリベークを行う（ステップＳ１０６）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、感光性レジスト膜２１２に含まれる溶媒が除去される。

次に、ウェハ２００のエッジリンスを行う（ステップＳ１０７）。ステップＳ１０６のプリベークの後にエッジリンスを行うことにより、ステップＳ１０５の感光性レジスト膜２１２の形成後のエッジリンスでは除去しきれなかった溶媒を除去できる。

次に、ウェハ２００のプリベークを行う（ステップＳ１０８）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、ステップＳ１０７のエッジリンスでウェハ２００に付着した溶媒が除去される。

次に、感光性レジスト膜２１１及び２１２の露光を行う（ステップＳ１０９）。露光は、センサチップ２０の上に形成される開口部５０に対応するように行う。例えば、露光にはｉ線、ｇ線又はｈ線を用いることができ、エネルギーは５００ｍＪ～５５０ｍＪとする。

次に、感光性レジスト膜２１１及び２１２の現像を行う（ステップＳ１１０）。この結果、図６（Ｂ）及び図９（Ａ）に示すように、感光性レジストのピラー２１０が各チップ領域２０９に形成される。例えば、ピラー２１０は正方形状の平面形状を有し、各辺の長さは４００μｍ～６００μｍである。ピラー２１０の高さは、上記処理では１００μｍ～２００μｍとしているが、例えば５０μｍ～５００μｍの範囲で適宜設定可能である。

次に、ウェハ２００の水洗及び乾燥を行う（ステップＳ１１１）。水洗には、例えば純水を用いる。乾燥には、例えばスピンドライヤーを用いる。例えば、回転速度は８００ｒｐｍ～１２００ｒｐｍとし、時間は８分間～１２分間とする。

次に、ウェハ２００のハードベークを行う（ステップＳ１１２）。例えば、ハードベークの温度は１５０℃～２００℃であり、時間は１５分間～２５分間である。このハードベークにより、ウェハ２００に残存している水分及びピラー２１０に残存している溶媒が除去される。

このようにして、表面２００Ａに複数のピラー２１０を備えたウェハ２００が得られる。複数のピラー２１０はデバイス領域２０１内に形成されている。

次に、ウェハ２００の他方の面（裏面２００Ｂ）にダイシングテープを貼り付け、加工装置に取り付ける（ステップＳ１１３）。加工装置としては、例えば株式会社ディスコのＤＦＤ６３６１を用いることができる。

次に、図７（Ａ）及び図９（Ｂ）に示すように、周辺領域２０２内でウェハ２００を環状に切断する（ステップＳ１１４）。この結果、周辺領域２０２がウェハ２００の半径方向で二分される。切断後の外側の部分は除去される。この切断では、切断後のウェハ２００の縁の接線が、オリエンテーションフラット２０８と一致するようにしてもよい。つまり、切断後のウェハ２００の縁が、オリエンテーションフラット２０８上に位置するようにしてもよい。また、切断後のウェハ２００の縁が、オリエンテーションフラット２０８よりもウェハ２００の中心側に位置するようにしてもよい。

次に、ダイシングテープに紫外線を照射することで接着力を低下させ、ウェハ２００を加工装置から取り出す（ステップＳ１１５）。この結果、図７（Ｂ）及び図１０に示すように、周辺領域２０２の一部が除去されたウェハ２００が得られる。

次に、ウェハ２００の表面２００Ａに複数のピラー２１０の上から、複数のピラー２１０を覆うようにＢＧテープ２２０を貼り付ける（ステップＳ１１６）。この時、ＢＧテープ２２０は、ウェハ２００の全周にわたって周辺領域２０２に接触させる。ＢＧテープ２２０と周辺領域２０２との間に隙間があると、裏面研削時に切削水がウェハ２００の表面２００Ａに侵入するおそれがある。ＢＧテープ２２０は、保護層の一例である。

次に、図１１に示すように、ＢＧテープ２２０をステージ２３０側に向けて、ウェハ２００をステージ２３０に固定し、研削装置２４０を用いてウェハ２００の裏面２００Ｂを研削する（ステップＳ１１７）。この裏面研削は、研削装置２４０をウェハ２００に押し付けながら行う。ウェハ２００の研削後の厚さＴ１は、センサチップ２０の厚さと同等であり、例えば２００μｍ～４００μｍである。

ステップＳ１１４において周辺領域２０２の一部が除去されているため、ステップＳ１１７の裏面研削では、ウェハ２００の撓みが抑制される。このため、研削装置２４０からウェハ２００に作用する圧力が面内で略均一になる。従って、裏面２００Ｂの研削後のウェハ２００の厚さは優れた面内均一性を有する。

次に、ＢＧテープ２２０に紫外線を照射することで接着力を低下させ、ウェハ２００からＢＧテープ２２０を剥がす（ステップＳ１１８）。

次に、ウェハ２００を複数のチップ領域２０９に個片化する（ステップＳ１１９）。

このようにして、複数のピラー２１０を備えたセンサチップ２０が製造される。

次に、ピラー２１０を備えたセンサチップ２０と、ＡＳＩＣチップ３０とを用いて半導体装置１０を製造するプロセスについて説明する。図１２～図１５は、半導体装置１０の製造方法を示す断面図である。

まず、図１２（Ａ）に示すように、ダイパッド６１及び複数のリード端子６２を備えたリードフレーム６０を準備し、ダイパッド６１の上に、複数のＡＳＩＣチップ３０を、第２ＤＡＦ４５を介して固着する。なお、実際には多数のＡＳＩＣチップ３０がダイパッド６１上に固着されるが、図１２（Ａ）では、簡略化のため、２つのセンサチップ２０のみを示している。ＡＳＩＣチップ３０は、センサチップ２０とは別に製造しておく。

次に、図１２（Ｂ）に示すように、各ＡＳＩＣチップ３０の表面上に、ピラー２１０を備えたセンサチップ２０を、第１ＤＡＦ４２を介して固着する。

次に、図１３（Ａ）に示すように、各ＡＳＩＣチップ３０上の第２パッド３６とリード端子６２との間を第２ボンディングワイヤ４４で接続し、各センサチップ２０上のパッド２４とＡＳＩＣチップ３０上の第１パッド３５との間を、第１ボンディングワイヤ４３で接続する。以下、図１３（Ａ）に示す構成を、被成形品３１０ということがある。

次に、図１３（Ｂ）に示すように、上型３２１と下型３２２とからなる金型３２０を用意し、下型３２２の上に被成形品３１０を載置する。金型３２０は、トランスファモールド法による樹脂封止用の金型である。上型３２１の内面に離型フィルム３３０が設けられている。離型フィルム３３０は、上型３２１の内面全体を覆う面積を有する。また、離型フィルム３３０は、樹脂成型時の加熱温度に耐え得る耐熱性と、モールド樹脂４０及び金型３２０から容易に剥離することが可能な剥離性を有する。離型フィルム３３０は、例えば、ＥＴＦＥ（エチレン－テトラフロロエチレン）によって形成されている。

次に、図１４（Ａ）に示すように、上型３２１を、離型フィルム３３０を介して下型３２２に当接させる。このとき、下型３２２の上面と上型３２１の下面との間の距離Ｌ０は、半導体装置１０の厚さに予め設定されている。

このように上型３２１と下型３２２とを離型フィルム３３０を介して閉じた状態として、金型３２０を加熱し、金型３２０の内部空間へ、矢印３３１で示すように供給路を介してモールド樹脂４０を流し込む。これにより、センサチップ２０、ＡＳＩＣチップ３０、第１ボンディングワイヤ４３、第２ボンディングワイヤ４４及びリードフレーム６０がモールド樹脂４０で封止される。金型３２０の加熱温度は、例えば１６０℃～２００℃とする。

モールド樹脂４０が固化した後、図１４（Ｂ）に示すように、上型３２１を下型３２２から分離する。そして、金型３２０から、モールド樹脂４０により封止された、ピラー２１０を備えたセンサチップ２０、ＡＳＩＣチップ３０、第１ボンディングワイヤ４３、第２ボンディングワイヤ４４及びリードフレーム６０を取り出す。更に、離型フィルム３３０をモールド樹脂４０及びピラー２１０から剥離する。

次に、図１５（Ａ）に示すように、ピラー２１０を除去する。ピラー２１０は、例えばアッシングにより除去できる。ピラー２１０が配置されていた部分に開口部５０が形成される。アッシング以外にも、ピラー２１０の材料により液剤を用いての除去も可能である。

そして、図１５（Ｂ）に示すように、モールド樹脂４０及びリードフレーム６０を切断する。

このようにして、複数の半導体装置１０が製造される。

本実施形態では、上述のように、ステップＳ１１４において周辺領域２０２の一部が除去されているため、ステップＳ１１７の裏面研削では、ウェハ２００の撓みが抑制される。このため、研削装置２４０からウェハ２００に作用する圧力が面内で略均一になる。従って、裏面２００Ｂの研削後のウェハ２００の厚さは優れた面内均一性を有する。

ここで、センサチップ２０が厚くなりすぎた場合の問題の一例と、センサチップ２０が薄くなりすぎた場合の問題の一例について説明する。図１６は、センサチップ２０が厚くなりすぎた場合の問題の一例を示す断面図であり、図１７は、センサチップ２０が薄くなりすぎた場合の問題の一例を示す断面図である。

上述のように、下型３２２の上面と上型３２１の下面との間の距離Ｌ０は、半導体装置１０の厚さに予め設定されている。このため、センサチップ２０が厚くなりすぎた場合は、図１６に示すように、リードフレーム６０の下面からピラー２１０の上面までの距離が過大となる。このため、上型３２１を下型３２２に当接させ、下型３２２の上面と上型３２１の下面との間を距離Ｌ０とすると、センサチップ２０及びＡＳＩＣチップ３０に大きな圧縮圧力が作用して、センサチップ２０及びＡＳＩＣチップ３０が破損するおそれがある。また、ピラー２１０が圧縮されて、第１ボンディングワイヤ４３が離型フィルム３３０に接し、第１ボンディングワイヤ４３がモールド樹脂４０に封止されず、モールド樹脂４０から露出するおそれもある。

また、センサチップ２０が薄くなりすぎた場合には、図１７に示すように、リードフレーム６０の下面からピラー２１０の上面までの距離が過小となる。このため、上型３２１を下型３２２に当接させ、下型３２２の上面と上型３２１の下面との間を距離Ｌ０とすると、ピラー２１０の上面と上型３２１の下面との間に隙間が生じ得る。隙間が生じた場合、この隙間にもモールド樹脂４０が入り込むため、後にピラー２１０を除去できず、開口部５０を形成できないおそれがある。

本実施形態によれば、センサチップ２０を所望の厚さで形成することができるため、上記の図１６又は図１７に示すような問題を回避することができる。

なお、感光性レジスト膜２１１及び２１２の材料は、例えばノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である。つまり、ピラー２１０の材料は、例えばノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である。また、液体のレジストの回転塗布に代えて、膜状のレジストの貼り付けを行ってもよい。

感光性レジスト膜２１１及び２１２からピラー２１０を構成しているが、１つの感光性レジスト膜で十分な高さのピラー２１０が形成される場合には、感光性レジスト膜２１１又は２１２を形成しなくてもよい。また、より高いピラー２１０を形成するために、３つ以上の感光性レジスト膜を形成してもよい。

ステップＳ１１４の切断後のウェハ２００の縁と、複数のピラー２１０のうちでウェハ２００の縁に最も近いピラー２１０との間の距離は、ピラー２１０の高さの１．０倍以上５．０倍以下であることが好ましく、１．２倍以上４．０倍以下であることがより好ましい。１．５倍以上３．０倍以下であることがより好ましい。この距離は、ピラー２１０の高さにもよるが、例えば５０μｍ～１５００μｍである。この距離が大きいほど、裏面研削時のウェハ２００の撓みが大きくなりやすく、厚さのばらつきを抑制する効果が小さくなるおそれがある。その一方で、この距離が小さいほど、ＢＧテープ２２０を周辺領域２０２に密着させにくくなる。

ピラー２１０の平面形状は矩形状に限定されず、他の多角形状、円形状又は楕円形状等であってもよい。

なお、ピラーの材料は感光性レジストに限定されない。例えば、ピラーの材料はセルロース等の非感光性の材料であってもよい。例えば、セルロースの溶媒としてアセトンを用い、セルロースのアセトン溶液をスピンコートにより塗布し、ベークによりアセトンを除去する。この塗布及びベークを繰り返すことで、所望の厚さを有するセルロースの膜を形成する。その後、一般的なノボラック系の感光性レジスト等の塗布、露光及び現像により、ピラーを形成する領域を覆い、他の領域を露出するレジストマスクを形成する。そして、セルロースの膜のレジストマスクから露出している部分を、アセトンにより除去するか、又は反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）により除去する。その後、酢酸ブチルを用いてレジストマスクを除去する。このようにして、非感光性膜のピラーを形成することができる。

ここで、実測に基づき、第１実施形態の効果について、参考例と比較しながら説明する。

第１実施形態に倣う第１例では、ウェハの厚さを６２５μｍとし、直径を６インチ（１５．２４ｃｍ）とした。また、ステップＳ１１４の切断では、ウェハの縁から３ｍｍの部分で切断を行った。つまり、ウェハの直径を６ｍｍ小さくした。そして、ステップＳ１１７の裏面研削では、研削後のウェハの厚さの目標値Ａを３００μｍとした。

参考例（第２例）では、ステップＳ１１４の切断を行わなかった。また、ステップＳ１１７の裏面研削では、研削後のウェハの厚さの目標値Ｂを４６４μｍとした。他の条件は第１例と同様とした。

第１例及び第２例について、裏面研削後のウェハの厚さを測定した。この結果を図１８に示す。図１８において、横軸はウェハの中心を基準とした位置を示し、縦軸はウェハの厚さを示す。横軸の負の値は、正の方向に対して逆方向における位置を示す。

図１８に示すように、第１例（■）では、ウェハの厚さは、目標値Ａである３００μｍの±２０μｍの範囲内にあり、最大値と最小値との差はわずか２６μｍであった。これに対し、第２例（◆）では、ウェハの厚さは、目標値Ｂが４６４μｍであるにもかかわらず、全体的に５００μｍ程度以上であり、最大値と最小値との差は７０μｍ程度と大きかった。

（第２実施形態）
第２実施形態について説明する。第２実施形態は、センサチップ２０の製造方法の点で第１実施形態と相違する。図１９は、第２実施形態におけるセンサチップ２０の製造方法を示すフローチャートである。

第２実施形態では、第１実施形態と同様に、ステップＳ１０１～Ｓ１０９の処理を行う。

次に、ウェハ２００の表面２００Ａに現像後の感光性レジスト膜２１１及び２１２の上から、感光性レジスト膜２１１及び２１２を覆うようにＢＧテープ２２０を貼り付ける（ステップＳ２０１）。

次に、ＢＧテープ２２０をステージ２３０側に向けて、ウェハ２００をステージ２３０に固定し、研削装置２４０を用いてウェハ２００の裏面２００Ｂを研削する（ステップＳ２０２）。この裏面研削は、研削装置２４０をウェハ２００に押し付けながら行う。ウェハ２００の研削後の厚さＴ１は、センサチップ２０の厚さと同等であり、例えば２００μｍ～４００μｍである。

次に、ＢＧテープ２２０に紫外線を照射することで接着力を低下させ、ウェハ２００からＢＧテープ２２０を剥がす（ステップＳ２０３）。

次に、感光性レジスト膜２１１及び２１２の現像を行う（ステップＳ２０４）。この結果、感光性レジストのピラー２１０が各チップ領域２０９に形成される。

次に、ウェハ２００の水洗及び乾燥を行う（ステップＳ２０５）。水洗には、例えば純水を用いる。乾燥には、例えばスピンドライヤーを用いる。

次に、ウェハ２００のハードベークを行う（ステップＳ２０６）。このハードベークにより、ウェハ２００に残存している水分及びピラー２１０に残存している溶媒が除去される。

次に、ウェハ２００を複数のチップ領域２０９に個片化する（ステップＳ２０７）。

他の構成は第１実施形態と同様である。

第２実施形態では、ステップＳ２０４でピラー２１０が形成される前に、ステップＳ２０２でウェハ２００の裏面２００Ｂを研削している。このため、ＢＧテープ２２０とステージ２３０との間に、ピラー２１０に起因する隙間が形成されず、ウェハ２００の撓みが抑制される。このため、研削装置２４０からウェハ２００に作用する圧力が面内で略均一になる。従って、裏面２００Ｂの研削後のウェハ２００の厚さは優れた面内均一性を有する。

ここで、実測に基づき、第２実施形態の効果について、参考例と比較しながら説明する。

第２実施形態に倣う第３例では、ウェハの厚さを６２５μｍとし、直径を６インチ（１５．２４ｃｍ）とした。また、ステップＳ２０２の裏面研削では、研削後のウェハの厚さの目標値Ｃを３３２μｍとした。

参考例（第４例）では、露光（ステップＳ１０９）の後、ＢＧテープの貼り付け、裏面研削及びＢＧテープの剥離（ステップＳ２０１～Ｓ２０３）の前に、現像、水洗、乾燥及びハードベーク（ステップＳ２０４～２０６）を行った。また、ステップＳ２０２の裏面研削では、研削後のウェハの厚さの目標値Ｄを４６４μｍとした。他の条件は第３例と同様とした。

第３例及び第４例について、裏面研削後のウェハの厚さを測定した。この結果を図２０に示す。図２０において、横軸はウェハの中心を基準とした位置を示し、縦軸はウェハの厚さを示す。横軸の負の値は、正の方向に対して逆方向における位置を示す。

図２０に示すように、第３例（■）では、ウェハの厚さの最大値と最小値との差はわずか１８μｍであった。これに対し、第４例（◆）では、ウェハの厚さの最大値と最小値との差は６７μｍと大きかった。

以上、好ましい実施の形態について説明したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。

１０：半導体装置
２０：センサチップ
３０：ＡＳＩＣチップ
４０：モールド樹脂
５０：開口部
６０：リードフレーム
２００：ウェハ
２００Ａ：表面
２００Ｂ：裏面
２０１：デバイス領域
２０２：周辺領域
２０９：チップ領域
２１０：ピラー
２１１、２１２：感光性レジスト膜
２２０：ＢＧテープ
２３０：ステージ
２４０：研削装置

Claims

複数のチップ領域が集合したデバイス領域と、前記デバイス領域の周囲の周辺領域とを備えたウェハを準備する工程と、
前記ウェハの一方の面に保護層を形成する工程と、
前記一方の面に前記保護層が形成された状態で、前記ウェハの他方の面を研削する工程と、
を有し、
前記ウェハを準備する工程は、
前記一方の面に感光性レジスト膜を設ける工程と、
前記感光性レジスト膜を露光する工程と、
を有し、
前記他方の面を研削する工程の後に、前記感光性レジスト膜を現像することにより、前記チップ領域毎に前記一方の面にピラーを形成する工程を有する半導体装置の製造方法。
前記ピラーを形成する工程の後に、
前記ウェハを個片化して複数の半導体チップを形成する工程と、
前記半導体チップを封止するモールド樹脂を、前記ピラーの一部が露出するように形成する工程と、
前記ピラーを除去する工程と、
を有する請求項１に記載の半導体装置の製造方法。
前記ピラーの材料は、ノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である請求項１又は２に記載の半導体装置の製造方法。
前記ピラーの高さは、５０μｍ～５００μｍである請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。