CN115132568A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN115132568A
CN115132568A CN202210261138.1A CN202210261138A CN115132568A CN 115132568 A CN115132568 A CN 115132568A CN 202210261138 A CN202210261138 A CN 202210261138A CN 115132568 A CN115132568 A CN 115132568A
Authority
CN
China
Prior art keywords
wafer
semiconductor device
manufacturing
chip
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210261138.1A
Other languages
English (en)
Inventor
中根健智
早川悦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021051287A external-priority patent/JP2022149230A/ja
Priority claimed from JP2021051288A external-priority patent/JP2022149231A/ja
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN115132568A publication Critical patent/CN115132568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种半导体装置的制造方法，能够抑制背面研磨时的晶圆的厚度的不均。半导体装置的制造方法具有：准备晶圆的工序，该晶圆具备多个芯片区域聚集而成的器件区域和上述器件区域的周围的周边区域；呈环状地除去上述周边区域的一部分的工序；在上述晶圆的一方的面形成保护层的工序；以及在上述一方的面形成有上述保护层的状态下，对上述晶圆的另一方的面进行研磨的工序。

Description

半导体装置的制造方法
技术领域
本公开涉及半导体装置的制造方法。
背景技术
在制造半导体装置时，在晶圆的一方的面形成元件之后，为了使晶圆成为预定的厚度而对另一方的面进行研磨。该研磨被称为背面研磨(Back Grinding)。
现有技术文献
专利文献
专利文献1：日本特开2000-173961号公报
专利文献2：日本特开2004-22899号公报
专利文献3：日本特开2017-69276号公报
专利文献4：日本特开2014-154815号公报
专利文献5：日本专利第5877663号公报
发明内容
发明所要解决的课题
在现有的方法中，存在以下情况：在背面研磨时，晶圆的厚度产生不均。
本公开的目的在于提供一种能够抑制背面研磨时的晶圆的厚度的不均的半导体装置的制造方法。
用于解决课题的方案
本公开的一个方案的半导体装置的制造方法具有：准备晶圆的工序，该晶圆具备多个芯片区域聚集而成的器件区域和上述器件区域的周围的周边区域；呈环状地除去上述周边区域的一部分的工序；在上述晶圆的一方的面形成保护层的工序；以及在上述一方的面形成有上述保护层的状态下，对上述晶圆的另一方的面进行研磨的工序。
本公开的另一个方案的半导体装置的制造方法具有：准备晶圆的工序，该晶圆具备多个芯片区域聚集而成的器件区域和上述器件区域的周围的周边区域；在上述晶圆的一方的面形成保护层的工序；以及在上述一方的面形成有上述保护层的状态下，对上述晶圆的另一方的面进行研磨的工序，准备上述晶圆的工序具有：在上述一方的面设置感光性抗蚀剂膜的工序；以及使上述感光性抗蚀剂膜曝光的工序，在对上述另一方的面进行研磨的工序之后，具有通过使上述感光性抗蚀剂膜显影，从而对每个上述芯片区域在上述一方的面形成柱的工序。
发明的效果
根据本公开，能够抑制背面研磨时的晶圆的厚度的不均。
附图说明
图1是表示形成具备柱的半导体芯片的情况的背面研磨的图。
图2是表示半导体装置的结构的剖视图。
图3是表示除去模制树脂后的状态的半导体装置的俯视图。
图4是表示第一实施方式中的传感器芯片的制造方法的流程图(之一)。
图5是表示第一实施方式中的传感器芯片的制造方法的流程图(之二)。
图6是表示第一实施方式中的传感器芯片的制造方法的俯视图(之一)。
图7是表示第一实施方式中的传感器芯片的制造方法的俯视图(之二)。
图8是表示第一实施方式中的传感器芯片的制造方法的剖视图(之一)。
图9是表示第一实施方式中的传感器芯片的制造方法的剖视图(之二)。
图10是表示第一实施方式中的传感器芯片的制造方法的剖视图(之三)。
图11是表示第一实施方式中的传感器芯片的制造方法的剖视图(之四)。
图12是表示第一实施方式中的半导体装置的制造方法的剖视图(之一)。
图13是表示第一实施方式中的半导体装置的制造方法的剖视图(之二)。
图14是表示第一实施方式中的半导体装置的制造方法的剖视图(之三)。
图15是表示第一实施方式中的半导体装置的制造方法的剖视图(之四)。
图16是表示传感器芯片变得过厚的情况的问题的一例的剖视图。
图17是表示传感器芯片变得过薄的情况的问题的一例的剖视图。
图18是表示背面研磨后的晶圆的厚度的测定的图(之一)。
图19是表示第二实施方式中的传感器芯片的制造方法的流程图。
图20是表示背面研磨后的晶圆的厚度的测定的图(之二)。
图中：
10—半导体装置，20—传感器芯片，30—ASIC芯片，40—模制树脂，50—开口部，60—引线框，200—晶圆，200A—表面，200B—背面，201—器件区域，202—周边区域，209—芯片区域，210—柱，211、212—感光性抗蚀剂膜，220—BG带，230—工作台，240—研磨装置。
具体实施方式
以下，参照附图对本公开的实施方式进行具体说明。此外，在本说明书以及附图中，有时通过对于实质上具有相同的功能结构的构成要素标注同一符号而省略重复的说明。
(本公开的原委)
在半导体装置的制造过程中，在具备多个芯片区域的晶圆，形成杂质区域、电极、配线等之后，切断晶圆而形成多个半导体芯片。半导体芯片根据用途而具有各种形态，也有具备柱的半导体芯片。柱的材料以及用途也有各种，例如，作为导电性的柱的例子，也有作为半导体芯片的外部电极来使用的例子，但作为柱的其它的用途，例如，有在模制树脂形成时作为牺牲层来使用的例子。具体而言，在形成对具备湿度检测部的传感器芯片进行封固的模制树脂时，以覆盖湿度检测部的方式预先形成柱来作为牺牲层，在模制树脂形成后除去柱，从而在模制树脂形成露出湿度检测部的开口部。
本申请发明人在制造包括具备这样的柱的半导体芯片的半导体装置的情况下，发现在背面研磨时晶圆的厚度容易产生不均。本申请发明人还发现，由于下述那样的机构导致晶圆的厚度产生不均。以下，对该发现进行说明。
在形成具备柱的半导体芯片的情况下，切断前的晶圆具有形成有柱的多个芯片区域聚集而成的器件区域及其周围的周边区域。另外，晶圆的背面研磨是在晶圆的表面粘贴背面研磨用的保护带(以下有时称为“BG(背面研磨)带”。)、并固定于工作台的状态下来进行的。
图1是表示形成具备柱的半导体芯片的情况的背面研磨的图。晶圆100在一方的面(表面100A)具备多个柱110，在晶圆100的表面100A，以覆盖柱110的方式粘贴BG带120。并且，将BG带120朝向工作台130侧，将晶圆100固定于工作台130，使用研磨装置140对晶圆100的另一方的面(背面100B)进行研磨。柱110在与表面100A垂直的Z方向上具有高度。此外，与Z方向垂直、而且相互正交的X方向以及Y方向是与表面100A平行的方向。
晶圆100具有：具有柱110的多个芯片区域聚集而成的器件区域101以及其周围的周边区域102。柱110的Z方向的尺寸越大，则BG带120越难以进入柱110间的间隙，如图1所示，在器件区域101，BG带120与工作台130接触，但在周边区域102，BG带120不与工作台130，有产生BG带120与工作台130之间的间隙的情况。背面研磨是将研磨装置140推压至晶圆100来进行的，但若产生间隙，则晶圆100在间隙的部分挠曲。若在晶圆100产生挠曲，则加压的能量的一部分被挠曲消耗。因此，在器件区域101的背面研磨中，越接近周边区域102的部分，从研磨装置140作用于晶圆100的压力越容易下降，从而在背面研磨时，晶圆100的厚度产生不均。另外，在相邻的两个柱110之间的XY平面内的距离变小的情况下，也同样，在背面研磨时，晶圆100的厚度产生不均。
本申请发明人为了抑制由这种机构中产生的晶圆的厚度的不均，进行了刻苦研究，结果想到了下述的实施方式。
(第一实施方式)
首先，对通过第一实施方式制造的半导体装置进行说明。该半导体装置例如是具备湿度检测部的湿度检测装置。制造方法的详细将于后文叙述，但在进行树脂封固时，预先在湿度检测部之上设置成为牺牲层的柱，树脂封固之后除去柱，从而在模制树脂形成露出湿度检测部的开口部。图2是表示半导体装置的结构的剖视图。
就通过第一实施方式制造的半导体装置10而言，平面形状为大致矩形形状，对置的两组的两边的一方与X方向平行，另一方与Y方向平行。X方向与Y方向相互正交。另外，半导体装置10在与X方向以及Y方向正交的Z方向上具有厚度。此外，半导体装置10的平面形状并不限于矩形形状，也可以是圆形、椭圆、多边形等。
半导体装置10具有：作为第一半导体芯片的传感器芯片20；作为第二半导体芯片的ASIC(Application Specific Integrated Circuit，专用集成电路)芯片30；模制树脂40；以及引线框60。
引线框60具有芯片焊盘61和多个引线端子62。引线框60的厚度例如是100μm～200μm。
ASIC芯片30经由第二DAF(Die Attach Film，芯片贴装薄膜)45层叠于芯片焊盘61上。传感器芯片20经由第一DAF42层叠于ASIC芯片30上。即，传感器芯片20和ASIC芯片30成为ASIC芯片30装载有传感器芯片20的堆叠构造。传感器芯片20的厚度例如为200μm～400μm。ASIC30的厚度例如为100μm～150μm。第一DAF42以及第二DAF45的厚度例如为10μm～30μm。
传感器芯片20与ASIC芯片30通过多个第一键合引线43而电连接。ASIC芯片30与多个引线端子62通过多个第二键合引线44而电连接。
这样层叠化的传感器芯片20以及ASIC芯片30、多个第一键合引线43、多个第二键合引线44以及引线框60由作为封固部件的模制树脂40封固而被封装化。在半导体装置10的下表面露出有芯片焊盘61和多个引线端子62。模制树脂40的比传感器芯片20的上表面靠上的部分的厚度例如为50μm～500μm，优选为100μm～250μm。半导体装置10的厚度例如为500μm～1000μm。
引线框60由镍、铜形成。第一DAF42以及第二DAF45分别由包括树脂和二氧化硅等混合物的绝缘材料形成。模制树脂40是包括炭黑、二氧化硅等混合物的环氧树脂等具有遮光性的黒色系的树脂。
在半导体装置10的上表面侧，形成有使传感器芯片20的一部分从模制树脂40露出的开口部50。例如，开口部50的平面形状为大致矩形形状，具有在X方向上平行的两边和在Y方向上平行的两边。各边的长度为400μm～600μm。
图3是表示除去模制树脂40后的状态的半导体装置10的俯视图。如图3所示，传感器芯片20和ASIC芯片30各自的平面形状为大致矩形形状，且具有在X方向上平行的两边和在Y方向上平行的两边。传感器芯片20比ASIC芯片30小，隔着第一DAF42层叠于ASIC芯片30的表面上。
在传感器芯片20，且在从开口部50露出的区域，设有湿度检测部21、温度检测部(未图示)、以及加热部(未图示)。加热部以覆盖湿度检测部21的形成区域的方式形成于湿度检测部21的下表面侧。即，加热部的面积比湿度检测部21大。这样，作为封固部件的模制树脂40在使湿度检测部21以及温度检测部露出的状态下对传感器芯片20等进行封固。
另外，在传感器芯片20的端部形成有多个键合焊盘(以下有时简称为“焊盘”)24。焊盘24例如由铝、铝硅合金(AlSi)形成。
ASIC芯片30是信号处理以及控制用的半导体芯片，例如包括湿度计测处理部、温度计测处理部、加热控制部以及故障判定部。
另外，在ASIC芯片30的表面，且在未被传感器芯片20覆盖的区域，设有多个第一焊盘35和多个第二焊盘36。第一焊盘35以及第二焊盘36例如由铝、铝硅合金(AlSi)形成。
第一焊盘35经由第一键合引线43而与传感器芯片20的对应的焊盘24连接。第二焊盘36经由第二键合引线44而与对应的引线端子62连接。引线端子62配置在ASIC芯片30的周围。
在制造时，ASIC芯片30的安装位置以引线端子62为基准来决定。传感器芯片20的ASIC芯片30上的安装位置以ASIC芯片30的位置或者引线端子62的任一个为基准来决定。
半导体装置10具有传感器芯片20上的湿度检测部21以及温度检测部的允许形成区域25。即使在安装时在ASIC芯片30、传感器芯片20、以及模具之间最大地产生位置偏移的情况下，允许形成区域25也以从开口部50可靠地露出的方式设定在开口部50的形成区域内。湿度检测部21以及温度检测部只要形成于允许形成区域25内，则无论上述位置偏移如何，都从开口部50可靠地露出。
通过第一实施方式制造的半导体装置10具备上述的结构。
以下，对第一实施方式的半导体装置的制造方法进行说明。在此，首先，对制造传感器芯片20的过程进行说明。图4～图5是表示第一实施方式中的传感器芯片20的制造方法的流程图。图6～图7是表示第一实施方式中的传感器芯片20的制造方法的俯视图。图8～图11是表示第一实施方式中的传感器芯片20的制造方法的剖视图。
首先，如图6的(A)所示，准备具备多个芯片区域209的晶圆200(步骤S101)。晶圆200具有多个芯片区域209聚集而成的器件区域201及其周围的周边区域202，且从一个芯片区域209获得一个传感器芯片20。各芯片区域209在晶圆200的一方的面(表面200A)包括湿度检测部21、温度检测部、加热部、电极、配线等。晶圆200形成有定向平面208。晶圆200的厚度T0比传感器芯片20的厚度大，例如为600μm～650μm。晶圆200的直径例如为6英寸(15.24cm)。芯片区域209具有大致矩形形状的平面形状，具有在X方向上平行的两边和在Y方向上平行的两边。例如，在X方向上平行的两边的长度为900μm～1100μm，在Y方向上平行的两边的长度为600μm～800μm。晶圆200的材料例如为硅(Si)、碳化硅(SiC)、氮化铝(AlN)、氧化铝(Al2O3)、氮化镓(GaN)、砷化镓(GaAs)等。
接着，进行用于除去晶圆200所含的水分的烘烤(步骤S102)。例如，烘烤的温度为100℃～150℃，时间为1分钟～3分钟。
接着，进入在形成开口部50的位置形成作为牺牲层的柱的工序。首先，如图8的(A)所示，通过旋转涂敷，在晶圆200的表面200A形成用于形成柱的感光性抗蚀剂膜211(步骤S103)。感光性抗蚀剂膜211例如以300rpm～600rpm的旋转速度形成。感光性抗蚀剂膜211的厚度例如为50μm～100μm。在感光性抗蚀剂膜211形成后进行晶圆200的边缘冲洗。感光性抗蚀剂膜211向晶圆200背面的蔓延较大的情况下，根据需要也进行背面冲洗。
接着，进行感光性抗蚀剂膜211的预烘烤(步骤S104)。例如，预烘烤的温度为100℃～150℃，时间为5分钟～10分钟。通过该预烘烤，除去感光性抗蚀剂膜211所含的溶剂。
此外，在本实施方式中，为了以后在成为传感器芯片20的区域的开口部50的周围进行引线键合，需要厚度超过金属丝高度的树脂厚度，开口部50的高度也需要成为同等的高度。然而，一次的涂敷难以达到其高度，因此如图8的(B)所示，通过再次旋转涂敷，在感光性抗蚀剂膜211上形成感光性抗蚀剂膜212(步骤S105)。感光性抗蚀剂膜212例如以300rpm～600rpm的旋转速度形成。感光性抗蚀剂膜212的厚度例如为50μm～100μm，若与感光性抗蚀剂膜211的厚度合在一起，则例如成为100μm～200μm。在感光性抗蚀剂膜212形成后进行晶圆200的边缘冲洗。
接着，进行感光性抗蚀剂膜212的预烘烤(步骤S106)。例如，预烘烤的温度为100℃～150℃，时间为5分钟～10分钟。通过该预烘烤，除去感光性抗蚀剂膜212所含的溶剂。
接着，进行晶圆200的边缘冲洗(步骤S107)。通过在步骤S106的预烘烤之后进行边缘冲洗，从而能够除去在步骤S105的感光性抗蚀剂膜212形成后的边缘冲洗中未除去的溶剂。
接着，进行晶圆200的预烘烤(步骤S108)。例如，预烘烤的温度为100℃～150℃，时间为5分钟～10分钟。通过该预烘烤，除去因步骤S107的边缘冲洗而附着于晶圆200的溶剂。
接着，进行感光性抗蚀剂膜211以及212的曝光(步骤S109)。曝光以与形成于传感器芯片20之上的开口部50对应的方式进行。例如，能够在曝光中使用i线、g线或者h线，能量为500mJ～550mJ。
接着，进行感光性抗蚀剂膜211以及212的显影(步骤S110)。其结果，如图6的(B)以及图9的(A)所示，在各芯片区域209形成感光性抗蚀剂的柱210。例如，柱210具有正方形状的平面形状，各边的长度为400μm～600μm。柱210的高度在上述处理中设为100μm～200μm，例如能够在50μm～500μm的范围内适当设定。
接着，进行晶圆200的水洗以及干燥(步骤S111)。水洗例如使用纯水。干燥例如使用旋转式干燥机。例如，旋转速度为800rpm～1200rpm，时间为8分钟～12分钟。
接着，进行晶圆200的硬烘烤(步骤S112)。例如，硬烘烤的温度为150℃～200℃，时间为15分钟～25分钟。通过该硬烘烤，除去残留在晶圆200的水分以及残留在柱210的溶剂。
这样，得到在表面200A具备多个柱210的晶圆200。多个柱210形成于器件区域201内。
接着，在晶圆200的另一方的面(背面200B)粘贴切割带，并安装于加工装置(步骤S113)。作为加工装置，例如能够使用株式会社DISCO的DFD6361。
接着，如图7的(A)以及图9的(B)所示，在周边区域202内呈环状地切断晶圆200(步骤S114)。其结果，周边区域202在晶圆200的半径方向上被分成两部分。切断后的外侧的部分被除去。在该切断中，切断后的晶圆200的边缘的切线也可以与定向平面208一致。也就是，切断后的晶圆200的边缘也可以位于定向平面208上。另外，切断后的晶圆200的边缘也可以位于比定向平面208更靠晶圆200的中心侧。
接着，通过向切割带照射紫外线来使粘接力下降，从加工装置取出晶圆200(步骤S115)。其结果，如图7的(B)以及图10所示，得到除去了周边区域202的一部分后的晶圆200。
接着，以从多个柱210之上覆盖多个柱210的方式，在晶圆200的表面200A粘贴BG带220(步骤S116)。此时，BG带220遍及晶圆200的整周地与周边区域202接触。若在BG带220与周边区域202之间存在间隙，则有在背面研磨时切削水侵入到晶圆200的表面200A的担忧。BG带220是保护层的一例。
接着，如图11所示，将BG带220朝向工作台230侧，将晶圆200固定于工作台230，使用研磨装置240对晶圆200的背面200B进行研磨(步骤S117)。一边向晶圆200推压研磨装置240一边进行该背面研磨。晶圆200的研磨后的厚度T1与传感器芯片20的厚度相同，例如为200μm～400μm。
由于在步骤S114中除去周边区域202的一部分，因此在步骤S117的背面研磨中，可抑制晶圆200的挠曲。因此，从研磨装置240作用于晶圆200的压力在面内变得大致均匀。因此，背面200B的研磨后的晶圆200的厚度具有优异的面内均匀性。
接着，通过向BG带220照射紫外线来使粘接力下降，从晶圆200剥离BG带220(步骤S118)。
接着，将晶圆200单片化为多个芯片区域209(步骤S119)。
这样，制造出具备多个柱210的传感器芯片20。
接着，对使用具备柱210的传感器芯片20和ASIC芯片30来制造半导体装置10的过程进行说明。图12～图15是表示半导体装置10的制造方法的剖视图。
首先，如图12的(A)所示，准备具备芯片焊盘61以及多个引线端子62的引线框60，在芯片焊盘61之上，经由第二DAF45固定多个ASIC芯片30。此外，实际上，很多个ASIC芯片30固定于芯片焊盘61上，但在图12的(A)中，为了简单，仅示出了两个传感器芯片20。ASIC芯片30与传感器芯片20分开制造。
接着，如图12的(B)所示，在各ASIC芯片30的表面上，经由第一DAF42固定具备柱210的传感器芯片20。
接着，如图13的(A)所示，由第二键合引线44连接各ASIC芯片30上的第二焊盘36与引线端子62之间，由第一键合引线43连接各传感器芯片20上的焊盘24与ASIC芯片30上的第一焊盘35之间。以下，有时将图13的(A)所示的结构称为被成形品310。
接着，如图13的(B)所示，准备由上模321和下模322构成的模具320，将被成形品310载置于下模322之上。模具320是利用了传递模塑法的树脂封固用的模具。在上模321的内表面设有脱模薄膜330。脱模薄膜330具有覆盖上模321的整个内表面的面积。另外，脱模薄膜330具有能够耐树脂成型时的加热温度的耐热性、和能够从模制树脂40以及模具320容易剥离的剥离性。脱模薄膜330例如由ETFE(乙烯-四氟乙烯)形成。
接着，如图14的(A)所示，使上模321隔着脱模薄膜330与下模322抵接。此时，下模322的上表面与上模321的下表面之间的距离L0预先设定为半导体装置10的厚度。
这样，将上模321与下模322设为经由脱模薄膜330而关闭的状态，对模具320进行加热，如箭头331所示，经由供给路向模具320的内部空间流入模制树脂40。由此，传感器芯片20、ASIC芯片30、第一键合引线43、第二键合引线44以及引线框60由模制树脂40封固。模具320的加热温度例如为160℃～200℃。
模制树脂40固化之后，如图14的(B)所示，将上模321从下模322分离。并且，从模具320取出由模制树脂40封固的、具备柱210的传感器芯片20、ASIC芯片30、第一键合引线43、第二键合引线44以及引线框60。然后，从模制树脂40以及柱210剥离脱模薄膜330。
接着，如图15的(A)所示，除去柱210。柱210例如能够通过灰化来除去。在未配置柱210的部分形成开口部50。除了灰化以外，还能够根据柱210的材料使用液剂来除去。
然后，如图15的(B)所示，切断模制树脂40以及引线框60。
这样，制造出多个半导体装置10。
在本实施方式中，如上所述，由于在步骤S114中除去了周边区域202的一部分，因此在步骤S117的背面研磨中，可抑制晶圆200的挠曲。因此，从研磨装置240作用于晶圆200的压力在面内变得大致均匀。因此，背面200B的研磨后的晶圆200的厚度具有优异的面内均匀性。
在此，对传感器芯片20变得过厚的情况的问题的一例、和传感器芯片20变得过薄的情况的问题的一例进行说明。图16是表示传感器芯片20变得过厚的情况的问题的一例的剖视图，图17是表示传感器芯片20变得过薄的情况的问题的一例的剖视图。
如上所述，下模322的上表面与上模321的下表面之间的距离L0预先设定为半导体装置10的厚度。因此，在传感器芯片20变得过厚的情况下，如图16所示，从引线框60的下表面至柱210的上表面的距离变得过大。因此，若使上模321与下模322抵接，且使下模322的上表面与上模321的下表面之间为距离L0，则有对传感器芯片20以及ASIC芯片30作用较大的压缩压力，而传感器芯片20以及ASIC芯片30破损的担忧。另外，柱210被压缩，第一键合引线43与脱模薄膜330相接，第一键合引线43未被模制树脂40封固，也有从模制树脂40露出的担忧。
另外，在传感器芯片20变得过薄的情况下，如图17所示，从引线框60的下表面至柱210的上表面的距离变得过小。因此，若使上模321与下模322抵接，且使下模322的上表面与上模321的下表面之间为距离L0，则会在柱210的上表面与上模321的下表面之间产生间隙。在产生了间隙的情况下，模制树脂40也进入到该间隙，因此有之后无法除去柱210而无法形成开口部50的担忧。
根据本实施方式，由于能够以所需的厚度形成传感器芯片20，因此能够避免上述的图16或者图17所示那样的问题。
此外，感光性抗蚀剂膜211以及212的材料例如是酚醛清漆系树脂、丙烯酸系树脂或者聚酰亚胺系树脂。也就是，柱210的材料例如是酚醛清漆系树脂、丙烯酸系树脂或者聚酰亚胺系树脂。另外，也可以进行膜状的抗蚀剂的粘贴，来代替液体的抗蚀剂的旋转涂敷。
虽然由感光性抗蚀剂膜211以及212构成柱210，但在由一个感光性抗蚀剂膜形成足够高度的柱210的情况下，也可以不形成感光性抗蚀剂膜211或者212。另外，为了形成更高的柱210，也可以形成三个以上的感光性抗蚀剂膜。
步骤S114的切断后的晶圆200的边缘与多个柱210中最靠近晶圆200的边缘的柱210之间的距离优选为柱210的高度的1.0倍以上且5.0倍以下，更优选为1.2倍以上且4.0倍以下。更优选为1.5倍以上且3.0倍以下。该距离也取决于柱210的高度，例如为50μm～1500μm。该距离越大，则背面研磨时的晶圆200的挠曲越容易变大，有抑制厚度的不均的效果变小的担忧。另一方面，该距离越小，则越难以使BG带220与周边区域202密合。
柱210的平面形状并不限定于矩形形状，也可以是其它多边形状、圆形状或者椭圆形状等。
此外，柱的材料并不限定于感光性抗蚀剂。例如，柱的材料也可以是纤维素等非感光性的材料。例如，使用丙酮作为纤维素的溶剂，利用旋涂法涂敷纤维素的丙酮溶液，通过烘烤来除去丙酮。通过反复进行该涂敷以及烘烤，从而形成具有所需的厚度的纤维素的膜。然后，通过一般的酚醛清漆系的感光性抗蚀剂等的涂敷、曝光以及显影，形成覆盖形成柱的区域且使其它区域露出的抗蚀剂掩模。并且，利用丙酮除去、或者利用反应性离子蚀刻(Reactive Ion Etching：RIE)除去从纤维素的膜的抗蚀剂掩模露出的部分。然后，使用乙酸丁酯除去抗蚀剂掩模。这样，能够形成非感光性膜的柱。
在此，基于实际测试，一边与参考例比较一边对第一实施方式的效果进行说明。
在仿照第一实施方式的第一例中，将晶圆的厚度设为625μm，将直径设为6英寸(15.24cm)。另外，在步骤S114的切断中，在距离晶圆的边缘3mm的部分进行了切断。也就是，使晶圆的直径小了6mm。并且，在步骤S117的背面研磨中，将研磨后的晶圆的厚度的目标值A设为300μm。
在参考例(第二例)中，未进行步骤S114的切断。另外，在步骤S117的背面研磨中，将研磨后的晶圆的厚度的目标值B设为464μm。其它条件与第一例相同。
对第一例以及第二例测定了背面研磨后的晶圆的厚度。在图18中示出该结果。在图18中，横轴表示以晶圆的中心为基准的位置，纵轴表示晶圆的厚度。横轴的负的值表示与正的方向相反方向的位置。
如图18所示，在第一例(■)中，晶圆的厚度处于作为目标值A的300μm的±20μm的范围内，最大值与最小值的差仅为26μm。与此相对，在第二例(◆)中，尽管晶圆的厚度是目标值B为464μm，但整体上为500μm程度以上，最大值与最小值的差大到70μm程度。
(第二实施方式)
对第二实施方式进行说明。在传感器芯片20的制造方法这方面，第二实施方式与第一实施方式不同。图19是表示第二实施方式中的传感器芯片20的制造方法的流程图。
在第二实施方式中，与第一实施方式同样地进行步骤S101～S109的处理。
接着，以从显影后的感光性抗蚀剂膜211以及212上覆盖感光性抗蚀剂膜211以及212的方式，将BG带220粘贴在晶圆200的表面200A(步骤S201)。
接着，将BG带220朝向工作台230侧，将晶圆200固定于工作台230，使用研磨装置240对晶圆200的背面200B进行研磨(步骤S202)。一边向晶圆200推压研磨装置240一边进行该背面研磨。晶圆200的研磨后的厚度T1与传感器芯片20的厚度相同，例如为200μm～400μm。
接着，通过向BG带220照射紫外线来使粘接力下降，从晶圆200剥离BG带220(步骤S203)。
接着，进行感光性抗蚀剂膜211以及212的显影(步骤S204)。其结果，在各芯片区域209形成感光性抗蚀剂的柱210。
接着，进行晶圆200的水洗以及干燥(步骤S205)。水洗例如使用纯水。干燥例如使用旋转式干燥机。
接着，进行晶圆200的硬烘烤(步骤S206)。通过该硬烘烤，除去残留在晶圆200的水分以及残留在柱210的溶剂。
这样，得到在表面200A具备多个柱210的晶圆200。多个柱210形成于器件区域201内。
接着，将晶圆200单片化为多个芯片区域209(步骤S207)。
这样，制造出具备多个柱210的传感器芯片20。
其它结构与第一实施方式相同。
在第二实施方式中，在步骤S204中形成柱210之前，在步骤S202中对晶圆200的背面200B进行研磨。因此，未在BG带220与工作台230之间形成柱210引起的间隙，可抑制晶圆200的挠曲。因此，从研磨装置240作用于晶圆200的压力在面内变得大致均匀。因此，背面200B的研磨后的晶圆200的厚度具有优异的面内均匀性。
在此，基于实际测量，一边与参考例比较一边对第二实施方式的效果进行说明。
在仿照第二实施方式的第三例中，将晶圆的厚度设为625μm，将直径设为6英寸(15.24cm)。另外，在步骤S202的背面研磨中，将研磨后的晶圆的厚度的目标值C设为332μm。
在参考例(第四例)中，在曝光(步骤S109)之后、且在BG带的粘贴、背面研磨以及BG带的剥离(步骤S201～S203)之前，进行了显影、水洗、干燥以及硬烘烤(步骤S204～206)。另外，在步骤S202的背面研磨中，将研磨后的晶圆的厚度的目标值D设为464μm。其它条件与第三例相同。
对第三例以及第四例测定了背面研磨后的晶圆的厚度。图20示出该结果。在图20中，横轴表示以晶圆的中心为基准的位置，纵轴表示晶圆的厚度。横轴的负的值表示与正的方向相反方向的位置。
如图20所示，在第三例(■)中，晶圆的厚度的最大值与最小值的差仅为18μm。与此相对，在第四例(◆)中，晶圆的厚度的最大值与最小值的差大到67μm。
以上，对优选的实施方式进行了说明，但不受上述的实施方式限制，能够不脱离权利要求书所记载的范围地对上述的实施方式加以各种变形以及置换。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，具有：
准备晶圆的工序，该晶圆具备多个芯片区域聚集而成的器件区域和上述器件区域的周围的周边区域；
呈环状地除去上述周边区域的一部分的工序；
在上述晶圆的一方的面形成保护层的工序；以及
在上述一方的面形成有上述保护层的状态下，对上述晶圆的另一方的面进行研磨的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
准备上述晶圆的工序具有对每个上述芯片区域在上述一方的面形成柱的工序。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
形成上述柱的工序具有：
在上述一方的面设置感光性抗蚀剂膜的工序；
使上述感光性抗蚀剂膜曝光的工序；以及
在上述曝光之后使上述感光性抗蚀剂膜显影的工序。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于，
形成上述柱的工序具有：
在上述一方的面设置非感光性膜的工序；
在上述非感光性膜上形成掩模的工序；以及
利用上述掩模将上述非感光性膜加工成上述柱的形状的工序。
5.根据权利要求2～4任一项中所述的半导体装置的制造方法，其特征在于，
在对上述另一方的面进行研磨的工序之后，还具有：
将上述晶圆单片化而形成多个半导体芯片的工序；
以上述柱的一部分露出的方式形成对上述半导体芯片进行封固的模制树脂的工序；以及
除去上述柱的工序。
6.根据权利要求2～5任一项中所述的半导体装置的制造方法，其特征在于，
将上述周边区域的一部分除去后的上述晶圆的边缘与多个上述柱中最接近上述边缘的柱之间的距离为上述柱的高度的1.0倍以上且5.0倍以下。
7.根据权利要求2～6任一项中所述的半导体装置的制造方法，其特征在于，
上述柱的材料为酚醛清漆系树脂、丙烯酸系树脂或者聚酰亚胺系树脂。
8.根据权利要求2～7任一项中所述的半导体装置的制造方法，其特征在于，
上述柱的高度为50μm～500μm。
9.根据权利要求1～8任一项中所述的半导体装置的制造方法，其特征在于，
上述保护层遍及上述晶圆的整周而与上述周边区域接触。
10.根据权利要求1～9任一项中所述的半导体装置的制造方法，其特征在于，
上述晶圆在上述周边区域具有定向平面，
将上述周边区域的一部分除去后的上述晶圆的边缘位于上述定向平面上、或者比上述定向平面更靠上述晶圆的中心侧。
CN202210261138.1A 2021-03-25 2022-03-16 半导体装置的制造方法 Pending CN115132568A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021051287A JP2022149230A (ja) 2021-03-25 2021-03-25 半導体装置の製造方法
JP2021-051288 2021-03-25
JP2021051288A JP2022149231A (ja) 2021-03-25 2021-03-25 半導体装置の製造方法
JP2021-051287 2021-03-25

Publications (1)

Publication Number Publication Date
CN115132568A true CN115132568A (zh) 2022-09-30

Family

ID=80930246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210261138.1A Pending CN115132568A (zh) 2021-03-25 2022-03-16 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20220310399A1 (zh)
EP (1) EP4064352A3 (zh)
KR (1) KR20220133790A (zh)
CN (1) CN115132568A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US154815A (en) 1874-09-08 Improvement in vests
US173961A (en) 1876-02-22 johnston
JP3515917B2 (ja) 1998-12-01 2004-04-05 シャープ株式会社 半導体装置の製造方法
JP2004022899A (ja) 2002-06-18 2004-01-22 Shinko Electric Ind Co Ltd 薄シリコンウエーハの加工方法
KR100812085B1 (ko) * 2006-12-22 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 개별화 방법
JP5500942B2 (ja) * 2009-10-28 2014-05-21 株式会社ディスコ ウエーハの加工方法
US8648470B2 (en) * 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
JP5877663B2 (ja) 2011-07-07 2016-03-08 株式会社ディスコ ウエーハの研削方法
JPWO2014038310A1 (ja) * 2012-09-07 2016-08-08 富士電機株式会社 半導体素子の製造方法
JP2014154815A (ja) 2013-02-13 2014-08-25 Denso Corp 半導体装置の製造方法
JP6585447B2 (ja) 2015-09-28 2019-10-02 ラピスセミコンダクタ株式会社 基板の製造方法
JP7068064B2 (ja) * 2018-06-22 2022-05-16 株式会社ディスコ 被加工物の加工方法
TWI691040B (zh) * 2018-08-29 2020-04-11 英屬開曼群島商鳳凰先驅股份有限公司 半導體裝置之封裝結構及其製造方法

Also Published As

Publication number Publication date
KR20220133790A (ko) 2022-10-05
EP4064352A2 (en) 2022-09-28
EP4064352A3 (en) 2022-11-09
US20220310399A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
JP4856328B2 (ja) 半導体装置の製造方法
US3978578A (en) Method for packaging semiconductor devices
TWI753304B (zh) 封裝方法及面板組件
US7772091B2 (en) Manufacturing method of semiconductor apparatus comprising alignment patterns in scribe regions
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
US20150054109A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
KR20100071485A (ko) 웨이퍼 레벨 패키지의 제조방법
JPH03129855A (ja) 半導体装置の製造方法
JP2010140987A (ja) 半導体装置の製造方法
JP5685012B2 (ja) 半導体パッケージの製造方法
TWI713849B (zh) 半導體製程及半導體結構
EP4067297A1 (en) Sensing device and method for manufacturing sensing device
KR20060124555A (ko) 반도체 웨이퍼 및 이것에 의해 형성한 반도체 장치
JP2022149230A (ja) 半導体装置の製造方法
CN115132568A (zh) 半导体装置的制造方法
US9536756B1 (en) Semiconductor packages separated using a sacrificial material
US10679954B2 (en) Integrated circuit system with carrier construction configuration and method of manufacture thereof
JP2003347471A (ja) 半導体装置及びその製造方法
JPH01196856A (ja) 半導体装置用バンプ形成方法
JP2022149231A (ja) 半導体装置の製造方法
US20220139700A1 (en) Semiconductor device and method making the same
JPH03101128A (ja) 半導体チップの製造方法
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof
JP2023149073A (ja) 検知装置、検知装置の製造方法及び検知システムの製造方法
JP3967293B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication