JPH01196856A - 半導体装置用バンプ形成方法 - Google Patents
半導体装置用バンプ形成方法Info
- Publication number
- JPH01196856A JPH01196856A JP63021288A JP2128888A JPH01196856A JP H01196856 A JPH01196856 A JP H01196856A JP 63021288 A JP63021288 A JP 63021288A JP 2128888 A JP2128888 A JP 2128888A JP H01196856 A JPH01196856 A JP H01196856A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- bump
- polymer compound
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 230000015572 biosynthetic process Effects 0.000 title claims description 24
- 150000001875 compounds Chemical class 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 238000007747 plating Methods 0.000 claims abstract description 11
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 229920000642 polymer Polymers 0.000 claims description 34
- 229920001721 polyimide Polymers 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 239000003822 epoxy resin Substances 0.000 claims 1
- 229920000647 polyepoxide Polymers 0.000 claims 1
- 239000009719 polyimide resin Substances 0.000 claims 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 20
- 239000004642 Polyimide Substances 0.000 description 17
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007602 hot air drying Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
表面安定化膜上に形成された高分子化合物の膜に電極接
続用開口を形成し、この電極接続用開口に接触して、電
極とバンプとを接続するための金属層を形成し、この金
属石をバンプ形成領域まで引き出し、この引き出された
金属層を、バンプ形成領域を除いてカバーする高分子化
合物の膜上に形成される半導体装置用バンプの形成方法
の改良に関し、 半導体ウェーハが反らず、そのため、バンプ形成用マス
クのマスク位置合わせが容易にでき、半導体ウェーハを
ダイシングする時ポリイミド膜にクラックが生ずること
なく、しかも、バンプ形成のためのメッキ処理を完全に
実施できるように改良した、半導体装置用バンプ形成方
法を提供することを目的とし、 電極および表面安定化膜が形成されてなる半導体ウェー
ハ上に、高分子化合物よりなる膜を形成し、半導体ウェ
ーハをチップに分割するダイシングラインに沿い、各ダ
イシングラインの隣接する交点間の一部領域を除いた領
域に形成される十字型のパターンと、前記電極に対接す
る領域に形成されるパターンとを有する第１のマスクを
使用して、前記高分子化合物よりなる膜をパターニング
し、前記高分子化合物よりなる膜の前記電極に対応する
領域に開口を形成し、前記ダイシングライン上の一部領
域を除く領域において前記高分子化合物よりなる膜を除
去して、溝を形成し、金属膜を形成し、該金属膜をパタ
ーニングして前記電極に接する領域からバンプ形成領域
に延在する金属膜を残留し、その上に、高分子化合物膜
を形成し、前記第１のマスクと同一の十字型のパターン
と、バンプ形成領域に対応する領域にパターンを有する
第２のマスクを使用して、前記高分子化合物膜をパター
ニングし、前記高分子化合物よりなる膜の、前記ダイシ
ングライン上の一部領域を除く領域に溝を形成し、また
、バンプ形成領域に開口を形成し、バリアメタル膜と、
その上に、レジスト膜を形成し、パターニングしてバン
プ形成領域の前記レジスト膜に開口を形成し、該開口に
おいて露出している前記レジスト膜をマスクとしてメッ
キをなして、前記開口上に前記バリアメタル膜に接触し
てバンプを形成し、前記レジスト・膜およびバンプ形成
９５域以外の前記バリアメタル膜を除去する工程を有す
る、半導体装置用バンプ形成方法をもって構成する。
続用開口を形成し、この電極接続用開口に接触して、電
極とバンプとを接続するための金属層を形成し、この金
属石をバンプ形成領域まで引き出し、この引き出された
金属層を、バンプ形成領域を除いてカバーする高分子化
合物の膜上に形成される半導体装置用バンプの形成方法
の改良に関し、 半導体ウェーハが反らず、そのため、バンプ形成用マス
クのマスク位置合わせが容易にでき、半導体ウェーハを
ダイシングする時ポリイミド膜にクラックが生ずること
なく、しかも、バンプ形成のためのメッキ処理を完全に
実施できるように改良した、半導体装置用バンプ形成方
法を提供することを目的とし、 電極および表面安定化膜が形成されてなる半導体ウェー
ハ上に、高分子化合物よりなる膜を形成し、半導体ウェ
ーハをチップに分割するダイシングラインに沿い、各ダ
イシングラインの隣接する交点間の一部領域を除いた領
域に形成される十字型のパターンと、前記電極に対接す
る領域に形成されるパターンとを有する第１のマスクを
使用して、前記高分子化合物よりなる膜をパターニング
し、前記高分子化合物よりなる膜の前記電極に対応する
領域に開口を形成し、前記ダイシングライン上の一部領
域を除く領域において前記高分子化合物よりなる膜を除
去して、溝を形成し、金属膜を形成し、該金属膜をパタ
ーニングして前記電極に接する領域からバンプ形成領域
に延在する金属膜を残留し、その上に、高分子化合物膜
を形成し、前記第１のマスクと同一の十字型のパターン
と、バンプ形成領域に対応する領域にパターンを有する
第２のマスクを使用して、前記高分子化合物膜をパター
ニングし、前記高分子化合物よりなる膜の、前記ダイシ
ングライン上の一部領域を除く領域に溝を形成し、また
、バンプ形成領域に開口を形成し、バリアメタル膜と、
その上に、レジスト膜を形成し、パターニングしてバン
プ形成領域の前記レジスト膜に開口を形成し、該開口に
おいて露出している前記レジスト膜をマスクとしてメッ
キをなして、前記開口上に前記バリアメタル膜に接触し
てバンプを形成し、前記レジスト・膜およびバンプ形成
９５域以外の前記バリアメタル膜を除去する工程を有す
る、半導体装置用バンプ形成方法をもって構成する。
本発明は、表面安定化膜上に形成された高分子化合物の
膜に電極接続用開口を形成し、この電極接続用開口に接
触して、Ｔ！ｌ極とバンプとを接続するための金属層を
形成し、この金属層をバンプ形成領域まで引き出し、こ
の引き出された金属層を、バンプ形成領域を除いてカバ
ーする高分子化合物膜上に形成される半導体装置用バン
ブの形成方法の改良に関する。
膜に電極接続用開口を形成し、この電極接続用開口に接
触して、Ｔ！ｌ極とバンプとを接続するための金属層を
形成し、この金属層をバンプ形成領域まで引き出し、こ
の引き出された金属層を、バンプ形成領域を除いてカバ
ーする高分子化合物膜上に形成される半導体装置用バン
ブの形成方法の改良に関する。
半導体チップ上に、ＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄＢｏｎｄｉｎｇ ） 、または、ＣＣＢ （Ｃｏ
ｎｔｒｏｌｅｄ Ｃｏ１１ａ−ｐｓｅ Ｂｏｎｄｉｎｇ
）用のバンプを形成する場合の従来技術について、図
面を参照して説明する。
ｔｅｄＢｏｎｄｉｎｇ ） 、または、ＣＣＢ （Ｃｏ
ｎｔｒｏｌｅｄ Ｃｏ１１ａ−ｐｓｅ Ｂｏｎｄｉｎｇ
）用のバンプを形成する場合の従来技術について、図
面を参照して説明する。
第２図参照
電極２、および、リン珪酸ガラス（ＰＳＧ）等からなる
表面安定化膜３が形成されている半導体ウェーハｌ上に
、ポリイミド等の膜４を１０〜２０ｎ厚、形成し、パタ
ーニングしてこノホＩＪ（ミ１’等の膜４を１ｔＦｊＺ
上から除去し、開口５を形成する。
表面安定化膜３が形成されている半導体ウェーハｌ上に
、ポリイミド等の膜４を１０〜２０ｎ厚、形成し、パタ
ーニングしてこノホＩＪ（ミ１’等の膜４を１ｔＦｊＺ
上から除去し、開口５を形成する。
銅、アルミニウム等の金属を全面に数ｐｍ厚に真空１着
法等を使用して形成し、この銅、アルミニウム等の金属
の膜をパターニングして開口５を介して、電極２に接触
してバンプ形成領域まで延在する引き出し層６を形成す
る。
法等を使用して形成し、この銅、アルミニウム等の金属
の膜をパターニングして開口５を介して、電極２に接触
してバンプ形成領域まで延在する引き出し層６を形成す
る。
第３図参照
ポリイミド等の膜７を１０ｐ−厚に形成し、このポリイ
ミド等の膜７をバターニングして、これをバンプ形成領
域から除去し、開口８を形成する。
ミド等の膜７をバターニングして、これをバンプ形成領
域から除去し、開口８を形成する。
第４図参照
全面にバリアメタル膜９を形成し、その上に、レジスト
１１１１０を形成してバンプ形成領域からレジスト膜１
０を除去し、開口１１を形成する。
１１１１０を形成してバンプ形成領域からレジスト膜１
０を除去し、開口１１を形成する。
第５図参照
バリアメタル膜９を電極としてメッキをなし、関口１１
に、バリアメタル膜９に接触して２０〜２００ｎ厚のバ
ンプ１２を形成し、レジスト膜１０とバンプ形成領域以
外のバリアメタル膜９とを除去し、ダイシングをなして
各半導体装置チップに分割する。
に、バリアメタル膜９に接触して２０〜２００ｎ厚のバ
ンプ１２を形成し、レジスト膜１０とバンプ形成領域以
外のバリアメタル膜９とを除去し、ダイシングをなして
各半導体装置チップに分割する。
ＴＡＢまたはＣＣＢ用のバンプを形成する場合、上記の
ように、ポリイミド等の膜が使用される。
ように、ポリイミド等の膜が使用される。
これは、ポリイミド等がα線を吸収するため、半導体装
置のα線対策として有効であることと、機械的ストレス
を吸収し、ＰＳＧ等の表面安定化膜にクランクが発生し
ないようにするためである。
置のα線対策として有効であることと、機械的ストレス
を吸収し、ＰＳＧ等の表面安定化膜にクランクが発生し
ないようにするためである。
ところで、半導体ウェーハ上にポリイミド等の膜４およ
び７を形成する際、ポリイミドを塗布した後８０℃程度
の温度で熱風乾燥を行う、この際、ポリイミド等の膜が
収縮し、半導体ウェーハに反りが生ずる。このため、バ
ンプ形成用マスクのマスク位置合わせが困難となる。
び７を形成する際、ポリイミドを塗布した後８０℃程度
の温度で熱風乾燥を行う、この際、ポリイミド等の膜が
収縮し、半導体ウェーハに反りが生ずる。このため、バ
ンプ形成用マスクのマスク位置合わせが困難となる。
また、ポリイミド等の膜はダイシングしにくいので、ダ
イシングの際、ポリイミド膜にクランクを生ずることが
ある。
イシングの際、ポリイミド膜にクランクを生ずることが
ある。
この欠点を解消する対策として、ダイシングする線上に
はポリイミド等の膜を形成しないようにする方法が考え
られるが、この場合には、バリアメタル膜９を形成する
際、ポリイミド膜のないダイシング線上におけるバリア
メタルのカバレージが悪くなり、バンプ１１をメッキ形
成する時に、電極として使用するバリアメタル膜９の、
各チップ間の導通が不良となり、メッキが不完全となる
ことがある。
はポリイミド等の膜を形成しないようにする方法が考え
られるが、この場合には、バリアメタル膜９を形成する
際、ポリイミド膜のないダイシング線上におけるバリア
メタルのカバレージが悪くなり、バンプ１１をメッキ形
成する時に、電極として使用するバリアメタル膜９の、
各チップ間の導通が不良となり、メッキが不完全となる
ことがある。
本発明の目的は、これらの欠点を解消することにあり、
半導体ウェーハに反りが発生することがな（バンプ形成
用マスクのマスク位置合わせが容易にでき、また、半導
体ウェーハをダイシングする時ポリイミド等の膜にクラ
ンクが生ずることなく、しかも、バンプ形成のためのメ
ッキ処理を完全に実施できるよう改良した、半導体装置
用バンプ形成方法を提供することにある。
半導体ウェーハに反りが発生することがな（バンプ形成
用マスクのマスク位置合わせが容易にでき、また、半導
体ウェーハをダイシングする時ポリイミド等の膜にクラ
ンクが生ずることなく、しかも、バンプ形成のためのメ
ッキ処理を完全に実施できるよう改良した、半導体装置
用バンプ形成方法を提供することにある。
〔課題を解決するための手段〕
上記の目的は、電極（２）および表面安定化膜（３）が
形成されてなる半導体ウェーハ（１）上に、高分子化合
物よりなる膜（４）を形成し、半導体ウェーハ（１）を
チップに分割するダイシングライン（１Ｄ）にそって幅
が約１５０ｎであり、各ダイシングライン（１Ｄ）の隣
接する交点間の一部領域（１６）を除いた領域に形成さ
れる十字型のパターン（１７）と、前記電極（２）に対
接する領域に形成されるパターン（１８）とを存する第
１のマスク（１５）を使用して、前記高分子化合物より
なる膜（４）をパターニングし、前記高分子化合物より
なる膜（４）の前記電極（２）に対応する領域に開口（
５）を形成し、前記ダイシングライン（１Ｄ）上の一部
領域（１６）を除く領域において前記高分子化合物より
なる膜（４）を除去して、溝（１９）を形成し、 金属膜（６）を形成し、該金属膜（６）をバターニング
して前記電極（２）に接する領域からバンブ形成領域に
延在する金属膜（６）を残留し、その上に、高分子化合
物膜（７）を形成し、前記第１のマスク（１５）と同一
の十字型のパターン（１７）と、バンブ形成領域に対応
する領域にパターンを有する第２のマスクを使用して、
前記高分子化合物膜（７）をパターニングし、前記高分
子化合物よりなる膜（７）の、前記ダイシングライン（
１Ｄ）上の一部領域（１６）を除く領域に溝（１９ａ）
を形成し、また、バンプ形成領域に開口（８）を形成し
、 バリアメタル膜（９）と、その上に、レジスト膜（１０
）を形成し、パターニングしてバンブ形成領域の前記レ
ジスト膜（１０）に開口（１１）を形成し、 該開口（１１）において露出している前記レジス）膜（
１０）をマスクとしてメッキをなして、前記開口（１１
）上に前記バリアメタル膜（９）に接触してバンブ（１
２）を形成し、前記レジストＩｌｌ （１０）およびバ
ンブ形成領域以外の前記バリアメタル膜（９）を除去す
る工程を存する、半導体装置用バンブ形成方法によって
達成される。
形成されてなる半導体ウェーハ（１）上に、高分子化合
物よりなる膜（４）を形成し、半導体ウェーハ（１）を
チップに分割するダイシングライン（１Ｄ）にそって幅
が約１５０ｎであり、各ダイシングライン（１Ｄ）の隣
接する交点間の一部領域（１６）を除いた領域に形成さ
れる十字型のパターン（１７）と、前記電極（２）に対
接する領域に形成されるパターン（１８）とを存する第
１のマスク（１５）を使用して、前記高分子化合物より
なる膜（４）をパターニングし、前記高分子化合物より
なる膜（４）の前記電極（２）に対応する領域に開口（
５）を形成し、前記ダイシングライン（１Ｄ）上の一部
領域（１６）を除く領域において前記高分子化合物より
なる膜（４）を除去して、溝（１９）を形成し、 金属膜（６）を形成し、該金属膜（６）をバターニング
して前記電極（２）に接する領域からバンブ形成領域に
延在する金属膜（６）を残留し、その上に、高分子化合
物膜（７）を形成し、前記第１のマスク（１５）と同一
の十字型のパターン（１７）と、バンブ形成領域に対応
する領域にパターンを有する第２のマスクを使用して、
前記高分子化合物膜（７）をパターニングし、前記高分
子化合物よりなる膜（７）の、前記ダイシングライン（
１Ｄ）上の一部領域（１６）を除く領域に溝（１９ａ）
を形成し、また、バンプ形成領域に開口（８）を形成し
、 バリアメタル膜（９）と、その上に、レジスト膜（１０
）を形成し、パターニングしてバンブ形成領域の前記レ
ジスト膜（１０）に開口（１１）を形成し、 該開口（１１）において露出している前記レジス）膜（
１０）をマスクとしてメッキをなして、前記開口（１１
）上に前記バリアメタル膜（９）に接触してバンブ（１
２）を形成し、前記レジストＩｌｌ （１０）およびバ
ンブ形成領域以外の前記バリアメタル膜（９）を除去す
る工程を存する、半導体装置用バンブ形成方法によって
達成される。
本発明に係る半導体装置用バンブ形成方法にあっては、
高分子化合物よりなる膜４．７は半導体ウェーハ全面に
連続的に形成されず、ダイシングライン１Ｄ上における
一部領域１６を除く大部分の領域において、分断形成さ
れる。したがって、高分子化合物膜４．７を加熱乾燥す
る際の収縮により半導体ウェーハに反りが発生すること
がなく、また、ダイシングライン１Ｄ上には一部領域１
６を除き高分子化合物膜４．７が存在しないので、ダイ
シングの際、高分子化合物にクランクが発生することが
ない。また、高分子化合物膜４．７は、ダイシングライ
ン１Ｄ上の一部領域１６においては溝によって分断され
ず、半導体チップ相互間にまたがって形成されるので、
その上に形成されるバリアメタル膜９も、半導体チップ
相互間にまたがって形成され、チップ相互間の電気的導
通が十分確保され、バンブ９の形成のためのメッキ処理
が完全に実行される。
高分子化合物よりなる膜４．７は半導体ウェーハ全面に
連続的に形成されず、ダイシングライン１Ｄ上における
一部領域１６を除く大部分の領域において、分断形成さ
れる。したがって、高分子化合物膜４．７を加熱乾燥す
る際の収縮により半導体ウェーハに反りが発生すること
がなく、また、ダイシングライン１Ｄ上には一部領域１
６を除き高分子化合物膜４．７が存在しないので、ダイ
シングの際、高分子化合物にクランクが発生することが
ない。また、高分子化合物膜４．７は、ダイシングライ
ン１Ｄ上の一部領域１６においては溝によって分断され
ず、半導体チップ相互間にまたがって形成されるので、
その上に形成されるバリアメタル膜９も、半導体チップ
相互間にまたがって形成され、チップ相互間の電気的導
通が十分確保され、バンブ９の形成のためのメッキ処理
が完全に実行される。
以下、図面を参照しつ一１本発明の一実施例に係る半導
体装置用バンブ形成方法について説明する。
体装置用バンブ形成方法について説明する。
第６図参照
電極２およびＰＳＧよりなる表面安定化Ｉｌ＃３が形成
されてなる半導体ウェーハ１上にポリイミド等のｒｌ！
４を１０〜２０ｎ厚に形成し、約８０°ｃにおいて、約
３０分間通風乾燥する。
されてなる半導体ウェーハ１上にポリイミド等のｒｌ！
４を１０〜２０ｎ厚に形成し、約８０°ｃにおいて、約
３０分間通風乾燥する。
第７図参照
この図は、次工程において使用される第１のマスク１５
を示す、この第１のマスク１５は半導体ウェーハ１をチ
ップに分割分離するダイシングライン１Ｄにそって幅が
約１５０ｎであり、各ダイシングラインｌＤの隣接する
交点間の一部領域１６を除いた９５域に形成される十字
型のパターン１７と、電極２に対応する領域に設けられ
るパターン１８とにより構成される。
を示す、この第１のマスク１５は半導体ウェーハ１をチ
ップに分割分離するダイシングライン１Ｄにそって幅が
約１５０ｎであり、各ダイシングラインｌＤの隣接する
交点間の一部領域１６を除いた９５域に形成される十字
型のパターン１７と、電極２に対応する領域に設けられ
るパターン１８とにより構成される。
第８図参照
前記第１のマスク１５を使用してポリイミド等の膜４に
フォトリソグラフィー法を実行してポリイミド等の膜４
をパターニングし、ポリイミド等のｎ儂４に、電極２と
の引き出し層形成用間口５を形成するとともに、ダイシ
ングライン１Ｄ上の一部碩域１６を除く領域に対応して
、ポリイミド等の膜４に溝１９を形成する。
フォトリソグラフィー法を実行してポリイミド等の膜４
をパターニングし、ポリイミド等のｎ儂４に、電極２と
の引き出し層形成用間口５を形成するとともに、ダイシ
ングライン１Ｄ上の一部碩域１６を除く領域に対応して
、ポリイミド等の膜４に溝１９を形成する。
第９図参照
アルミニウム、銅等の金属を全面に数％厚に蒸着法等を
使用して形成し、パターニングして電極２とバンブ（図
示せず）とを接続する引き出し層６を残留する。全面に
ポリイミド等の膜７を約１０ｎ厚に形成し、約８０°Ｃ
において、約１時間通風乾燥し、第２のマスクを使用し
てパターニングする。
使用して形成し、パターニングして電極２とバンブ（図
示せず）とを接続する引き出し層６を残留する。全面に
ポリイミド等の膜７を約１０ｎ厚に形成し、約８０°Ｃ
において、約１時間通風乾燥し、第２のマスクを使用し
てパターニングする。
第１０図参照
第２のマスクは第１のマスク１５と同一の領域に十字型
のパターン１７を有し、さらに、バンブ形成領域に対応
する領域にパターンを有する。この第２のマスクを使用
してポリイミド等の膜７をパターニングし、ダイシング
ライン１Ｄ上の一部領域１６を除く領域に溝１９ａを、
また、バンブ形成領域に開口８を形成する。しかる後、
約４００°Ｃにおいて約３０分間加熱し、ポリイミド膜
４．７を硬化する。
のパターン１７を有し、さらに、バンブ形成領域に対応
する領域にパターンを有する。この第２のマスクを使用
してポリイミド等の膜７をパターニングし、ダイシング
ライン１Ｄ上の一部領域１６を除く領域に溝１９ａを、
また、バンブ形成領域に開口８を形成する。しかる後、
約４００°Ｃにおいて約３０分間加熱し、ポリイミド膜
４．７を硬化する。
第１１図参照
バリアメタル膜９を約ｓ、ｏｏｏ人厚に形成し、その上
に、レジスト膜１０を形成し、パターニングして、レジ
スト膜１０のバンプ形成領域に開口１１を形成する。
に、レジスト膜１０を形成し、パターニングして、レジ
スト膜１０のバンプ形成領域に開口１１を形成する。
第１図参照
バリアメタル膜９をｌ電極としてメッキをなし、開口１
１上にバリアメタル１Ｉ１９に接触して、金、半田等よ
りなる２０〜２００ｎ厚のバンプ１２を形成する。
１上にバリアメタル１Ｉ１９に接触して、金、半田等よ
りなる２０〜２００ｎ厚のバンプ１２を形成する。
レジスト膜１０およびバンプ形成領域以外のバリアメタ
ル膜９を除去し、ダイシングラインｌＤにそってダイシ
ングし、半導体ウェーハｌを各半導体装置チップに分割
分離する。
ル膜９を除去し、ダイシングラインｌＤにそってダイシ
ングし、半導体ウェーハｌを各半導体装置チップに分割
分離する。
（発明の効果］
以上説明せるとおり、本発明に係る半導体装置用バンプ
形成方法においては、ポリイミド等の高分子化合物より
なる膜が半導体ウェーハ上の全面に連続して形成されず
、ダイシングライン上の一部領域を除く大部分の領域に
おいて分断形成される。この結果、高分子化合物膜の加
熱乾燥時の収縮に起因する半導体ウェーハの反りがなく
、バンプ形成用マスクのマスク位置合わせが容易にでき
、半導体ウェーハのダイシング時に、高分子化合物膜に
クランクを生ずることがない。
形成方法においては、ポリイミド等の高分子化合物より
なる膜が半導体ウェーハ上の全面に連続して形成されず
、ダイシングライン上の一部領域を除く大部分の領域に
おいて分断形成される。この結果、高分子化合物膜の加
熱乾燥時の収縮に起因する半導体ウェーハの反りがなく
、バンプ形成用マスクのマスク位置合わせが容易にでき
、半導体ウェーハのダイシング時に、高分子化合物膜に
クランクを生ずることがない。
また、高分子化合物膜がダイシングライン上の一部領域
において半導体装置チップ相互間にまたがって形成され
るので、高分子化合物膜上に形成されるバリアメタルも
前記ダイシングライン上の一部領域において半導体装置
チップ相互間にまたがって形成され、バリアメタルの半
導体装置チップ相互間の電気的導通が十分に確保され、
バンプ形成のためのメッキ処理用電極として有効に機能
する。
において半導体装置チップ相互間にまたがって形成され
るので、高分子化合物膜上に形成されるバリアメタルも
前記ダイシングライン上の一部領域において半導体装置
チップ相互間にまたがって形成され、バリアメタルの半
導体装置チップ相互間の電気的導通が十分に確保され、
バンプ形成のためのメッキ処理用電極として有効に機能
する。
第１図は、本発明の一実施例に係る半導体装置用バンプ
形成方法を実施して製造した半導体装置の断面図である
。 第２〜５１１ｉ膜Ｕは、従来技術に係る半導体装画用バ
ンブ形成方法の主要工程の工程図である。 第６〜１１図は、本発明の一実施例に係る半導体装置用
バンプ形成方法の主要工程の工程図である。 ｌ・・・半導体ウェーハ、 １Ｄ・・・ダイシングライン、 ２・・・電極、 ３・・・表面安定化膜、 ４・・・高分子化合物膜（ポリイミド膜等）、５・・・
開口、 ６・・・電極とバンプとを接続する引き出し層、７・・
・高分子化合物膜（ポリイミド膜等）、８・・・開口、 ９・・・バリアメタル膜、 １０・・・レジスト膜、 １１・・・開口、 １２・・・バンプ、 １５・・・第１のマスク、 １６・・・一部類域、 １７・・・十字型パターン、 １８・・・電極２に対接するパターン、１９．１９ａ・
・・溝。
形成方法を実施して製造した半導体装置の断面図である
。 第２〜５１１ｉ膜Ｕは、従来技術に係る半導体装画用バ
ンブ形成方法の主要工程の工程図である。 第６〜１１図は、本発明の一実施例に係る半導体装置用
バンプ形成方法の主要工程の工程図である。 ｌ・・・半導体ウェーハ、 １Ｄ・・・ダイシングライン、 ２・・・電極、 ３・・・表面安定化膜、 ４・・・高分子化合物膜（ポリイミド膜等）、５・・・
開口、 ６・・・電極とバンプとを接続する引き出し層、７・・
・高分子化合物膜（ポリイミド膜等）、８・・・開口、 ９・・・バリアメタル膜、 １０・・・レジスト膜、 １１・・・開口、 １２・・・バンプ、 １５・・・第１のマスク、 １６・・・一部類域、 １７・・・十字型パターン、 １８・・・電極２に対接するパターン、１９．１９ａ・
・・溝。
Claims (1)
- 【特許請求の範囲】 ［１］電極（２）および表面安定化膜（３）が形成され
てなる半導体ウェーハ（１）上に、高分子化合物よりな
る膜（４）を形成し、 半導体ウェーハ（１）をチップに分割するダイシングラ
イン（１Ｄ）に沿い、各ダイシングライン（１Ｄ）の隣
接する交点間の一部領域（１６）を除いた領域に形成さ
れる十字型のパターン（１７）と、前記電極（２）に対
接する領域に形成されるパターン（１８）とを有する第
１のマスク（１５）を使用して、前記高分子化合物より
なる膜（４）をパターニングし、前記高分子化合物より
なる膜（４）の前記電極（２）に対応する領域に開口（
５）を形成し、前記ダイシングライン（１Ｄ）上の一部
領域（１６）を除く領域において前記高分子化合物より
なる膜（４）を除去して、溝（１９）を形成し、 金属膜（６）を形成し、該金属膜（６）をパターニング
して前記電極（２）に接する領域からバンプ形成領域に
延在する金属膜（６）を残留し、その上に、高分子化合
物膜（７）を形成し、前記第１のマスク（１５）と同一
の十字型のパターン（１７）と、バンプ形成領域に対応
する領域にパターンを有する第２のマスクを使用して、
前記高分子化合物よりなる膜（７）をパターニングし、
前記高分子化合物よりなる膜（７）の、前記ダイシング
ライン（１Ｄ）上の一部領域（１６）を除く領域に溝（
１９ａ）を形成し、また、バンプ形成領域に開口（８）
を形成し、 バリアメタル膜（９）と、その上に、レジスト膜（１０
）を形成し、パターニングしてバンプ形成領域の前記レ
ジスト膜（１０）に開口（１１）を形成し、 該開口（１１）において露出している前記レジスト膜（
１０）をマスクとしてメッキをなして、前記開口（１１
）上に前記バリアメタル膜（９）に接触してバンプ（１
２）を形成し、前記レジスト膜（１０）およびバンプ形
成領域以外の前記バリアメタル膜（９）を除去する工程
を有する ことを特徴とする、半導体装置用バンプ形成方法。 ［２］前記高分子化合物はポリイミド、または、エポキ
シ樹脂であることを特徴とする請求項第１項記載の半導
体装置用バンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021288A JP2630326B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置用バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021288A JP2630326B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置用バンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196856A true JPH01196856A (ja) | 1989-08-08 |
| JP2630326B2 JP2630326B2 (ja) | 1997-07-16 |
Family
ID=12050946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63021288A Expired - Lifetime JP2630326B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置用バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630326B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999050907A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus |
| US6191493B1 (en) | 1993-02-18 | 2001-02-20 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package and manufacturing method of the same |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| JP2005217445A (ja) * | 1996-12-04 | 2005-08-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| USRE39603E1 (en) | 1994-09-30 | 2007-05-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| CN111599671A (zh) * | 2019-02-21 | 2020-08-28 | 东莞新科技术研究开发有限公司 | 一种长形条半导体背面开槽以消除应力的方法 |
| WO2024004211A1 (ja) * | 2022-07-01 | 2024-01-04 | 株式会社レゾナック | 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素 |
-
1988
- 1988-02-02 JP JP63021288A patent/JP2630326B2/ja not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191493B1 (en) | 1993-02-18 | 2001-02-20 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package and manufacturing method of the same |
| USRE39603E1 (en) | 1994-09-30 | 2007-05-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| JP2005217445A (ja) * | 1996-12-04 | 2005-08-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| JP4513973B2 (ja) * | 1996-12-04 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6414390B2 (en) | 1998-03-27 | 2002-07-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument |
| WO1999050907A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus |
| US6181010B1 (en) | 1998-03-27 | 2001-01-30 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument |
| KR100552988B1 (ko) * | 1998-03-27 | 2006-02-15 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US8759119B2 (en) | 1999-11-11 | 2014-06-24 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| CN111599671A (zh) * | 2019-02-21 | 2020-08-28 | 东莞新科技术研究开发有限公司 | 一种长形条半导体背面开槽以消除应力的方法 |
| WO2024004211A1 (ja) * | 2022-07-01 | 2024-01-04 | 株式会社レゾナック | 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2630326B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| TWI755652B (zh) | 封裝方法、面板組件以及晶片封裝體 | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| KR20000048152A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH01196856A (ja) | 半導体装置用バンプ形成方法 | |
| JPS5896760A (ja) | 半導体装置の製法 | |
| JP2000188357A (ja) | 半導体装置およびその製造方法 | |
| JP2003347471A (ja) | 半導体装置及びその製造方法 | |
| US3947952A (en) | Method of encapsulating beam lead semiconductor devices | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JP2007317969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2022155336A (ja) | 検出装置及び検出装置の製造方法 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JP2022149230A (ja) | 半導体装置の製造方法 | |
| JP2012033624A (ja) | ウエハレベルパッケージ構造およびその製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2003282614A (ja) | 半導体装置及びその製造方法 | |
| JPS6325954A (ja) | 半導体装置およびその製造方法 | |
| JPS63205930A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH05267303A (ja) | 半導体装置 | |
| JP2022149231A (ja) | 半導体装置の製造方法 | |
| CN115132568A (zh) | 半导体装置的制造方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPS60102757A (ja) | 半導体装置の製造方法 |