JP2630326B2 - 半導体装置用バンプ形成方法 - Google Patents
半導体装置用バンプ形成方法Info
- Publication number
- JP2630326B2 JP2630326B2 JP63021288A JP2128888A JP2630326B2 JP 2630326 B2 JP2630326 B2 JP 2630326B2 JP 63021288 A JP63021288 A JP 63021288A JP 2128888 A JP2128888 A JP 2128888A JP 2630326 B2 JP2630326 B2 JP 2630326B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- bump
- polymer compound
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 表面安定化膜上に形成された高分子化合物の膜に電極
接続用開口を形成し、この電極接続用開口に接触して、
電極とバンプとを接続するための金属層を形成し、この
金属層をバンプ形成領域まで引き出し、この引き出され
た金属層を、バンプ形成領域を除いてカバーする高分子
化合物の膜上に形成される半導体装置用バンプの形成方
法の改良に関し、 半導体ウェーハが反らず、そのため、バンプ形成用マ
スクのマスク位置合わせが容易にでき、半導体ウェーハ
をダイシングする時ポリイミド膜にクラックが生ずるこ
となく、しかも、バンプ形成のためのメッキ処理を完全
に実施できるように改良した、半導体装置用バンプ形成
方法を提供することを目的とし、 電極および表面安定化膜が形成されてなる半導体ウェ
ーハ上に、高分子化合物よりなる膜を形成し、半導体ウ
ェーハをチップに分割するダイシングラインに沿い、各
ダイシングラインの隣接する交点間の一部領域を除いた
領域に形成される十字型のパターンと、前記電極に対接
する領域に形成されるパターンとを有する第１のマスク
を使用して、前記高分子化合物よりなる膜をパターニン
グし、前記高分子化合物よりなる膜の前記電極に対応す
る領域に開口を形成し、前記ダイシングライン上の一部
領域を除く領域において前記高分子化合物よりなる膜を
除去して、溝を形成し、金属膜を形成し、該金属膜をパ
ターニングして前記電極に接する領域からバンプ形成領
域に延在する金属膜を残留し、その上に、高分子化合物
膜を形成し、前記第１のマスクと同一の十字型のパター
ンと、バンプ形成領域に対応する領域にパターンを有す
る第２のマスクを使用して、前記高分子化合物膜をパタ
ーニングし、前記高分子化合物よりなる膜の、前記ダイ
シングライン上の一部領域を除く領域に溝を形成し、ま
た、バンプ形成領域に開口を形成し、バリアメタル膜
と、その上に、レジスト膜を形成し、パターニングして
バンプ形成領域の前記レジスト膜に開口を形成し、該開
口において露出している前記レジスト膜をマスクとして
メッキをなして、前記開口上に前記バリアメタル膜に接
触してバンプを形成し、前記レジスト膜およびバンプ形
成領域以外の前記バリアメタル膜を除去する工程を有す
る、半導体装置用バンプ形成方法をもって構成する。
接続用開口を形成し、この電極接続用開口に接触して、
電極とバンプとを接続するための金属層を形成し、この
金属層をバンプ形成領域まで引き出し、この引き出され
た金属層を、バンプ形成領域を除いてカバーする高分子
化合物の膜上に形成される半導体装置用バンプの形成方
法の改良に関し、 半導体ウェーハが反らず、そのため、バンプ形成用マ
スクのマスク位置合わせが容易にでき、半導体ウェーハ
をダイシングする時ポリイミド膜にクラックが生ずるこ
となく、しかも、バンプ形成のためのメッキ処理を完全
に実施できるように改良した、半導体装置用バンプ形成
方法を提供することを目的とし、 電極および表面安定化膜が形成されてなる半導体ウェ
ーハ上に、高分子化合物よりなる膜を形成し、半導体ウ
ェーハをチップに分割するダイシングラインに沿い、各
ダイシングラインの隣接する交点間の一部領域を除いた
領域に形成される十字型のパターンと、前記電極に対接
する領域に形成されるパターンとを有する第１のマスク
を使用して、前記高分子化合物よりなる膜をパターニン
グし、前記高分子化合物よりなる膜の前記電極に対応す
る領域に開口を形成し、前記ダイシングライン上の一部
領域を除く領域において前記高分子化合物よりなる膜を
除去して、溝を形成し、金属膜を形成し、該金属膜をパ
ターニングして前記電極に接する領域からバンプ形成領
域に延在する金属膜を残留し、その上に、高分子化合物
膜を形成し、前記第１のマスクと同一の十字型のパター
ンと、バンプ形成領域に対応する領域にパターンを有す
る第２のマスクを使用して、前記高分子化合物膜をパタ
ーニングし、前記高分子化合物よりなる膜の、前記ダイ
シングライン上の一部領域を除く領域に溝を形成し、ま
た、バンプ形成領域に開口を形成し、バリアメタル膜
と、その上に、レジスト膜を形成し、パターニングして
バンプ形成領域の前記レジスト膜に開口を形成し、該開
口において露出している前記レジスト膜をマスクとして
メッキをなして、前記開口上に前記バリアメタル膜に接
触してバンプを形成し、前記レジスト膜およびバンプ形
成領域以外の前記バリアメタル膜を除去する工程を有す
る、半導体装置用バンプ形成方法をもって構成する。
〔産業上の利用分野〕 本発明は、表面安定化膜上に形成された高分子化合物
の膜に電極接続用開口を形成し、この電極接続用開口に
接触して、電極とバンプとを接続するための金属層を形
成し、この金属層をバンプ形成領域まで引き出し、この
引き出された金属層を、バンプ形成領域を除いてカバー
する高分子化合物膜上に形成される半導体装置用バンプ
の形成方法の改良に関する。
の膜に電極接続用開口を形成し、この電極接続用開口に
接触して、電極とバンプとを接続するための金属層を形
成し、この金属層をバンプ形成領域まで引き出し、この
引き出された金属層を、バンプ形成領域を除いてカバー
する高分子化合物膜上に形成される半導体装置用バンプ
の形成方法の改良に関する。
半導体チップ上に、TAB（Tape Automated Bondin
g）、または、CCB（Controled Collapse Bonding）用の
バンプを形成する場合の従来技術について、図面を参照
して説明する。
g）、または、CCB（Controled Collapse Bonding）用の
バンプを形成する場合の従来技術について、図面を参照
して説明する。
第２図参照 電極２、および、リン珪酸ガラス（PSG）等からなる
表面安定化膜３が形成されている半導体ウェーハ１上
に、ポリイミド等の膜４を10〜20μｍ厚に形成し、パタ
ーニングしてこのポリイミド等の膜４を電極２上から除
去し、開口５を形成する。
表面安定化膜３が形成されている半導体ウェーハ１上
に、ポリイミド等の膜４を10〜20μｍ厚に形成し、パタ
ーニングしてこのポリイミド等の膜４を電極２上から除
去し、開口５を形成する。
銅、アルミニウム等の金属を全面に数μｍ厚に真空蒸
着法等を使用して形成し、この銅、アルミニウム等の金
属の膜をパターニングして開口５を介して、電極２に接
触してバンプ形成領域まで延在する引き出し層６を形成
する。
着法等を使用して形成し、この銅、アルミニウム等の金
属の膜をパターニングして開口５を介して、電極２に接
触してバンプ形成領域まで延在する引き出し層６を形成
する。
第３図参照 ポリイミド等の膜７を10μｍ厚に形成し、このポリイ
ミド等の膜７をパターニングして、これをバンプ形成領
域から除去し、開口８を形成する。
ミド等の膜７をパターニングして、これをバンプ形成領
域から除去し、開口８を形成する。
第４図参照 全面にバリアメタル膜９を形成し、その上に、レジス
ト膜10を形成してバンプ形成領域からレジスト膜10を除
去し、開口11を形成する。
ト膜10を形成してバンプ形成領域からレジスト膜10を除
去し、開口11を形成する。
第５図参照 バリアメタル膜９を電極としてメッキをなし、開口11
に、バリアメタル膜９に接触して20〜200μｍ厚のバン
プ12を形成し、レジスト膜10とバンプ形成領域以外のバ
リアメタル膜９とを除去し、ダイシングをなして各半導
体装置チップに分割する。
に、バリアメタル膜９に接触して20〜200μｍ厚のバン
プ12を形成し、レジスト膜10とバンプ形成領域以外のバ
リアメタル膜９とを除去し、ダイシングをなして各半導
体装置チップに分割する。
TABまたはCCB用のバンプを形成する場合、上記のよう
に、ポリイミド等の膜が使用される。これは、ポリイミ
ド等がα線を吸収するため、半導体装置のα線対策とし
て有効であることと、機械的ストレスを吸収し、PSG等
の表面安定化膜にクラックが発生しないようにするため
である。
に、ポリイミド等の膜が使用される。これは、ポリイミ
ド等がα線を吸収するため、半導体装置のα線対策とし
て有効であることと、機械的ストレスを吸収し、PSG等
の表面安定化膜にクラックが発生しないようにするため
である。
ところで、半導体ウェーハ上にポリイミド等の膜４お
よび７を形成する際、ポリイミドを塗布した後80℃程度
の温度で熱風乾燥を行う。この際、ポリイミド等の膜が
収縮し、半導体ウェーハに反りが生ずる。このため、バ
ンプ形成用のマスクのマスク位置合わせが困難となる。
よび７を形成する際、ポリイミドを塗布した後80℃程度
の温度で熱風乾燥を行う。この際、ポリイミド等の膜が
収縮し、半導体ウェーハに反りが生ずる。このため、バ
ンプ形成用のマスクのマスク位置合わせが困難となる。
また、ポリイミド等の膜はダイシングしにくいので、
ダイシングの際、ポリイミド膜にクラックを生ずること
がある。
ダイシングの際、ポリイミド膜にクラックを生ずること
がある。
この欠点を解消する対策として、ダイシングする線上
にはポリイミド等の膜を形成しないようにする方法が考
えられるが、この場合には、バリアメタル膜９を形成す
る際、ポリイミド膜のないダイシング線上におけるバリ
アメタルのカバレージが悪くなり、バンプ11をメッキ形
成する時に、電極として使用するバリアメタル膜９の、
各チップ間の導通が不良となり、メッキが不完全となる
ことがある。
にはポリイミド等の膜を形成しないようにする方法が考
えられるが、この場合には、バリアメタル膜９を形成す
る際、ポリイミド膜のないダイシング線上におけるバリ
アメタルのカバレージが悪くなり、バンプ11をメッキ形
成する時に、電極として使用するバリアメタル膜９の、
各チップ間の導通が不良となり、メッキが不完全となる
ことがある。
本発明の目的は、これらの欠点を解消することにあ
り、半導体ウェーハに反りが発生することがなくバンプ
形成用マスクのマスク位置合わせが容易にでき、また、
半導体ウェーハをダイシングする時ポリイミド等の膜に
クラックが生ずることなく、しかも、バンプ形成のため
のメッキ処理を完全に実施できるように改良した、半導
体装置用バンプ形成方法を提供することにある。
り、半導体ウェーハに反りが発生することがなくバンプ
形成用マスクのマスク位置合わせが容易にでき、また、
半導体ウェーハをダイシングする時ポリイミド等の膜に
クラックが生ずることなく、しかも、バンプ形成のため
のメッキ処理を完全に実施できるように改良した、半導
体装置用バンプ形成方法を提供することにある。
上記の目的は、電極（２）および表面安定化膜（３）
が形成されてなる半導体ウェーハ（１）上に、高分子化
合物よりなる膜（４）を形成し、 半導体ウェーハ（１）をチップに分割するダイシング
ライン（1D）にそって幅が約150μｍであり、各ダイシ
ングライン（1D）の隣接する交点間の一部領域（16）を
除いた領域に形成される十字型のパターン（17）と、前
記電極（２）に対接する領域に形成されるパターン（1
8）とを有する第１のマスク（15）を使用して、前記高
分子化合物よりなる膜（４）をパターニングし、前記高
分子化合物よりなる膜（４）の前記電極（２）に対応す
る領域に開口（５）を形成し、前記ダイシングライン
（1D）上の一部領域（16）を除く領域において前記高分
子化合物よりなる膜（４）を除去して、溝（19）を形成
し、 金属膜（６）を形成し、該金属膜（６）をパターニン
グして前記電極（２）に接する領域からバンプ形成領域
に延在する金属膜（６）を残留し、その上に、高分子化
合物膜（７）を形成し、 前記第１のマスク（15）と同一の十字型のパターン
（17）と、バンプ形成領域に対応する領域にパターンを
有する第２のマスクを使用して、前記高分子化合物膜
（７）をパターニングし、前記高分子化合物よりなる膜
（７）の、前記ダイシングライン（1D）上の一部領域
（16）を除く領域に溝（19a）を形成し、また、バンプ
形成領域に開口（８）を形成し、 バリアメタル膜（９）と、その上に、レジスト膜（1
0）を形成し、パターニングしてバンプ形成領域の前記
レジスト膜（10）に開口（11）を形成し、 該開口（11）において露出している前記レジスト膜
（10）をマスクとしてメッキをなして、前記開口（11）
上に前記バリアメタル膜（９）に接触してバンプ（12）
を形成し、前記レジスト膜（10）およびバンプ形成領域
以外の前記バリアメタル膜（９）を除去する工程を有す
る、半導体装置用バンプ形成方法によって達成される。
が形成されてなる半導体ウェーハ（１）上に、高分子化
合物よりなる膜（４）を形成し、 半導体ウェーハ（１）をチップに分割するダイシング
ライン（1D）にそって幅が約150μｍであり、各ダイシ
ングライン（1D）の隣接する交点間の一部領域（16）を
除いた領域に形成される十字型のパターン（17）と、前
記電極（２）に対接する領域に形成されるパターン（1
8）とを有する第１のマスク（15）を使用して、前記高
分子化合物よりなる膜（４）をパターニングし、前記高
分子化合物よりなる膜（４）の前記電極（２）に対応す
る領域に開口（５）を形成し、前記ダイシングライン
（1D）上の一部領域（16）を除く領域において前記高分
子化合物よりなる膜（４）を除去して、溝（19）を形成
し、 金属膜（６）を形成し、該金属膜（６）をパターニン
グして前記電極（２）に接する領域からバンプ形成領域
に延在する金属膜（６）を残留し、その上に、高分子化
合物膜（７）を形成し、 前記第１のマスク（15）と同一の十字型のパターン
（17）と、バンプ形成領域に対応する領域にパターンを
有する第２のマスクを使用して、前記高分子化合物膜
（７）をパターニングし、前記高分子化合物よりなる膜
（７）の、前記ダイシングライン（1D）上の一部領域
（16）を除く領域に溝（19a）を形成し、また、バンプ
形成領域に開口（８）を形成し、 バリアメタル膜（９）と、その上に、レジスト膜（1
0）を形成し、パターニングしてバンプ形成領域の前記
レジスト膜（10）に開口（11）を形成し、 該開口（11）において露出している前記レジスト膜
（10）をマスクとしてメッキをなして、前記開口（11）
上に前記バリアメタル膜（９）に接触してバンプ（12）
を形成し、前記レジスト膜（10）およびバンプ形成領域
以外の前記バリアメタル膜（９）を除去する工程を有す
る、半導体装置用バンプ形成方法によって達成される。
本発明に係る半導体装置用バンプ形成方法にあって
は、高分子化合物よりなる膜４、７は半導体ウェーハ全
面に連続的に形成されず、ダイシングライン1D上におけ
る一部領域16を除く大部分の領域において、分断形成さ
れる。したがって、高分子化合物膜４、７を加熱乾燥す
る際の収縮により半導体ウェーハに反りが発生すること
がなく、また、ダイシングライン1D上には一部領域16を
除き高分子化合物膜４、７が存在しないので、ダイシン
グの際、高分子化合物にクラックが発生することがな
い。また、高分子化合物膜４、７は、ダイシングライン
1D上の一部領域16においては溝によって分断されず、半
導体チップ相互間にまたがって形成されるので、その上
に形成されるバリアメタル膜９も、半導体チップ相互間
にまたがって形成され、チップ相互間の電気的導通が十
分確保され、バンプ９の形成のためのメッキ処理が完全
に実行される。
は、高分子化合物よりなる膜４、７は半導体ウェーハ全
面に連続的に形成されず、ダイシングライン1D上におけ
る一部領域16を除く大部分の領域において、分断形成さ
れる。したがって、高分子化合物膜４、７を加熱乾燥す
る際の収縮により半導体ウェーハに反りが発生すること
がなく、また、ダイシングライン1D上には一部領域16を
除き高分子化合物膜４、７が存在しないので、ダイシン
グの際、高分子化合物にクラックが発生することがな
い。また、高分子化合物膜４、７は、ダイシングライン
1D上の一部領域16においては溝によって分断されず、半
導体チップ相互間にまたがって形成されるので、その上
に形成されるバリアメタル膜９も、半導体チップ相互間
にまたがって形成され、チップ相互間の電気的導通が十
分確保され、バンプ９の形成のためのメッキ処理が完全
に実行される。
以下、図面を参照しつゝ、本発明の一実施例に係る半
導体装置用バンプ形成方法について説明する。
導体装置用バンプ形成方法について説明する。
第６図参照 電極２およびPSGよりなる表面安定化膜３が形成され
てなる半導体ウェーハ１上にポリイミド等の膜４を10〜
20μｍ厚に形成し、約80℃において、約30分間通風乾燥
する。
てなる半導体ウェーハ１上にポリイミド等の膜４を10〜
20μｍ厚に形成し、約80℃において、約30分間通風乾燥
する。
第７図参照 この図は、次工程において使用される第１のマスク15
を示す。この第１のマスク15は半導体ウェーハ１をチッ
プに分割分離するダイシングライン1Dにそって幅が約15
0μｍであり、各ダイシングライン1Dの隣接する交点間
の一部領域16を除いた領域に形成される十字型のパター
ン17と、電極２に対応する領域に設けられるパターン18
とにより構成される。
を示す。この第１のマスク15は半導体ウェーハ１をチッ
プに分割分離するダイシングライン1Dにそって幅が約15
0μｍであり、各ダイシングライン1Dの隣接する交点間
の一部領域16を除いた領域に形成される十字型のパター
ン17と、電極２に対応する領域に設けられるパターン18
とにより構成される。
第８図参照 前記第１のマスク15を使用してポリイミド等の膜４に
フォトリソグラフィー法を実行してポリイミド等の膜４
をパターニングし、ポリイミド等の膜４に、電極２との
引き出し層形成用開口５を形成するとともに、ダイシン
グライン1D上の一部領域16を除く領域に対応して、ポリ
イミド等の膜４に溝19を形成する。
フォトリソグラフィー法を実行してポリイミド等の膜４
をパターニングし、ポリイミド等の膜４に、電極２との
引き出し層形成用開口５を形成するとともに、ダイシン
グライン1D上の一部領域16を除く領域に対応して、ポリ
イミド等の膜４に溝19を形成する。
第９図参照 アルミニウム、銅等の金属を全面に数μｍ厚に蒸着法
等を使用して形成し、パターニングして電極２とバンプ
（図示せず）とを接続する引き出し層６を残留する。全
面にポリイミド等の膜７を約10μｍ厚に形成し、約80℃
において、約１時間通風乾燥し、第２のマスクを使用し
てパターニングする。
等を使用して形成し、パターニングして電極２とバンプ
（図示せず）とを接続する引き出し層６を残留する。全
面にポリイミド等の膜７を約10μｍ厚に形成し、約80℃
において、約１時間通風乾燥し、第２のマスクを使用し
てパターニングする。
第10図参照 第２のマスクは第１のマスク15と同一の領域に十字型
のパターン17を有し、さらに、バンプ形成領域に対応す
る領域にパターンを有する。この第２のマスクを使用し
てポリイミド等の膜７をパターニングし、ダイシングラ
イン1D上の一部領域16を除く領域に溝19aを、また、バ
ンプ形成領域に開口８を形成する。しかる後、約400℃
において約30分間加熱し、ポリイミド膜４、７を硬化す
る。
のパターン17を有し、さらに、バンプ形成領域に対応す
る領域にパターンを有する。この第２のマスクを使用し
てポリイミド等の膜７をパターニングし、ダイシングラ
イン1D上の一部領域16を除く領域に溝19aを、また、バ
ンプ形成領域に開口８を形成する。しかる後、約400℃
において約30分間加熱し、ポリイミド膜４、７を硬化す
る。
第11図参照 バリアメタル膜９を約5,000Å厚に形成し、その上
に、レジスト膜10を形成し、パターニングして、レジス
ト膜10のバンプ形成領域に開口11を形成する。
に、レジスト膜10を形成し、パターニングして、レジス
ト膜10のバンプ形成領域に開口11を形成する。
第１図参照 バリアメタル膜９を１電極としてメッキをなし、開口
11上にバリアメタル膜９に接触して、金、半田等よりな
る20〜200μｍ厚のバンプ12を形成する。レジスト膜10
およびバンプ形成領域以外のバリアメタル膜９を除去
し、ダイシングライン1Dにそってダイシングし、半導体
ウェーハ１を各半導体装置チップに分割分離する。
11上にバリアメタル膜９に接触して、金、半田等よりな
る20〜200μｍ厚のバンプ12を形成する。レジスト膜10
およびバンプ形成領域以外のバリアメタル膜９を除去
し、ダイシングライン1Dにそってダイシングし、半導体
ウェーハ１を各半導体装置チップに分割分離する。
以上説明せるとおり、本発明に係る半導体装置用バン
プ形成方法においては、ポリイミド等の高分子化合物よ
りなる膜が半導体ウェーハ上の全面に連続して形成され
ず、ダイシングライン上の一部領域を除く大部分の領域
において分断形成される。この結果、高分子化合物膜の
加熱乾燥時の収縮に起因する半導体ウェーハの反りがな
く、バンプ形成用マスクのマスク位置合わせが容易にで
き、半導体ウェーハのダイシング時に、高分子化合物膜
にクラックを生ずることがない。
プ形成方法においては、ポリイミド等の高分子化合物よ
りなる膜が半導体ウェーハ上の全面に連続して形成され
ず、ダイシングライン上の一部領域を除く大部分の領域
において分断形成される。この結果、高分子化合物膜の
加熱乾燥時の収縮に起因する半導体ウェーハの反りがな
く、バンプ形成用マスクのマスク位置合わせが容易にで
き、半導体ウェーハのダイシング時に、高分子化合物膜
にクラックを生ずることがない。
また、高分子化合物膜がダイシングライン上の一部領
域において半導体装置チップ相互間にまたがって形成さ
れるので、高分子化合物膜上に形成されるバリアメタル
も前記ダイシングライン上の一部領域において半導体装
置チップ相互間にまたがって形成され、バリアメタルの
半導体装置チップ相互間の電気的導通が十分に確保さ
れ、バンプ形成のためのメッキ処理用電極として有効に
機能する。
域において半導体装置チップ相互間にまたがって形成さ
れるので、高分子化合物膜上に形成されるバリアメタル
も前記ダイシングライン上の一部領域において半導体装
置チップ相互間にまたがって形成され、バリアメタルの
半導体装置チップ相互間の電気的導通が十分に確保さ
れ、バンプ形成のためのメッキ処理用電極として有効に
機能する。
第１図は、本発明の一実施例に係る半導体装置用バンプ
形成方法を実施して製造した半導体装置の断面図であ
る。 第２〜５図は、従来技術に係る半導体装置用バンプ形成
方法の主要工程の工程図である。 第６〜11図は、本発明の一実施例に係る半導体装置用バ
ンプ形成方法の主要工程の工程図である。 １……半導体ウェーハ、 1D……ダイシングライン、 ２……電極、 ３……表面安定化膜、 ４……高分子化合物膜（ポリイミド膜等）、 ５……開口、 ６……電極とバンプとを接続する引き出し層、 ７……高分子化合物膜（ポリイミド膜等）、 ８……開口、 ９……バリアメタル膜、 10……レジスト膜、 11……開口、 12……バンプ、 15……第１のマスク、 16……一部領域 17……十字型パターン、 18……電極２に対接するパターン、 19、19a……溝。
形成方法を実施して製造した半導体装置の断面図であ
る。 第２〜５図は、従来技術に係る半導体装置用バンプ形成
方法の主要工程の工程図である。 第６〜11図は、本発明の一実施例に係る半導体装置用バ
ンプ形成方法の主要工程の工程図である。 １……半導体ウェーハ、 1D……ダイシングライン、 ２……電極、 ３……表面安定化膜、 ４……高分子化合物膜（ポリイミド膜等）、 ５……開口、 ６……電極とバンプとを接続する引き出し層、 ７……高分子化合物膜（ポリイミド膜等）、 ８……開口、 ９……バリアメタル膜、 10……レジスト膜、 11……開口、 12……バンプ、 15……第１のマスク、 16……一部領域 17……十字型パターン、 18……電極２に対接するパターン、 19、19a……溝。
Claims (2)
- 【請求項１】電極（２）および表面安定化膜（３）が形
成されてなる半導体ウェーハ（１）上に、高分子化合物
よりなる膜（４）を形成し、 半導体ウェーハ（１）をチップに分割するダイシングラ
イン（1D）に沿い、各ダイシングライン（1D）の隣接す
る交点間の一部領域（16）を除いた領域に形成される十
字型のパターン（17）と、前記電極（２）に対接する領
域に形成されるパターン（18）とを有する第１のマスク
（15）を使用して、前記高分子化合物よりなる膜（４）
をパターニングし、前記高分子化合物よりなる膜（４）
の前記電極（２）に対応する領域に開口（５）を形成
し、前記ダイシングライン（1D）上の一部領域（16）を
除く領域において前記高分子化合物よりなる膜（４）を
除去して、溝（19）を形成し、 金属膜（６）を形成し、該金属膜（６）をパターニング
して前記電極（２）に接する領域からバンプ形成領域に
延在する金属膜（６）を残留し、その上に、高分子化合
物膜（７）を形成し、 前記第１のマスク（15）と同一の十字型のパターン（1
7）と、バンプ形成領域に対応する領域にパターンを有
する第２のマスクを使用して、前記高分子化合物よりな
る膜（７）をパターニングし、前記高分子化合物よりな
る膜（７）の、前記ダイシングライン（1D）上の一部領
域（16）を除く領域に溝（19a）を形成し、また、バン
プ形成領域に開口（８）を形成し、 バリアメタル膜（９）と、その上に、レジスト膜（10）
を形成し、パターニングしてバンプ形成領域の前記レジ
スト膜（10）に開口（11）を形成し、 該開口（11）において露出している前記レジスト膜（1
0）をマスクとしてメッキをなして、前記開口（11）上
に前記バリアメタル膜（９）に接触してバンプ（12）を
形成し、前記レジスト膜（10）およびバンプ形成領域以
外の前記バリアメタル膜（９）を除去する工程を有する ことを特徴とする、半導体装置用バンプ形成方法。 - 【請求項２】前記高分子化合物はポリイミド、または、
エポキシ樹脂であることを特徴とする請求項第１項記載
の半導体装置用バンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021288A JP2630326B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置用バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021288A JP2630326B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置用バンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196856A JPH01196856A (ja) | 1989-08-08 |
| JP2630326B2 true JP2630326B2 (ja) | 1997-07-16 |
Family
ID=12050946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63021288A Expired - Lifetime JP2630326B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置用バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630326B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3057130B2 (ja) | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
| JP2792532B2 (ja) | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
| TW480636B (en) | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| TW571373B (en) | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| JP4513973B2 (ja) * | 1996-12-04 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| EP1005082A4 (en) * | 1998-03-27 | 2001-08-16 | Seiko Epson Corp | SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC APPARATUS |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| JP2001144197A (ja) | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
| CN111599671A (zh) * | 2019-02-21 | 2020-08-28 | 东莞新科技术研究开发有限公司 | 一种长形条半导体背面开槽以消除应力的方法 |
| WO2024004211A1 (ja) * | 2022-07-01 | 2024-01-04 | 株式会社レゾナック | 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素 |
-
1988
- 1988-02-02 JP JP63021288A patent/JP2630326B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01196856A (ja) | 1989-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4856328B2 (ja) | 半導体装置の製造方法 | |
| US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
| US7662670B2 (en) | Manufacturing method of semiconductor device | |
| JP2630326B2 (ja) | 半導体装置用バンプ形成方法 | |
| JPS5896760A (ja) | 半導体装置の製法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003347471A (ja) | 半導体装置及びその製造方法 | |
| TWI588954B (zh) | 晶片封裝體及其製造方法 | |
| JP2007317969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2022155336A (ja) | 検出装置及び検出装置の製造方法 | |
| JPH03101128A (ja) | 半導体チップの製造方法 | |
| JPS63143851A (ja) | 半導体装置 | |
| JP6967962B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2789467B2 (ja) | 半導体装置 | |
| JP2750859B2 (ja) | 半導体装置の製造方法 | |
| JP7066403B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008130705A (ja) | 半導体装置の製造方法 | |
| JPH0864557A (ja) | メサ型半導体素子の製造方法 | |
| JP2913724B2 (ja) | 半導体装置の製造方法 | |
| JPS63150931A (ja) | 半導体装置 | |
| JP3498049B2 (ja) | 半導体装置の製造方法 | |
| JP2003037030A (ja) | 半導体装置 | |
| JPH06232137A (ja) | バンプ形成方法及びバンプ | |
| JPH0119255B2 (ja) | ||
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 |