JPH06232137A - バンプ形成方法及びバンプ - Google Patents
バンプ形成方法及びバンプInfo
- Publication number
- JPH06232137A JPH06232137A JP5034284A JP3428493A JPH06232137A JP H06232137 A JPH06232137 A JP H06232137A JP 5034284 A JP5034284 A JP 5034284A JP 3428493 A JP3428493 A JP 3428493A JP H06232137 A JPH06232137 A JP H06232137A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- area
- electrode
- barrier metal
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明は、バンプにおいて、電極間のピツチが
狭い場合にもボンデイングが容易であり、かつボンデイ
ング時においてパツドに破損を与える心配のないバンプ
を提案する。 【構成】パツド上に形成されるバンプを逆台形形状に形
成する。これによりバンプを介して半導体チツプと外部
電極をボンデイングする場合にも、下端面によつてパツ
ドが破損するおそれがなく、また上端面が広いため外部
電極との位置合わせを容易にすることができる。
狭い場合にもボンデイングが容易であり、かつボンデイ
ング時においてパツドに破損を与える心配のないバンプ
を提案する。 【構成】パツド上に形成されるバンプを逆台形形状に形
成する。これによりバンプを介して半導体チツプと外部
電極をボンデイングする場合にも、下端面によつてパツ
ドが破損するおそれがなく、また上端面が広いため外部
電極との位置合わせを容易にすることができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図４） 発明が解決しようとする課題（図５及び図６） 課題を解決するための手段（図１） 作用 実施例（図１〜図３） （１）バンプの構成（図１） （２）バンプの形成手順（図２及び図３） （３）他の実施例 発明の効果
【０００２】
【産業上の利用分野】本発明はバンプ形成方法に関し、
特に集積回路用半導体チツプに設けられた表面電極と配
線用の外部電極とを接続する突起状の接続電極、すなわ
ちバンプの形成方法に適用して好適なものである。
特に集積回路用半導体チツプに設けられた表面電極と配
線用の外部電極とを接続する突起状の接続電極、すなわ
ちバンプの形成方法に適用して好適なものである。
【０００３】
【従来の技術】従来、この種の集積回路用半導体チツプ
では、半導体基板１の表面電極であるアルミニウム電極
（以下パツドという）２を全体に覆う構造のバンプ３が
用いられているが（図４）、この構造はバンプ３の面積
が大きくなるため回路素子の集積度を高めるには余り適
していなかつた。またこのバンプ３を配線用の外部電極
に圧着する際に半導体基板１とパツド２との間に形成さ
れた酸化膜層４にひび割れが生じ易く、耐湿性や耐震性
等に不安があつた。
では、半導体基板１の表面電極であるアルミニウム電極
（以下パツドという）２を全体に覆う構造のバンプ３が
用いられているが（図４）、この構造はバンプ３の面積
が大きくなるため回路素子の集積度を高めるには余り適
していなかつた。またこのバンプ３を配線用の外部電極
に圧着する際に半導体基板１とパツド２との間に形成さ
れた酸化膜層４にひび割れが生じ易く、耐湿性や耐震性
等に不安があつた。
【０００４】これは半導体チツプ表面の電気的特性を安
定するために二酸化シリコン（ＳiＯ2 ）やシリコン窒
化膜（Ｓi3Ｎ4)によつて形成される硬質のパツシベーシ
ヨン膜５がバンプの圧着の際にパツド２の酸化膜層４に
ひびを入れるためである。
定するために二酸化シリコン（ＳiＯ2 ）やシリコン窒
化膜（Ｓi3Ｎ4)によつて形成される硬質のパツシベーシ
ヨン膜５がバンプの圧着の際にパツド２の酸化膜層４に
ひびを入れるためである。
【０００５】
【発明が解決しようとする課題】そこで図５及び図６に
示すように、バンプ１０がパツド２よりも小さくなるよ
うに、すなわち外周縁部を取り囲むように形成されたパ
ツシベーシヨン膜５に圧力が加わらないように外壁を直
立させた構成のバンプが提案されている。
示すように、バンプ１０がパツド２よりも小さくなるよ
うに、すなわち外周縁部を取り囲むように形成されたパ
ツシベーシヨン膜５に圧力が加わらないように外壁を直
立させた構成のバンプが提案されている。
【０００６】ところがこの構造はパツド２の面積に比し
てバンプ１０が占める面積が非常に小さく、例えば１辺
100〔μｍ〕角の面積を有するパツド２に対してバンプ
１０の一辺が50〜30〔μｍ〕程度となるため、集積度を
上げてパツド２をフアインピツチで並べようとすると、
バンプが小さいためにバンプ１０と外部配線電極の位置
合わせが難しくなり、非常に高い位置合わせ精度が必要
であつた。このため位置合わせに要する時間が長くな
り、生産性が低下すると共にボンデイング時に接続不良
が生じ易かつた。
てバンプ１０が占める面積が非常に小さく、例えば１辺
100〔μｍ〕角の面積を有するパツド２に対してバンプ
１０の一辺が50〜30〔μｍ〕程度となるため、集積度を
上げてパツド２をフアインピツチで並べようとすると、
バンプが小さいためにバンプ１０と外部配線電極の位置
合わせが難しくなり、非常に高い位置合わせ精度が必要
であつた。このため位置合わせに要する時間が長くな
り、生産性が低下すると共にボンデイング時に接続不良
が生じ易かつた。
【０００７】本発明は以上の点を考慮してなされたもの
で、電極間のピツチが狭い場合にもボンデイングが容易
であり、かつボンデイング時において電極に破損を与え
るおそれのないバンプを形成することができるバンプ形
成方法を提案しようとするものである。
で、電極間のピツチが狭い場合にもボンデイングが容易
であり、かつボンデイング時において電極に破損を与え
るおそれのないバンプを形成することができるバンプ形
成方法を提案しようとするものである。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、配線用の外部電極と半導体チツプ
の表面電極２とを電気的に接続するバンプの形成方法に
おいて、バンプ２１をメツキ処理する際に共通電極とな
るバリヤメタル層２２を半導体チツプの表面を覆うよう
に形成した後、バリヤメタル層２２上にレジスト層２４
を積層し、当該レジスト層２４のうち表面電極２の上方
領域にあたる部分にバンプ形成用の開孔を形成する。続
いてレジスト層２４を加熱し、レジスト層２４に形成さ
れた開孔のうちバリヤメタル側２２の開口面積が表面側
の開口面積よりも小さくなるように開孔の内壁を傾斜さ
せる。次に開孔にメツキ処理によつてバンプ２１を形成
し、表面を純水によつて洗浄する。続いてレジスト層２
４を剥離し、その後バンプ２１の周辺を覆うバリヤメタ
ル層２２を取り除くことにより表面電極２上にバンプ２
１を形成するようにする。
め本発明においては、配線用の外部電極と半導体チツプ
の表面電極２とを電気的に接続するバンプの形成方法に
おいて、バンプ２１をメツキ処理する際に共通電極とな
るバリヤメタル層２２を半導体チツプの表面を覆うよう
に形成した後、バリヤメタル層２２上にレジスト層２４
を積層し、当該レジスト層２４のうち表面電極２の上方
領域にあたる部分にバンプ形成用の開孔を形成する。続
いてレジスト層２４を加熱し、レジスト層２４に形成さ
れた開孔のうちバリヤメタル側２２の開口面積が表面側
の開口面積よりも小さくなるように開孔の内壁を傾斜さ
せる。次に開孔にメツキ処理によつてバンプ２１を形成
し、表面を純水によつて洗浄する。続いてレジスト層２
４を剥離し、その後バンプ２１の周辺を覆うバリヤメタ
ル層２２を取り除くことにより表面電極２上にバンプ２
１を形成するようにする。
【０００９】また本発明においては、配線用の外部電極
と半導体チツプの表面電極２とを電気的に接続するバン
プにおいて、バンプ２１を表面電極２との接続面より逆
台形形状に突出させるようにする。
と半導体チツプの表面電極２とを電気的に接続するバン
プにおいて、バンプ２１を表面電極２との接続面より逆
台形形状に突出させるようにする。
【００１０】
【作用】表面電極２上に形成されるバンプ２１の形状を
逆台形形状とし、バンプ２１の上端面２１Ａを下端面２
１Ｂよりも広く形成することにより、バンプ２１を介し
て半導体チツプと外部電極をボンデイングする場合に
も、下端面２１Ｂに加えられる力によつて表面電極２が
破損するおそれを有効に回避することができる。また上
端面２１Ａが下端面２１Ｂよりも広いため表面電極２が
狭い間隔で配置される場合にも外部電極に対してバンプ
２１の上端面２１Ａを容易に位置合わせすることができ
る。
逆台形形状とし、バンプ２１の上端面２１Ａを下端面２
１Ｂよりも広く形成することにより、バンプ２１を介し
て半導体チツプと外部電極をボンデイングする場合に
も、下端面２１Ｂに加えられる力によつて表面電極２が
破損するおそれを有効に回避することができる。また上
端面２１Ａが下端面２１Ｂよりも広いため表面電極２が
狭い間隔で配置される場合にも外部電極に対してバンプ
２１の上端面２１Ａを容易に位置合わせすることができ
る。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】（１）バンプの構成 図１において、２０は全体としてバンプの断面構造を示
し、バンプ２１の形状が逆台形となるように形成されて
いる。この実施例の場合、バンプ２１の上端面２１Ａは
100〔μｍ〕× 100〔μｍ〕とパツド２の面積 110〔μ
ｍ〕× 110〔μｍ〕とほぼ同じになるように形成されて
おり、また下端面２１Ｂは60〔μｍ〕×60〔μｍ〕とパ
ツド２に対して十分小さくなるように形成されている。
し、バンプ２１の形状が逆台形となるように形成されて
いる。この実施例の場合、バンプ２１の上端面２１Ａは
100〔μｍ〕× 100〔μｍ〕とパツド２の面積 110〔μ
ｍ〕× 110〔μｍ〕とほぼ同じになるように形成されて
おり、また下端面２１Ｂは60〔μｍ〕×60〔μｍ〕とパ
ツド２に対して十分小さくなるように形成されている。
【００１３】因にパツシベーシヨン膜５の上層には絶縁
膜を形成するポリイミド膜２３が積層されており、パツ
ド２の開口を60〔μｍ〕×60〔μｍ〕程度に狭めるよう
になされている。またパツド２とバンプ２１の下端面２
１Ｂの間には接着層としてのバリヤメタル層２２が積層
されており、バンプ２１がパツド２と電気的に接続でき
るようになされている。
膜を形成するポリイミド膜２３が積層されており、パツ
ド２の開口を60〔μｍ〕×60〔μｍ〕程度に狭めるよう
になされている。またパツド２とバンプ２１の下端面２
１Ｂの間には接着層としてのバリヤメタル層２２が積層
されており、バンプ２１がパツド２と電気的に接続でき
るようになされている。
【００１４】このようにバンプ２１の上端面２１Ａは従
来型のバンプに対して広く形成されているため、ＴＡＢ
（tape automated bonding）のように上端面２１Ａと外
部配線を位置合わせするのも容易であり、フアインピツ
チになつても従来型のバンプよりも生産効率の上で優れ
ている。またこのときパツシベーシヨン膜５がパツド２
を覆うのは外周縁より５〔μｍ〕程度であり、バンプ２
１の下端面２１Ｂはパツド２の開口部よりも十分内側に
位置するため上方より加えられた外力がパツド２のエツ
ジに加えられて下層の酸化膜層４が破損することもな
い。
来型のバンプに対して広く形成されているため、ＴＡＢ
（tape automated bonding）のように上端面２１Ａと外
部配線を位置合わせするのも容易であり、フアインピツ
チになつても従来型のバンプよりも生産効率の上で優れ
ている。またこのときパツシベーシヨン膜５がパツド２
を覆うのは外周縁より５〔μｍ〕程度であり、バンプ２
１の下端面２１Ｂはパツド２の開口部よりも十分内側に
位置するため上方より加えられた外力がパツド２のエツ
ジに加えられて下層の酸化膜層４が破損することもな
い。
【００１５】（２）バンプの形成手順 以上の形状を有するバンプ２１の形成方法を図２及び図
３を用いて順に説明する。まずシリコン基板１上の酸化
膜層をエツチングして形成された 110〔μｍ〕角のパツ
ド２の外周を取り囲むようにパツシベーシヨン膜５を積
層する（図２（Ａ））。
３を用いて順に説明する。まずシリコン基板１上の酸化
膜層をエツチングして形成された 110〔μｍ〕角のパツ
ド２の外周を取り囲むようにパツシベーシヨン膜５を積
層する（図２（Ａ））。
【００１６】次に開口をさらに狭めるためパツシベーシ
ヨン膜５上にスピンコートされたレジスト（すなわちポ
リイミド膜）を露光して現像し、60〔μｍ〕角の開口を
パツド２上に形成する（図２（Ｂ））。続いてＲＦエツ
チングによつて開口部の酸化物（Ａｌ2Ｏ3）をパツド表
面から取り除いた後（図２（Ｃ））、スパツタリングや
蒸着によつてチタン薄膜層２２Ａ及びパラジウム薄膜層
２２Ｂを順に積層してウエハの全面を覆うようにバリヤ
メタル層２２を形成し（図２（Ｄ））、バンプ用のレジ
ストの生成工程に移る。因にバリヤメタル層２２は、バ
ンプをメツキ処理する際の共通電極となる。
ヨン膜５上にスピンコートされたレジスト（すなわちポ
リイミド膜）を露光して現像し、60〔μｍ〕角の開口を
パツド２上に形成する（図２（Ｂ））。続いてＲＦエツ
チングによつて開口部の酸化物（Ａｌ2Ｏ3）をパツド表
面から取り除いた後（図２（Ｃ））、スパツタリングや
蒸着によつてチタン薄膜層２２Ａ及びパラジウム薄膜層
２２Ｂを順に積層してウエハの全面を覆うようにバリヤ
メタル層２２を形成し（図２（Ｄ））、バンプ用のレジ
ストの生成工程に移る。因にバリヤメタル層２２は、バ
ンプをメツキ処理する際の共通電極となる。
【００１７】このときバンプ用のメツキレジスト層２４
はバリアメタル層２２の上方に約25〔μｍ〕の厚さとな
るように形成され、現像によつて図２（Ｅ）のようにパ
ツド２とほぼ同形状の開口が形成される。続いてベーキ
ング処理に移るが、この実施例の場合には、逆台形形状
のバンプを形成するために全工程で形成されたメツキレ
ジスト層２４を 160℃の条件で３０分間一度に加熱する
ことにより、故意にメツキレジスト層２４に内向きの傾
斜を付ける（図２（Ｆ））。
はバリアメタル層２２の上方に約25〔μｍ〕の厚さとな
るように形成され、現像によつて図２（Ｅ）のようにパ
ツド２とほぼ同形状の開口が形成される。続いてベーキ
ング処理に移るが、この実施例の場合には、逆台形形状
のバンプを形成するために全工程で形成されたメツキレ
ジスト層２４を 160℃の条件で３０分間一度に加熱する
ことにより、故意にメツキレジスト層２４に内向きの傾
斜を付ける（図２（Ｆ））。
【００１８】因にメツキレジスト層２４に含まれる硬化
物は、垂直に形成された内壁が垂れ易いように通常より
少なめに選定されており、メツキレジスト層２４の下部
開口はほぼ60〔μｍ〕角程度に狭まるようになされてい
る。このメツキレジスト層２４が固まると、次はこの開
口部に金を厚さ20〔μｍ〕でメツキして逆台形形状のバ
ンプ２１を形成する（図２（Ｇ））。
物は、垂直に形成された内壁が垂れ易いように通常より
少なめに選定されており、メツキレジスト層２４の下部
開口はほぼ60〔μｍ〕角程度に狭まるようになされてい
る。このメツキレジスト層２４が固まると、次はこの開
口部に金を厚さ20〔μｍ〕でメツキして逆台形形状のバ
ンプ２１を形成する（図２（Ｇ））。
【００１９】続いて、純水によつてウエハの表面を洗浄
した後（図２（Ｈ））、レジスト剥離液を収めた槽に基
板を浸漬することによつて不要となつたメツキレジスト
層２４を除去し（図２（Ｉ））、さらにウエツトエツチ
ングによつてバリヤメタル層２２を取り除くことにより
全ての処理を終了する。
した後（図２（Ｈ））、レジスト剥離液を収めた槽に基
板を浸漬することによつて不要となつたメツキレジスト
層２４を除去し（図２（Ｉ））、さらにウエツトエツチ
ングによつてバリヤメタル層２２を取り除くことにより
全ての処理を終了する。
【００２０】このように逆台形形状のバンプ２１は、直
立形状のバンプを形成する場合と基本的に同じプロセス
によつて形成することができ、図２（Ｆ）の過程におい
てレジストの現像部を傾斜させるだけで良いためコスト
が格別高くなることもない。
立形状のバンプを形成する場合と基本的に同じプロセス
によつて形成することができ、図２（Ｆ）の過程におい
てレジストの現像部を傾斜させるだけで良いためコスト
が格別高くなることもない。
【００２１】以上の構成によれば、バンプ２１の上部２
１Ａがパツド２の広さとほとんどかわらないほど広いた
めボンデイング時の位置合わせが容易であり、従来に比
して生産性を一段と高めることができるバンプを従来と
同様な処理工程によつて容易に形成することができる。
またバンプ２１の上面２１Ａの広さとして、ほぼパツド
の大きさ分を確保することができるため、基板上に形成
されたパツド２のピツチが狭い場合（例えば80〔μｍ〕
の場合）にも十分対応することができる。
１Ａがパツド２の広さとほとんどかわらないほど広いた
めボンデイング時の位置合わせが容易であり、従来に比
して生産性を一段と高めることができるバンプを従来と
同様な処理工程によつて容易に形成することができる。
またバンプ２１の上面２１Ａの広さとして、ほぼパツド
の大きさ分を確保することができるため、基板上に形成
されたパツド２のピツチが狭い場合（例えば80〔μｍ〕
の場合）にも十分対応することができる。
【００２２】さらにパツド２１の下部２１Ｂはパツド２
に対して十分小さくなるように形成されているため、ボ
ンデイングの際に加えられる力はパツド２以外には加わ
らず、パツシベーシヨン膜５によつて下層の酸化膜層に
ひび割れが生じるようなおそれもない。
に対して十分小さくなるように形成されているため、ボ
ンデイングの際に加えられる力はパツド２以外には加わ
らず、パツシベーシヨン膜５によつて下層の酸化膜層に
ひび割れが生じるようなおそれもない。
【００２３】（３）他の実施例 なお上述の実施例においては、 110〔μｍ〕角のパツド
２に対してバンプ２１の下面２１Ｂのサイズを60〔μ
ｍ〕角とし、かつ上面２１Ａのサイズを 100〔μｍ〕角
とする場合について述べたが、本発明はこれに限らず、
パツド２に対する上面２１Ａ及び下面２１Ｂはサイズの
他の値の場合でも良い。
２に対してバンプ２１の下面２１Ｂのサイズを60〔μ
ｍ〕角とし、かつ上面２１Ａのサイズを 100〔μｍ〕角
とする場合について述べたが、本発明はこれに限らず、
パツド２に対する上面２１Ａ及び下面２１Ｂはサイズの
他の値の場合でも良い。
【００２４】また上述の実施例においては、バンプ形成
用のメツキレジスト層２４の厚さを25〔μｍ〕とし、そ
の現像部にメツキされるバンプ２１の高さを20〔μｍ〕
とする場合について述べたが、本発明はこれに限らず、
それぞれ他の数値を採り得る。
用のメツキレジスト層２４の厚さを25〔μｍ〕とし、そ
の現像部にメツキされるバンプ２１の高さを20〔μｍ〕
とする場合について述べたが、本発明はこれに限らず、
それぞれ他の数値を採り得る。
【００２５】さらに上述の実施例においては、現像部の
内壁が垂直に形成されたメツキレジスト層２４をベーキ
ングする場合にメツキレジスト層２４を 160℃の条件で
３０分間一度に加熱する場合について述べたが、本発明
はこれに限らず、他の条件によつてメツキレジスト層２
４をベーキングし、内壁を傾斜させるようにしても良
い。
内壁が垂直に形成されたメツキレジスト層２４をベーキ
ングする場合にメツキレジスト層２４を 160℃の条件で
３０分間一度に加熱する場合について述べたが、本発明
はこれに限らず、他の条件によつてメツキレジスト層２
４をベーキングし、内壁を傾斜させるようにしても良
い。
【００２６】さらに上述の実施例においては、バリヤメ
タル層２２を二層とし、下層より順にチタン薄膜層２２
Ａ、パラジウム薄膜層２２Ｂとする場合について述べた
が、本発明はこれに限らず、パラジウム薄膜層２２Ｂの
上に金の薄膜層をさらに積層する場合等にも同様に適用
し得る。
タル層２２を二層とし、下層より順にチタン薄膜層２２
Ａ、パラジウム薄膜層２２Ｂとする場合について述べた
が、本発明はこれに限らず、パラジウム薄膜層２２Ｂの
上に金の薄膜層をさらに積層する場合等にも同様に適用
し得る。
【００２７】
【発明の効果】上述のように本発明によれば、表面電極
上に形成されるバンプを逆台形形状に形成することによ
り、バンプを介して半導体チツプと外部電極をボンデイ
ングする際における表面電極の破損のおそれを有効に回
避し得、かつ外部電極との位置合わせも容易なバンプを
簡易な手順により生成することができる。
上に形成されるバンプを逆台形形状に形成することによ
り、バンプを介して半導体チツプと外部電極をボンデイ
ングする際における表面電極の破損のおそれを有効に回
避し得、かつ外部電極との位置合わせも容易なバンプを
簡易な手順により生成することができる。
【図１】本発明によるバンプの一実施例を示す断面図で
ある。
ある。
【図２】その形成工程の説明に供する略線図である。
【図３】その形成工程の説明に供する略線図である。
【図４】従来のバンプの形状の説明に供する断面図であ
る。
る。
【図５】従来のバンプの形状の説明に供する断面図であ
る。
る。
【図６】パツドに対するバンプの大きさの説明に供する
平面図である。
平面図である。
１……基板、２……パツド、３、１０、２１……バン
プ、４……酸化膜層、５……パツシベーシヨン膜、２２
……バリヤメタル層、２２Ａ……チタン薄膜層、２２Ｂ
……パラジウム薄膜層、２３……ポリイミド膜。
プ、４……酸化膜層、５……パツシベーシヨン膜、２２
……バリヤメタル層、２２Ａ……チタン薄膜層、２２Ｂ
……パラジウム薄膜層、２３……ポリイミド膜。
Claims (5)
- 【請求項１】配線用の外部電極と半導体チツプの表面電
極とを電気的に接続するバンプの形成方法において、 上記バンプをメツキ処理する際に共通電極となるバリヤ
メタル層を上記半導体チツプの表面を覆うように形成し
た後、 上記バリヤメタル層上にレジスト層を積層し、当該レジ
スト層のうち上記表面電極の上方領域にあたる部分にバ
ンプ形成用の開孔を形成する続いて上記レジスト層を加
熱し、上記レジスト層に形成された開孔のうち上記バリ
ヤメタル側の開口面積が表面側の開口面積よりも小さく
なるように上記開孔の内壁を傾斜させる次に上記開孔に
メツキ処理によつて上記バンプを形成し、表面を純水に
よつて洗浄する続いて上記レジスト層を剥離し、その後
上記バンプの周辺を覆うバリヤメタル層を取り除くこと
により上記表面電極上に上記バンプを形成することを特
徴とするバンプ形成方法。 - 【請求項２】配線用の外部電極と半導体チツプの表面電
極とを電気的に接続するバンプにおいて、 上記バンプを上記表面電極との接続面より逆台形形状に
突出させることを特徴とするバンプ。 - 【請求項３】上記バンプの上端面の面積は、上記表面電
極の面積とほぼ等しいことを特徴とする請求項２に記載
のバンプ。 - 【請求項４】上記バンプの上端面の面積を、上記表面電
極の面積とほぼ等しく形成し、 かつ上記バンプの下端面の面積を、上記表面電極の面積
に比して十分小さく形成することを特徴とする請求項２
に記載のバンプ。 - 【請求項５】上記バリヤメタル層は、チタン薄膜層の上
にパラジウム薄膜層が積層されることにより形成され、 上記バンプは、金によつて形成されることを特徴とする
請求項１に記載のバンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034284A JPH06232137A (ja) | 1993-01-29 | 1993-01-29 | バンプ形成方法及びバンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034284A JPH06232137A (ja) | 1993-01-29 | 1993-01-29 | バンプ形成方法及びバンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232137A true JPH06232137A (ja) | 1994-08-19 |
Family
ID=12409864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034284A Pending JPH06232137A (ja) | 1993-01-29 | 1993-01-29 | バンプ形成方法及びバンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150262951A1 (en) * | 2014-03-13 | 2015-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump structure and method for forming the same |
-
1993
- 1993-01-29 JP JP5034284A patent/JPH06232137A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150262951A1 (en) * | 2014-03-13 | 2015-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump structure and method for forming the same |
| US10090267B2 (en) * | 2014-03-13 | 2018-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump structure and method for forming the same |
| US11145613B2 (en) | 2014-03-13 | 2021-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming bump structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| TWI248143B (en) | Semiconductor package and method of fabricating the same | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH06232137A (ja) | バンプ形成方法及びバンプ | |
| JPH0555228A (ja) | 半導体装置 | |
| JPH0758112A (ja) | 半導体装置 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS60136338A (ja) | 半導体装置 | |
| JPS621249A (ja) | 半導体装置 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| KR100596764B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조방법 | |
| JPH0443418B2 (ja) | ||
| JPH02271533A (ja) | 半導体装置の製造方法 | |
| JPH05267303A (ja) | 半導体装置 | |
| JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| JPH02106935A (ja) | バンプを有する半導体装置 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JP2000031146A (ja) | 半導体装置およびその製造方法 | |
| JPH10163251A (ja) | 半導体装置及びその製造方法 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 | |
| JPH1012621A (ja) | 突起電極の構造及びその形成方法 |