JPH10163251A

JPH10163251A - 半導体装置及びその製造方法

Info

Publication number: JPH10163251A
Application number: JP8322740A
Authority: JP
Inventors: Hisateru Kawahara; 久輝川原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-12-03
Filing date: 1996-12-03
Publication date: 1998-06-19
Anticipated expiration: 2016-12-03
Also published as: JP2933037B2

Abstract

(57)【要約】【課題】インナリード・バンプ間の接続強度を維持し
つつ、半導体チップを小型化する。【解決手段】半導体チップ１１の各パッド１１１上に
はバンプ１１２が形成され、各バンプ１１２のボンディ
ング面１１２ａには、インナリード１３ａが接続されて
いる。ボンディング面１１２ａは、半導体チップ１１の
表面に対して略６０度の角度で傾斜しているので、半導
体チップ１１上の各バンプ１１２の占有面積は略半分で
済む。それ故、インナリード１３ａ・バンプ１１２間の
接続強度を維持しつつ、半導体チップ１１自体のサイズ
を小型化することができる。また、各バンプ１１２は、
電気的性能を試験するためにプローブを当接するプロー
ビング面１１２ｂを、ボンディング面１１２ａに背面し
ている側に有しており、ボンディング面１１２ａにプロ
ーブが当接されて表面が荒らされることがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＴＡＢ（Tape A
utomated Bonding）用のバンプを有する半導体装置及び
その製造方法に関する。

【０００２】

【従来の技術】電子機器の小型化、高性能化が進む中で
多端子数・狭ピッチ化等による平面上での高密度化が図
られている。これに伴い、半導体チップ上の全パッドを
特定のバンプや金属リードによってパッケージ上の端子
に同時に接続するフリップチップ方式やＴＢＡ方式等の
ワイヤレスボンディング方式が提案されている。ＴＢＡ
方式は、半導体チップ表面のパッド上に形成された金製
のバンプと、長尺の絶縁性ベースフィルムに銅箔を張り
合わせエッチングして形成された多数のリード線とを、
加熱されたボンディングツールによって同時に接合する
方式である。

【０００３】ここで、バンプ１０１は、図２１に示すよ
うに、シリコンウェハ１０２上に形成されたアルミニウ
ム製のパッド１０３の上に、バリアメタル１０４を介し
てメッキによって形成され、略直方体状のストレートウ
ォールバンプとなっている。そして、同図に示すよう
に、このバンプ１０１の上端面にリード線のインナリー
ド１０５が接続されている。なお、バンプ１０１とパッ
ド１０３との接続箇所以外においては、パッシベーショ
ン膜１０６がシリコンウェハ１０２を被覆している（例
えば、平田誠一著「実践講座ＶＬＳＩパッケージング
技術（下）」P84〜P85参照）。また、各半導体チップ１
０７上には、図２２に示すように、所定の長さＬ、幅Ｗ
及び高さＨを有する多数のバンプ１０１，１０１，…
が、シリコンウェハ１０２において多数の半導体チップ
１０７，１０７，…を区画するスクライブ線１０８，１
０８，…に沿って、所定のバンプピッチＰで整列配置さ
れている。また、シリコンウェハ１０２上に、上述した
ようなバンプ１０１，１０１…を形成した後には、各半
導体チップ１０７の電気的特性の良否を判定するための
試験が、図２３に示すように、各バンプ１０１の上端面
にプローブ１０９を当てがって行われている。

【０００４】

【発明が解決しようとする課題】半導体チップ１０７の
さらなる小型化の要請に応えて、バンプ１０１の半導体
チップ１０７上における占有面積を縮小しようとする
と、上記方法では、バンプ１０１の長さＬ、幅Ｗ、又は
バンプピッチＰを小さくする以外になく、このため、バ
ンプ１０１とインナリード１０５との間の接触面積が不
足して、充分な接合強度が得られず、また、バンプ１０
１，１０１同士の短絡の危険も生じてしまうという問題
点があった。また、上述の試験において、バンプ１０１
の上端面にプローブ１０９を当てがう際には、電気的機
械的接触がなされるために、バンプ１０１の上端面が荒
れてしまい、特に、特性評価やプログラムの修正のため
に、この試験を繰り返し行ったような場合には、平坦度
が損なわれ、さらに、バンプ１０１の上端面が不純物で
汚染されてしまっていた。このため、このプローブ１０
９が当てがわれたバンプ１０１の上端面に、後の工程で
インナリード１０５を接続する際に、接続強度が不足し
てしまい、インナリード１０５とバンプ１０１との間の
接合強度の接続が不完全となってしまうという不都合が
あった。

【０００５】この発明は、上述の事情に鑑みてなされた
もので、インナリードとバンプとの間の接合強度を維持
して接続不良を防止しつつ、小型化が実現された半導体
装置及びその製造方法を提供することを目的としてい
る。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板の表面にパッド
を介してバンプが突隆状態に設けられ、該バンプを介し
てインナリードが上記半導体基板に電気的に接続されて
なる半導体装置であって、上記インナリードは上記バン
プの傾斜面にボンディングされていることを特徴として
いる。

【０００７】また、請求項２記載の発明は、請求項１記
載の半導体装置であって、上記インナリードがボンディ
ングされる上記バンプの傾斜面は、上記半導体基板の最
寄りの縁端側から見て上記バンプの背面に設けられてい
ることを特徴としている。

【０００８】また、請求項３記載の発明は、請求項１又
は２記載の半導体装置であって、上記半導体基板の最寄
りの縁端側から見て上記バンプの正面には、上記インナ
リードはボンディングされていないことを特徴としてい
る。

【０００９】また、請求項４記載の発明は、請求項１，
２又は３記載の半導体装置であって、上記半導体基板の
最寄りの縁端に略垂直な面で切断した上記バンプの断面
形状は、先細りの多角形であることを特徴としている。

【００１０】また、請求項５記載の発明は、請求項１，
２，３又は４記載の半導体装置であって、上記半導体基
板の表面から突隆する上記バンプの上記傾斜面の傾斜角
は３０度以上７０度以下であることを特徴としている。

【００１１】また、請求項６記載の発明は、請求項１乃
至５のいずれか一に記載の半導体装置を製造するための
方法であって、上記バンプに加工されることとなる突隆
状のバンプ成形用部材を表面に有し、所定の半導体回路
が形成されてなる半導体基板を用意し、上記バンプ成形
用部材の所定の稜線部に対して等方性エッチングを行う
ことにより、該稜線部を削り取って上記傾斜面を有する
バンプを形成することを特徴としている。

【００１２】また、請求項７記載の発明は、請求項１乃
至５のいずれか一に記載の半導体装置を製造するための
方法であって、型用基板をエッチングすることにより、
上記バンプの外形寸法に略対応した凹部を上記型用基板
に形成し、上記凹部にバンプ成形用金属を堆積させ、上
記凹部に上記バンプ成形用金属が堆積した上記型用基板
と、所定の半導体回路が形成されてなる半導体基板と
を、上記凹部に堆積した上記バンプ成形用金属と、対応
する上記半導体基板のパッドとが接着するように張り合
わせた後、上記型用基板を取り除くことを特徴としてい
る。

【００１３】さらにまた、請求項８記載の発明は、請求
項１乃至５のいずれか一に記載の半導体装置を製造する
ための方法であって、上記バンプの外形寸法と略同一の
外形寸法の凸部を底部に有する雄型容器を用意し、該雄
型容器に熱硬化性樹脂組成物を流し込み、加熱硬化させ
て凹部が形成されてなる雌型を作成し、該雌型の上記凹
部にバンプ成形用金属を堆積させ、上記バンプ成形用金
属が堆積した上記雌型と、所定の半導体回路が形成され
てなる半導体基板とを、上記雌型の上記凹部に堆積した
上記バンプ成形用金属と、対応する上記半導体基板のパ
ッドとが接着するように張り合わせた後、上記雌型を取
り除くことを特徴としている。

【００１４】

【作用】この発明の構成によれば、インナリードは、半
導体基板の表面に対して傾斜しているバンプの傾斜面に
ボンディングされているので、インナリードとバンプと
の接触面積を縮小することなく、バンプの半導体基板上
における占有面積を減らすことができる。それ故、イン
ナリードとバンプとの間の接合強度を弱めることなく、
半導体基板の縮小化を図ることができる。また、半導体
基板の電気的性能を試験する際には、プローブを上記傾
斜面以外の面に当接するようにすれば、プローブとの電
気的機械的接触のために、インナリードをボンディング
する傾斜面が荒れてしまい、平坦度が損なわれ、さら
に、不純物で汚染されてしまうようなことがない。この
ため、インナリードとバンプとの間の接合強度が不足し
て、接続が不完全となってしまうことはない。

【００１５】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例図１は、この発明の第１実施例である半導体装置の内部
の状態を示す断面図、図２は、同水平断面図、図３は、
同半導体装置の構成を示す断面図、図４は、同半導体装
置の半導体チップに適用されるベースフィルム上に形成
されたリードフレームを模式的に示す斜視図、図５は、
同半導体チップが多数形成されたシリコンウェハの概略
構成を示す斜視図、図６乃至図９は、同半導体装置の製
造方法を説明するための工程図、図１０は、半導体チッ
プの良否判定のための電気的特性試験を行っている様子
を示す図、また、図１１は、同半導体チップのバンプに
インナリードをボンディングしている様子を示す図であ
る。

【００１６】まず、この例の半導体装置１について説明
する。図２及び図３に示すように、半導体装置１は、半
導体チップ１１のパッド１１１，１１１，…上に、それ
ぞれ、金製のバンプ１１２，１１２，…が形成され、各
バンプ１１２には、絶縁性のベースフィルム１２上に形
成されたリードフレーム１３のインナリード１３ａが接
続され、かつ、半導体チップ１１及び各バンプ１１２と
インナリード１３ａとの接続部が樹脂１４によって封止
されてなっている。ここで、半導体チップ１１のサイズ
は、例えば、１．７０ｍｍ×１１．９０ｍｍであり、図
２に示すように、半導体チップ１１表面には、短辺側に
３０個、長辺側に２００個のバンプ１１２，１１２，…
が、それぞれ、６０μｍのピッチＰで配置されている。

【００１７】各バンプ１２は、図１に示すように、半導
体チップ１１上に形成されたアルミニウム製のパッド１
１１の上に、バリアメタル１１３を介してメッキによっ
て形成されている。そして、これらのバンプ１１２，１
１２，…は、半導体チップ１１の端面（ダイエッジ）１
１ａに沿って整列配置されている。なお、各バンプ１１
２とパッド１１１との接続箇所以外においては、パッシ
ベーション膜１１４が半導体チップ１１を被覆してい
る。また、各バンプ１１２は、同図に示すように、イン
ナリード１３ａがボンディングされているボンディング
面１１２ａと半導体チップ１１の電気的性能を試験する
ためにプローブを当接するプロービング面１１２ｂを有
している。ここで、ボンディング面１１２ａは、端面１
１ａに背面していると共に、この例では、半導体チップ
１１の表面に対して略６０度の角度で傾斜している。

【００１８】また、プロービング面１１２ｂは、端面１
１ａに向かって配置されている。また、各バンプ１１２
の高さは、例えば、略３５μｍに設定されている。ま
た、ボンディング面１１２ａの傾斜方向の長さは略１０
０μｍに設定されている。よって、各バンプ１２の底面
の長さは略５０μｍとなっている。リードフレーム１３
は、図４に示すように、長尺の絶縁性のベースフィルム
１２に張り合わされた銅箔がエッチングされることによ
り多数のリード線が形成されてなっている。なお、銅箔
には、錫や金のメッキが施されている。ベースフィルム
１２は、ポリイミド製又はポリエステル製であって、か
つ、映画用フィルムの規格に合ったコマ送り用の孔（ス
プロケットホール）を有し、これによって、フィルムの
送りと位置合わせとが自動的に行われる。

【００１９】次に、この例の半導体装置１の製造方法に
ついて説明する。まず、図５に示すような半導体回路が
形成された多数の半導体チップ１１，１１，…がスクラ
イブ線２１，２１，…によって区画されてなるシリコン
ウェハ２と、バンプを形成するための型用のシリコンウ
ェハ３とを用意する。次に、図６（ａ）に示すように、
シリコンウェハ２上の所定の箇所にアルミニウム製のパ
ッド１１１，１１１，…を形成し、さらにこの上にパッ
シベーション膜１１４を成層し、バンプを形成すること
となる部分を開口し、パッド１１１表面を露出させる。
そして、同図（ｂ）に示すように、シリコンウェハ２全
面に対して、パッシベーション膜１１４及び露出したパ
ッド１１１，１１１，…の上に、スパッタリング法によ
ってバリアメタル層１１３を成膜する。次に、同図
（ｃ）に示すように、シリコンウェハ２全面に対して、
バリアメタル層１１３の上に、フォトレジストを塗布
し、フォトリソグラフィの技法によって所定のパターン
をフォトレジストに転写して、開口を有したフォトレジ
ストマスク１１５を形成する。

【００２０】一方、図７（ｄ）に示すように、シリコン
ウェハ３上の全面にフォトレジストを塗布し、フォトリ
ソグラフィの技法によって、シリコンウェハ２の各パッ
ド１１１に対応する位置に開口が作成されるような所定
のパターンをフォトレジストに転写して、フォトレジス
トマスク３１を形成し、エッチングを施して断面Ｖ字形
の凹部３ａ，３ａ，…を作成する。次に、同図（ｅ）に
示すように、フォトレジストマスク３１を除去し、シリ
コンウェハ３上の全面に、スパッタリング法等によっ
て、メッキ電極用のメタル薄膜３２を成膜する。この
後、同図（ｆ）に示すように、メタル薄膜３２上の全面
にフォトレジストを塗布し、フォトリソグラフィの技法
によって、Ｖ字形にエッチングされた各凹部３ａの上部
が開口されたフォトレジストマスク３３を形成する。

【００２１】次に、図８（ｇ）に示すように、メタル薄
膜３２を電極として電解メッキによって、金１１２ｘを
Ｖ字形にエッチングされた各凹部３ａに堆積させる。そ
して、同図（ｈ）に示すように、フォトレジストマスク
３３及びメタル薄膜３２を除去し、同図（ｉ）に示すよ
うに、このシリコンウェハ３と、図６（ｃ）に示される
フォトレジストマスク１１５が形成されたシリコンウェ
ハ２とを、シリコンウェハ３に堆積した金１１２ｘが、
対応するフォトレジストマスク１１５の開口に差し込ま
れるように、張り合わせる。

【００２２】そして、図９（ｊ）に示すように、張り合
わされた２枚のシリコンウェハ２，３を互いに圧接し
て、金１１２ｘをパッド１１１上のバリアメタル層１１
３に圧着する。次に、同図（ｋ）に示すように、シリコ
ンウェハ３のみをフッ酸系エッチング溶液によって除去
する。この後、同図（ｍ）に示すように、シリコンウェ
ハ２上のフォトレジストマスク１１５及びバリアメタル
層１１３を除去し、所定の寸法で断面五角形状のバンプ
１１２，１１２，…が所定のピッチＰで多数形成された
シリコンウェハ２を得る。ここで、各バンプ１１２のボ
ンディング面１１２ａの傾斜方向の長さは上述したよう
に略１００μｍであり、底面の長さは略５０μｍであ
る。

【００２３】次に、こうして得られたシリコンウェハ２
を構成する各半導体チップ１１について、図１０に示す
ように、プローブ４をプロービング面１１２ｂに当接し
て電気的特性を測定し、良品及び不良品の選別を行う。
この後、シリコンウェハ２から各半導体チップ１１を、
スクライビング線２１に沿って切断し分離する。次に、
取り出された各半導体チップ１１について、図４に示す
ようなベースフィルム上に形成されたリードフレームを
半導体チップ１１上に載置した後、図１１に示すよう
に、先端部のインナリード１３ａとの接触部がボンディ
ング面１１２ａの傾斜角と同じ角度のテーパが付けられ
たボンディングツール５を用いて、インナリード１３ａ
をボンディング面１１２ａに所定の圧力で押さえつける
ことによって、図１に示すように、接続が完了する。こ
こで、各インナリード１３ａのボンディング面１１２ａ
への接続は、同時に一括して行われる。また、この際、
ボンディングツール５は、３５０〜４５０℃程度に加熱
されている。この後に、図３に示すように、インナリー
ド１３ａ，１３ａ，…が接続された半導体チップ１１及
びバンプ１１２とインナリード１３ａとの接続部が樹脂
１４によって封止され、リード線が成形・切断されて半
導体装置１が得られる。

【００２４】上記構成によれば、各バンプ１１２のボン
ディング面１１２ａは、半導体チップ１１の表面に対し
て傾斜しているので、このボンディング面１１２ａにイ
ンナリード１３ａを電気的に接続することにより、イン
ナリード１３ａとバンプ１１２との接触面積を小さくす
ることなく、各バンプ１１２の半導体チップ１１上にお
ける占有面積を減らすことができる。それ故、インナリ
ード１３ａとバンプ１１２との接合強度を弱めることな
く、半導体チップ１１の縮小化を図ることができる。こ
の例の半導体装置１の各バンプ１１２のボンディング面
１１２ａの傾斜方向の長さは上述したように略１００μ
ｍであり、底面の長さは略５０μｍである。一方、従来
の方法によるとボンディング面は傾斜していないので、
同一の接触面積を確保するために必要な底面の長さは略
１００μｍである。

【００２５】従来の半導体チップのサイズは、バンプ数
及びピッチＰを同一として、例えば、１．８０ｍｍ×１
２．００ｍｍであるのに対して、底面の長さを略半分と
し、略５０μｍ低減することができることから、半導体
チップ１１の四辺について、それぞれ、略１００μｍ短
くすることが可能となり、半導体チップ１１のサイズ
は、同一性能で、１．７０ｍｍ×１１．９０ｍｍまで縮
小することができる。すなわち、面積比で９３．７％ま
で縮小することができる。また、半導体チップ１１の電
気的性能を試験する際には、プローブ４をボンディング
面１１２ａと離れたプロービング面１１２ｂに当接する
ようにしているので、プローブ４との電気的機械的接触
のために、ボンディング面１１２ａが荒れてしまい、平
坦度が損なわれ、さらに、不純物で汚染されてしまうよ
うなことがない。このため、インナリード１３ａの接続
強度が不足して、接続が不完全となってしまうことはな
い。

【００２６】◇第２実施例図１２乃至図１４は、この発明の第２実施例である半導
体装置の製造方法を説明するための工程図である。この
第２実施例が上述の第１実施例と大きく異なるところ
は、バンプを形成する際に、雌型に加工したシリコンウ
ェハ３を用いたのに対して、雄型を底部に有する容器に
樹脂を流しこんで雌型を作成し、この雌型を用いるよう
にした点である。これ以外は第１実施例と略同一である
ので、第１実施例の半導体装置１の構成各部等に対応す
る構成各部等には同一の符号を付してその説明を省略す
る。

【００２７】この例の半導体装置１の製造方法について
説明する。まず、図１２（ａ）に示すように、シリコン
ウェハ２上の所定の箇所にアルミニウム製のパッド１１
１を形成し、さらにこの上にパッシベーション膜１１４
を成層し、バンプを形成することとなる部分を開口し、
パッド１１１表面を露出させる。次に、同図（ｂ）に示
すように、シリコンウェハ２全面に対して、パッシベー
ション膜１１４及び露出したパッド１１１の上に、スパ
ッタリング法によってバリアメタル層１１３を成膜す
る。そして、同図（ｃ）に示すように、各バンプ１１２
を載せることとなるパッド１１１上以外のバリアメタル
層１１３をエッチングにより除去する。一方、図１３
（ｄ）に示すように、バンプ１１２の外形寸法と略同一
の外形寸法の凸部６ａ，６ａ，…を底部に有するバンプ
雄型容器６を機械加工によって作製し、このバンプ雄型
容器６に熱硬化性樹脂組成物を流し込んだ後、加熱硬化
させてバンプ雌型７を作成する。

【００２８】次に、同図（ｅ）に示すように、ウェハ状
のバンプ雌型７を脱型し、同図（ｆ）に示すように、バ
ンプ雌型７の形成された凹部７ａ，７ａ，…にバンプ形
成用金属である金１１２ｙを蒸着等によって堆積させ
る。この後、図１４（ｇ）に示すように、バンプ雌型７
の各凹部７ａ以外の箇所に堆積した金１１２ｙを研磨に
よって取り除く。そして、同図（ｈ）に示すように、凹
部に金１１２ｙが堆積したバンプ雌型７と、上述した工
程で作製されたシリコンウェハ２（図１２（ｃ）参照）
とを、金１１２ｙが堆積した各凹部７ａが、対応するパ
ッド１１１に位置合わせされた状態で張り合わせ、圧着
する。次に、図１４（ｉ）に示すように、有機溶剤等を
用いて樹脂製のバンプ雌型７を除去して、バンプ１１
２，１１２，…形成する。この後の工程は、第１実施例
で述べた工程と略同一であるので省略する。上記構成に
よれば上述した第１実施例と略同様の効果を得ることが
できる。

【００２９】◇第３実施例図１５乃至図１８は、この発明の第３実施例である半導
体装置の製造方法を説明するための工程図である。この
第３実施例が上述の第１実施例と大きく異なるところ
は、バンプを形成する際に、雌型の使用を廃し、かつ、
バンプの形状を代えた点である。これ以外の半導体装置
１の構成等は第１実施例と略同一であるので省略する。

【００３０】この例の半導体装置１の製造方法について
説明する。まず、図１５（ａ）に示すように、シリコン
ウェハ２上の所定の箇所にアルミニウム製のパッド１１
１，１１１，…を形成し、さらにこの上にパッシベーシ
ョン膜１１４を成層し、バンプを形成することとなる部
分を開口し、各パッド１１１表面を露出させる。そし
て、同図（ｂ）に示すように、シリコンウェハ２全面に
対して、パッシベーション膜１１４及び露出したパッド
１１１の上に、スパッタリング法によってバリアメタル
層１１３を成膜する。次に、同図（ｃ）に示すように、
シリコンウェハ２全面に対して、バリアメタル層１１３
の上に、フォトレジストを塗布し、フォトリソグラフィ
の技法によって所定のパターンをフォトレジストに転写
して、開口を有したフォトレジストマスク１１５を形成
する。

【００３１】次に、図１６（ｄ）に示すように、バリア
メタル層１１３を電極として、電解メッキによって、開
口を施した箇所に金１１２ｚを堆積させる。そして、同
図（ｅ）に示すように、フォトレジストマスク１１５を
剥離し、露出している部分のバリアメタル層１１３をエ
ッチングによって除去する。次に、同図（ｆ）に示すよ
うに、シリコンウェハ２上の全面に亘ってフォトレジス
ト１１６を塗布し、各開口の金１１２ｚを含めて被覆す
る。

【００３２】そして、図１７に示すように、フォトリソ
グラフィの技法によって、フォトレジスト１１６の金１
１２ｚの上に位置する領域のうち、スクライブ線２１か
ら遠い方の縁部近傍の部位をスクライブ線２１に平行に
開口する。次に、図１８（ａ）に示すように、例えば、
真空度の低い状態でのドライエッチングやウェットエッ
チングによって、等方性の強いエッチングを行う。これ
により、水平方向へも最大で金１１２ｚの高さと略同じ
長さの部分をエッチングして、斜面を形成する。次に、
同図（ｂ）に示すように、フォトレジスト１１６を除去
してバンプ１１２，１１２，…を形成する。ここで、こ
の斜面の傾斜角は、例えば、ドライエッチングの場合
は、真空度やエッチングガスの濃度等を調節することに
よって、変化させることができる。この後の工程は、第
１実施例で述べた工程と略同一であるので省略する。上
記構成によれば上述した第１実施例と略同様の効果を得
ることができる。

【００３３】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述した
第１実施例及び第２実施例では、断面形状が五角形のバ
ンプ１１２が形成されてなる半導体チップ１１を作製し
たが、これに限らず、図１９に示すように、断面形状が
三角形のバンプ８１が形成されてなる半導体チップ８で
も良いし、図２０に示すように、台形のバンプ９１が形
成されてなる半導体チップ９でも良い。また、例えば、
ボンディング面は曲面であっても良い。この場合は、ボ
ンディングツールの先端部もボンディング面の形状に対
応させて曲面加工しておくようにする。また、ボンディ
ングツールを用いて、圧着を行う際に超音波を加える方
法によっても良い。

【００３４】

【発明の効果】以上説明したように、この発明の構成に
よれば、インナリードは、半導体基板の表面に対して傾
斜しているバンプの傾斜面にボンディングされているの
で、インナリードとバンプとの接触面積を縮小すること
なく、バンプの半導体基板上における占有面積を減らす
ことができる。それ故、インナリードとバンプとの間の
接合強度を弱めることなく、半導体基板の縮小化を図る
ことができる。また、半導体基板の電気的性能を試験す
る際には、プローブを上記傾斜面以外の面に当接するよ
うにすれば、プローブとの電気的機械的接触のために、
インナリードをボンディングする傾斜面が荒れてしま
い、平坦度が損なわれ、さらに、不純物で汚染されてし
まうようなことがない。このため、インナリードとバン
プとの間の接合強度が不足して、接続が不完全となって
しまうことはない。

【図面の簡単な説明】

【図１】この発明の第１実施例である半導体装置の内部
の状態を示す断面図である。

【図２】同半導体装置の内部の状態を示す水平断面図で
ある。

【図３】同半導体装置の構成を示す断面図である。

【図４】同半導体装置の半導体チップに適用されるベー
スフィルム上に形成されたリードフレームを模式的に示
す斜視図である。

【図５】同半導体チップが多数形成されたシリコンウェ
ハの概略構成を示す斜視図である。

【図６】同半導体装置の製造方法を説明するための工程
図である。

【図７】同半導体装置の製造方法を説明するための工程
図である。

【図８】同半導体装置の製造方法を説明するための工程
図である。

【図９】同半導体装置の製造方法を説明するための工程
図である。

【図１０】同半導体チップの良否判定のための電気的特
性試験を行っている様子を示す図である。

【図１１】同半導体チップのバンプにインナリードをボ
ンディングしている様子を示す図である

【図１２】この発明の第２実施例である半導体装置の製
造方法を説明するための工程図である。

【図１３】同半導体装置の製造方法を説明するための工
程図である。

【図１４】同半導体装置の製造方法を説明するための工
程図である。

【図１５】この発明の第３実施例である半導体装置の製
造方法を説明するための工程図である。

【図１６】同半導体装置の製造方法を説明するための工
程図である。

【図１７】同半導体装置の製造方法を説明するための工
程図である。

【図１８】同半導体装置の製造方法を説明するための工
程図である。

【図１９】この発明の第１実施例の変形例である半導体
装置の内部の状態を示す断面図である。

【図２０】この発明の第１実施例の別の変形例である半
導体装置の内部の状態を示す断面図である。

【図２１】従来技術を説明するための説明図である。

【図２２】従来技術を説明するための説明図である。

【図２３】従来技術を説明するための説明図である。

【符号の説明】

１半導体装置１１半導体チップ（半導体基板）１１１パッド１１２バンプ１１２ａボンディング面（傾斜面）１３ａインナリード２シリコンウェハ（半導体基板）３シリコンウェハ（型用基板）６バンプ雄型容器（雄型容器）６ａ凸部７バンプ雌型（雌型）７ａ凹部

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面にパッドを介してバン
プが突隆状態に設けられ、該バンプを介してインナリー
ドが前記半導体基板に電気的に接続されてなる半導体装
置であって、前記インナリードは前記バンプの傾斜面にボンディング
されていることを特徴とする半導体装置。
【請求項２】前記インナリードがボンディングされる
前記バンプの傾斜面は、前記半導体基板の最寄りの縁端
側から見て前記バンプの背面に設けられていることを特
徴とする請求項１記載の半導体装置。
【請求項３】前記半導体基板の最寄りの縁端側から見
て前記バンプの正面には、前記インナリードはボンディ
ングされていないことを特徴とする請求項１又は２記載
の半導体装置。
【請求項４】前記半導体基板の最寄りの縁端に略垂直
な面で切断した前記バンプの断面形状は、先細りの多角
形であることを特徴とする請求項１，２又は３記載の半
導体装置
【請求項５】前記半導体基板の表面から突隆する前記
バンプの前記傾斜面の傾斜角は３０度以上７０度以下で
あることを特徴とする請求項１，２，３又は４記載の半
導体装置。
【請求項６】請求項１乃至５のいずれか一に記載の半
導体装置を製造するための方法であって、前記バンプに加工されることとなる突隆状のバンプ成形
用部材を表面に有し、所定の半導体回路が形成されてな
る半導体基板を用意し、前記バンプ成形用部材の所定の
稜線部に対して等方性エッチングを行うことにより、該
稜線部を削り取って前記傾斜面を有するバンプを形成す
ることを特徴とする半導体装置の製造方法。
【請求項７】請求項１乃至５のいずれか一に記載の半
導体装置を製造するための方法であって、型用基板をエッチングすることにより、前記バンプの外
形寸法に略対応した凹部を前記型用基板に形成し、前記
凹部にバンプ成形用金属を堆積させ、前記凹部に前記バ
ンプ成形用金属が堆積した前記型用基板と、所定の半導
体回路が形成されてなる半導体基板とを、前記凹部に堆
積した前記バンプ成形用金属と、対応する前記半導体基
板のパッドとが接着するように張り合わせた後、前記型
用基板を取り除くことを特徴とする半導体装置の製造方
法。
【請求項８】請求項１乃至５のいずれか一に記載の半
導体装置を製造するための方法であって、前記バンプの外形寸法と略同一の外形寸法の凸部を底部
に有する雄型容器を用意し、該雄型容器に熱硬化性樹脂
組成物を流し込み、加熱硬化させて凹部が形成されてな
る雌型を作成し、該雌型の前記凹部にバンプ成形用金属
を堆積させ、前記バンプ成形用金属が堆積した前記雌型
と、所定の半導体回路が形成されてなる半導体基板と
を、前記雌型の前記凹部に堆積した前記バンプ成形用金
属と、対応する前記半導体基板のパッドとが接着するよ
うに張り合わせた後、前記雌型を取り除くことを特徴と
する半導体装置の製造方法。