JPH02106935A - バンプを有する半導体装置 - Google Patents
バンプを有する半導体装置Info
- Publication number
- JPH02106935A JPH02106935A JP26109188A JP26109188A JPH02106935A JP H02106935 A JPH02106935 A JP H02106935A JP 26109188 A JP26109188 A JP 26109188A JP 26109188 A JP26109188 A JP 26109188A JP H02106935 A JPH02106935 A JP H02106935A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating film
- pad layer
- bump
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 230000008646 thermal stress Effects 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 239000007888 film coating Substances 0.000 abstract 1
- 238000009501 film coating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 60
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 239000011347 resin Substances 0.000 description 19
- 229920005989 resin Polymers 0.000 description 19
- 238000005530 etching Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はバンプを有する半導体装置に関する。
[従来の技術]
第3図(a)乃至(e)は従来のバンプを有する半導体
装置の製造工程をその順に示す断面図である。
装置の製造工程をその順に示す断面図である。
先ず、第3図(a)に示すように、半導体基板31の表
面上にアルミニウム電!!34をパターン形成する。そ
して、半導体基板31及びアルミニウム電極34上に絶
縁膜33を形成した後、アルミニウム電極34の上の絶
縁膜33に第1の開口部34aを形成する。
面上にアルミニウム電!!34をパターン形成する。そ
して、半導体基板31及びアルミニウム電極34上に絶
縁膜33を形成した後、アルミニウム電極34の上の絶
縁膜33に第1の開口部34aを形成する。
次に、第3図(b)に示すように、全面に2層の金属M
35.36を形成する。
35.36を形成する。
その後、第3図(C)に示すように、金属膜36上の全
面に感光性樹脂1139を付着させた後、アルミニウム
電極34の上方の感光性樹脂層39を選択的に除去する
ことにより、第1の開口部34aよりも大きい第2の開
口部39aを感光性樹脂層39に形成する。
面に感光性樹脂1139を付着させた後、アルミニウム
電極34の上方の感光性樹脂層39を選択的に除去する
ことにより、第1の開口部34aよりも大きい第2の開
口部39aを感光性樹脂層39に形成する。
次に、第3図(d)に示すように、第2の開口部39a
内の金属膜36上及び第2の開口部39aの周辺部の樹
脂層39上にめっき法により選択的にバンプ37を形成
した後、バンプ37の表面にめっき法により金属層38
を形成する。
内の金属膜36上及び第2の開口部39aの周辺部の樹
脂層39上にめっき法により選択的にバンプ37を形成
した後、バンプ37の表面にめっき法により金属層38
を形成する。
次に、第3図(e)に示すように、感光性樹脂層39を
完全に除去した後、バンプ37及び金属層38をマスク
として、絶縁膜33上のバンプ37に覆われていない部
分の金属WA35,36を除去する。
完全に除去した後、バンプ37及び金属層38をマスク
として、絶縁膜33上のバンプ37に覆われていない部
分の金属WA35,36を除去する。
このようにして、半導体基板31上のアルミニウム電極
34の上に2層の金属JIi35.36を介してバンプ
37が形成される。
34の上に2層の金属JIi35.36を介してバンプ
37が形成される。
このバンプ37に外部リード(図示せず)を接続すると
きは、バンプ37を470乃至480℃に加熱してリー
ドをバンプ37に押し付けることにより両者を接合する
。
きは、バンプ37を470乃至480℃に加熱してリー
ドをバンプ37に押し付けることにより両者を接合する
。
[発明が解決しようとする課題]
しかしながら、従来のバンプを有する半導体装置におい
ては、外部リードをバンプ37に接続するときに、バン
プ37に印加される熱応力負荷によって、半導体基板3
1にクラックが生じることがある。このクラックがバン
プ強度を低下させると共に、半導体装置の電気的特定を
劣化させるという問題点がある。また、このクラックに
よりバンプ37が半導体基板31から剥離しやすくなる
という難点がある。
ては、外部リードをバンプ37に接続するときに、バン
プ37に印加される熱応力負荷によって、半導体基板3
1にクラックが生じることがある。このクラックがバン
プ強度を低下させると共に、半導体装置の電気的特定を
劣化させるという問題点がある。また、このクラックに
よりバンプ37が半導体基板31から剥離しやすくなる
という難点がある。
本発明はかかる問題点に鑑みてなされたものであって、
外部リードをバンプに接続するときに、半導体基板にク
ラックが発生するのを防止することができ、バンプ強度
の低下を回避することができると共に、電気的特性の劣
化を防止することができるバンプを有する半導体装置を
提供することを目的とする。
外部リードをバンプに接続するときに、半導体基板にク
ラックが発生するのを防止することができ、バンプ強度
の低下を回避することができると共に、電気的特性の劣
化を防止することができるバンプを有する半導体装置を
提供することを目的とする。
[課題を解決するための手段]
本発明に係るバンプを有する半導体装置は、半導体素子
を形成した半導体基板上に形成された絶縁膜と、この絶
縁膜に設けた開口部に配置された電極と、この電極上に
配置されたバンプと、前記半導体基板と前記電極との間
にその大きさが前記電極よりも大きいと共にその熱伝導
率が前記絶縁膜よりも大きい材料で形成されたパッド層
とを有することを特徴とする。
を形成した半導体基板上に形成された絶縁膜と、この絶
縁膜に設けた開口部に配置された電極と、この電極上に
配置されたバンプと、前記半導体基板と前記電極との間
にその大きさが前記電極よりも大きいと共にその熱伝導
率が前記絶縁膜よりも大きい材料で形成されたパッド層
とを有することを特徴とする。
[作用コ
本発明においては、半導体基板と電極との間に電極より
大きく、且つ、熱伝導率が半導体基板を覆う絶縁膜より
も大きいパッド層を設けたことにより、外部リードをバ
ンプに接続するときにバンプに熱が印加されても、その
熱が絶縁膜に伝達されてそこに滞留することなく前記パ
ッド層を介して基板に放出されるので、外部リード接続
時の熱応力負荷を緩和することができる。これにより、
半導体基板にクラックが発生することを防止できる。ま
た、クラックを発生するのに十分な応力が電極直下に作
用したとしても、前記パッド層が存在しているため、半
導体基板にクラックが発生することはない。
大きく、且つ、熱伝導率が半導体基板を覆う絶縁膜より
も大きいパッド層を設けたことにより、外部リードをバ
ンプに接続するときにバンプに熱が印加されても、その
熱が絶縁膜に伝達されてそこに滞留することなく前記パ
ッド層を介して基板に放出されるので、外部リード接続
時の熱応力負荷を緩和することができる。これにより、
半導体基板にクラックが発生することを防止できる。ま
た、クラックを発生するのに十分な応力が電極直下に作
用したとしても、前記パッド層が存在しているため、半
導体基板にクラックが発生することはない。
[実施例]
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図は本発明の実施例に係るバンプを有する半導体装
置を示す断面図である。
置を示す断面図である。
半導体素子を形成した半導体基板11上に多結晶シリコ
ンからなるパッド層12が形成されている。そして、こ
のパッド層12の上面中央部には、半導体素子接続用の
アルミニウム電極14が形成されている。なお、パッド
層12はアルミニウム電極14よりも大きくなるように
形成されている。
ンからなるパッド層12が形成されている。そして、こ
のパッド層12の上面中央部には、半導体素子接続用の
アルミニウム電極14が形成されている。なお、パッド
層12はアルミニウム電極14よりも大きくなるように
形成されている。
また、半導体基板11上にはパッド層12及びアルミニ
ウム電極14の周辺部も含めて半導体基板11を覆うよ
うにして絶縁膜13が形成されている。この絶縁膜13
におけるアルミニウム電極14上には第1の開口部14
aが形成されている。
ウム電極14の周辺部も含めて半導体基板11を覆うよ
うにして絶縁膜13が形成されている。この絶縁膜13
におけるアルミニウム電極14上には第1の開口部14
aが形成されている。
この第1の開口部14a内におけるアルミニウム電極1
4上及び第1の開口部14aの周辺部の絶縁膜13上を
覆うようにして、2層の金属plA15.16が形成さ
れている。なお、この金属膜15.16は単層で形成し
てもよい、そして、金属膜15.16上には、きのこ状
のバンプ17が形成されている。また、このバンプ17
の上面を被覆するようにして金属層18が形成されてい
る。
4上及び第1の開口部14aの周辺部の絶縁膜13上を
覆うようにして、2層の金属plA15.16が形成さ
れている。なお、この金属膜15.16は単層で形成し
てもよい、そして、金属膜15.16上には、きのこ状
のバンプ17が形成されている。また、このバンプ17
の上面を被覆するようにして金属層18が形成されてい
る。
本実施例においては、半導体基板11とアルミニウム電
極14との間のパッド層12は多結晶シリコンから形成
されており、また、絶縁膜13はシリコン酸化膜又はシ
リコン窒化膜から形成されている。このパッド層12を
構成する多結晶シリコンの熱電導率は3.58X 10
’−”Cal / μsecμm・℃であり、一方、絶
縁膜13を構成するシリコン酸化膜の熱伝導率は0.0
33X 10 ” Cal /μsec ・μm
・℃である。
極14との間のパッド層12は多結晶シリコンから形成
されており、また、絶縁膜13はシリコン酸化膜又はシ
リコン窒化膜から形成されている。このパッド層12を
構成する多結晶シリコンの熱電導率は3.58X 10
’−”Cal / μsecμm・℃であり、一方、絶
縁膜13を構成するシリコン酸化膜の熱伝導率は0.0
33X 10 ” Cal /μsec ・μm
・℃である。
このように構成された半導体装置においては、アルミニ
ウム電極14と半導体基板11との間にアルミニウム電
極14よりも大きなパッド層12が形成されており、パ
ッド層12の熱伝導率は絶縁膜13よりも極めて大きい
ので、バンプ17に外部リード(図示せず)を接続する
ときにバンプ17に熱が印加されても、この熱は絶縁膜
13に伝達されることなくパッド層12を介して半導体
基板11に放出される。このため、外部リード接続時の
熱応力負荷を緩和することができる。これにより、半導
体基板11にクラックが発生することを防止することが
できる。また、クラックを発生させるのに十分な応力が
アルミニウム電極14直下に作用したとしても、パッド
層12が存在しているため半導体基板11にクラックが
発生することはない。
ウム電極14と半導体基板11との間にアルミニウム電
極14よりも大きなパッド層12が形成されており、パ
ッド層12の熱伝導率は絶縁膜13よりも極めて大きい
ので、バンプ17に外部リード(図示せず)を接続する
ときにバンプ17に熱が印加されても、この熱は絶縁膜
13に伝達されることなくパッド層12を介して半導体
基板11に放出される。このため、外部リード接続時の
熱応力負荷を緩和することができる。これにより、半導
体基板11にクラックが発生することを防止することが
できる。また、クラックを発生させるのに十分な応力が
アルミニウム電極14直下に作用したとしても、パッド
層12が存在しているため半導体基板11にクラックが
発生することはない。
なお、パッド層12を形成する材料としては、本実施例
の多結晶シリコンの外に、絶縁性樹脂、例えば、シリコ
ンポリイミド等がある。
の多結晶シリコンの外に、絶縁性樹脂、例えば、シリコ
ンポリイミド等がある。
このシリコンポリイミドによりパッド7112を形成し
た場合は、外部リード接続時の圧力荷重もパッド層12
により緩衝させることができるので、半導体基板11の
クラック発生防止上、更に一層有効である。
た場合は、外部リード接続時の圧力荷重もパッド層12
により緩衝させることができるので、半導体基板11の
クラック発生防止上、更に一層有効である。
第2図(a)乃至(f)は上述の如く構成された本実施
例に係るバンプを有する半導体装置の製造工程をその順
に示す断面図である。
例に係るバンプを有する半導体装置の製造工程をその順
に示す断面図である。
先ず、第2図(a)に示すように、半導体素子を形成し
た半導体基板11の全面にCVD法により厚さが約50
00乃至10000人の多結晶シリコン層を形成する。
た半導体基板11の全面にCVD法により厚さが約50
00乃至10000人の多結晶シリコン層を形成する。
そして、この多結晶シリコン層上に感光性樹脂層(図示
せず)をパターン形成した後、この樹脂層をマスクにし
て多結晶シリコン層を選択的にエツチングすることによ
り、アルミニウム電極14の形成予定領域にアルミニウ
ム電極14より大きいパッド層12を形成する。
せず)をパターン形成した後、この樹脂層をマスクにし
て多結晶シリコン層を選択的にエツチングすることによ
り、アルミニウム電極14の形成予定領域にアルミニウ
ム電極14より大きいパッド層12を形成する。
次いで、パッド層12を含む全面に蒸着法又はスパッタ
法により、厚さが約1μmのアルミニウム層を形成した
後、このアルミニウム層上に感光性樹脂層(図示せず)
を選択的に付着形成し、この樹脂層をマスクにして、ア
ルミニウム層を選択的にエツチングすることにより、パ
ッド層12上にパッド層12よりも小さいアルミニウム
電極14を形成する。その後、感光性樹脂層(図示せず
)を除去する。
法により、厚さが約1μmのアルミニウム層を形成した
後、このアルミニウム層上に感光性樹脂層(図示せず)
を選択的に付着形成し、この樹脂層をマスクにして、ア
ルミニウム層を選択的にエツチングすることにより、パ
ッド層12上にパッド層12よりも小さいアルミニウム
電極14を形成する。その後、感光性樹脂層(図示せず
)を除去する。
次に、第2図(b)に示すようにアルミニウム電極14
を含む全面に酸化膜又は窒化膜からなる絶縁膜13をC
VD法により形成する。そして、感光性樹脂層(図示せ
ず)をパターン形成し、この樹脂層をマスクにして絶縁
膜13を選択的にエツチングすることにより、アルミニ
ウム電極14の上方部分の絶縁膜13を除去して第1の
開口部14 aを絶縁膜13に形成する。
を含む全面に酸化膜又は窒化膜からなる絶縁膜13をC
VD法により形成する。そして、感光性樹脂層(図示せ
ず)をパターン形成し、この樹脂層をマスクにして絶縁
膜13を選択的にエツチングすることにより、アルミニ
ウム電極14の上方部分の絶縁膜13を除去して第1の
開口部14 aを絶縁膜13に形成する。
次に、第2図(C)に示すようにアルミニウム電極14
及び絶縁膜13上の全面に2層の金属膜15.16をス
パッタ法により形成する。この金属膜15,16はチタ
ン、銅、白金又はクロム等の金属で形成され、各層の厚
さが、例えば、約1000人であり、2層組み合わせて
バリアメタルとして形成した場合は約2000人になる
。なお、この金属膜15.16は厚さが約1000人の
単層で形成してもよい。
及び絶縁膜13上の全面に2層の金属膜15.16をス
パッタ法により形成する。この金属膜15,16はチタ
ン、銅、白金又はクロム等の金属で形成され、各層の厚
さが、例えば、約1000人であり、2層組み合わせて
バリアメタルとして形成した場合は約2000人になる
。なお、この金属膜15.16は厚さが約1000人の
単層で形成してもよい。
次に、第2図(d)に示すように、2NJの金属膜15
.16上の全面に感光性樹脂層19を付着形成した後、
この樹脂119を選択的にエツチングすることにより、
第1の開口部14aの上方に第1の開口部14aより大
きい第2の開口部19aを感光性樹脂[19に形成する
。
.16上の全面に感光性樹脂層19を付着形成した後、
この樹脂119を選択的にエツチングすることにより、
第1の開口部14aの上方に第1の開口部14aより大
きい第2の開口部19aを感光性樹脂[19に形成する
。
次に、第2図(e)に示すように、第2の開口部19a
内の金属M16上及びこの第2の開口部19aの周辺の
樹脂層19上に銅又は金等を電気めっきすることにより
、第2の開口部19aよりも大きいバンプ17を形成す
る。
内の金属M16上及びこの第2の開口部19aの周辺の
樹脂層19上に銅又は金等を電気めっきすることにより
、第2の開口部19aよりも大きいバンプ17を形成す
る。
次いで、バンプ17の表面上に金又は半田等を電気めっ
きすることにより、金属層18を形成する。なお、この
金属層18は外部リードとの密着性を向上させると共に
、バンプ17の酸化を防止するために形成するが、バン
プ17を金で形成した場合には、この金属層18を形成
する必要はない。
きすることにより、金属層18を形成する。なお、この
金属層18は外部リードとの密着性を向上させると共に
、バンプ17の酸化を防止するために形成するが、バン
プ17を金で形成した場合には、この金属層18を形成
する必要はない。
次に、第2図(f)に示すように、感光性樹脂層1つを
完全に除去した後、バンプ17及び金属N18をマスク
として、専用エツチング流によるウェットエツチング又
はイオンミリング等のドライエツチングにより絶縁膜1
3上の2層の金属膜15.16を除去する。
完全に除去した後、バンプ17及び金属N18をマスク
として、専用エツチング流によるウェットエツチング又
はイオンミリング等のドライエツチングにより絶縁膜1
3上の2層の金属膜15.16を除去する。
このようにして、本実施例に係るバンプを有する半導体
装置が得られる。
装置が得られる。
[発明の効果]
本発明によれば、外部リードをバンプに接続するときに
バンプの加熱により生じる熱応力負荷をパッド層により
緩和することができるので、半導体基板にクラックが発
生することを防止することができる。また、クラックを
発生させるのに十分な応力が電極直下に作用したとして
も、パッド層が存在するため半導体基板にクラックを発
生させることはない、従って、本発明においては、バン
プ強度を低下させることがないと共に、半導体装置の電
気的特性の劣化を回避することができる。
バンプの加熱により生じる熱応力負荷をパッド層により
緩和することができるので、半導体基板にクラックが発
生することを防止することができる。また、クラックを
発生させるのに十分な応力が電極直下に作用したとして
も、パッド層が存在するため半導体基板にクラックを発
生させることはない、従って、本発明においては、バン
プ強度を低下させることがないと共に、半導体装置の電
気的特性の劣化を回避することができる。
【図面の簡単な説明】
第1図は本発明の実施例に係るバンプを有する半導体装
置を示す断面図、第2図(a)乃至(f)は本実施例に
係る半導体装置の製造工程をその順に示す断面図、第3
図(a)乃至(e)は従来のバンプを有する半導体装置
の製造工程をその順に示す断面図である。 11.31;半導体基板、12;パッド層、13.33
;絶縁膜、14.34.アルミニウム電極、14a、3
4a;第1の開口部、15,16゜35.36;金属膜
、17,37;バンプ、18゜38;金属層、19,3
9;感光性樹脂、19a。 39a;第2の開口部
置を示す断面図、第2図(a)乃至(f)は本実施例に
係る半導体装置の製造工程をその順に示す断面図、第3
図(a)乃至(e)は従来のバンプを有する半導体装置
の製造工程をその順に示す断面図である。 11.31;半導体基板、12;パッド層、13.33
;絶縁膜、14.34.アルミニウム電極、14a、3
4a;第1の開口部、15,16゜35.36;金属膜
、17,37;バンプ、18゜38;金属層、19,3
9;感光性樹脂、19a。 39a;第2の開口部
Claims (1)
- (1)半導体素子を形成した半導体基板上に形成された
絶縁膜と、この絶縁膜に設けた開口部に配置された電極
と、この電極上に配置されたバンプと、前記半導体基板
と前記電極との間にその大きさが前記電極よりも大きい
と共にその熱伝導率が前記絶縁膜よりも大きい材料で形
成されたパッド層とを有することを特徴とするバンプを
有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26109188A JPH02106935A (ja) | 1988-10-17 | 1988-10-17 | バンプを有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26109188A JPH02106935A (ja) | 1988-10-17 | 1988-10-17 | バンプを有する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02106935A true JPH02106935A (ja) | 1990-04-19 |
Family
ID=17356958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26109188A Pending JPH02106935A (ja) | 1988-10-17 | 1988-10-17 | バンプを有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02106935A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347298A (zh) * | 2009-11-05 | 2012-02-08 | 台湾积体电路制造股份有限公司 | 基板上的凸块结构与其形成方法 |
-
1988
- 1988-10-17 JP JP26109188A patent/JPH02106935A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347298A (zh) * | 2009-11-05 | 2012-02-08 | 台湾积体电路制造股份有限公司 | 基板上的凸块结构与其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
JPH02106935A (ja) | バンプを有する半導体装置 | |
JP2782801B2 (ja) | 半導体装置の配線構造 | |
JPH0555228A (ja) | 半導体装置 | |
US20200013741A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JP2001176966A (ja) | 半導体装置 | |
JPH0730095A (ja) | 半導体装置及びその製造方法 | |
JPH0373535A (ja) | 半導体装置およびその製造方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
JP3676015B2 (ja) | 半導体装置 | |
JP2002164381A (ja) | 半導体装置及びその製造方法 | |
JPH04348047A (ja) | 半導体集積回路電極 | |
JPS621249A (ja) | 半導体装置 | |
JPH06232137A (ja) | バンプ形成方法及びバンプ | |
JPS58219741A (ja) | 半導体装置 | |
JPH01146342A (ja) | 半導体装置の製造方法 | |
JPH04278543A (ja) | 半導体装置及びその製造方法 | |
JPH08293521A (ja) | 半導体装置 | |
JPS5974651A (ja) | 半導体装置 | |
JPS639662B2 (ja) | ||
JPH08306701A (ja) | 半導体装置 | |
JPH0430533A (ja) | 半導体装置の製造方法 | |
JPH09172019A (ja) | 下地電極の形成方法 |