JP2002164381A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002164381A JP2002164381A JP2000360812A JP2000360812A JP2002164381A JP 2002164381 A JP2002164381 A JP 2002164381A JP 2000360812 A JP2000360812 A JP 2000360812A JP 2000360812 A JP2000360812 A JP 2000360812A JP 2002164381 A JP2002164381 A JP 2002164381A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- film
- polysilicon layer
- semiconductor device
- uneven shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ワイヤボンディング時の加熱温度を十分に高
くすることができない場合であっても、良好なワイヤボ
ンディング特性を得ることが可能な半導体装置及びその
製造方法を提供することを目的とする。 【解決手段】 カラー用のCCD固体撮像素子のパッド
電極部において、第1のポリシリコン層14や凸形状の
ポリシリコン層18a等からなる下地層の表面が凹凸形
状をなしているため、その上に形成されたAlパッド電
極22表面も、下地層の表面形状に対応した凹凸形状と
なっている。それ故、このAlパッド電極22とその表
面にボンディングされたAuワイヤ26とが接合してい
る界面は、凹凸形状が互いに嵌合した状態となり、その
接触面積が増大して、両者の密着性が向上するため、カ
ラーフィルタへの影響等を考慮して、ボンディング時の
加熱温度を通常のICの場合の300℃前後から例えば
160〜200℃にまで大幅に下げても、必要十分な接
合強度を実現して、良好なワイヤボンディング特性が得
られる。
くすることができない場合であっても、良好なワイヤボ
ンディング特性を得ることが可能な半導体装置及びその
製造方法を提供することを目的とする。 【解決手段】 カラー用のCCD固体撮像素子のパッド
電極部において、第1のポリシリコン層14や凸形状の
ポリシリコン層18a等からなる下地層の表面が凹凸形
状をなしているため、その上に形成されたAlパッド電
極22表面も、下地層の表面形状に対応した凹凸形状と
なっている。それ故、このAlパッド電極22とその表
面にボンディングされたAuワイヤ26とが接合してい
る界面は、凹凸形状が互いに嵌合した状態となり、その
接触面積が増大して、両者の密着性が向上するため、カ
ラーフィルタへの影響等を考慮して、ボンディング時の
加熱温度を通常のICの場合の300℃前後から例えば
160〜200℃にまで大幅に下げても、必要十分な接
合強度を実現して、良好なワイヤボンディング特性が得
られる。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に接続ワイヤがボンディングされる
パッド電極を有する半導体装置及びその製造方法に関す
るものである。
製造方法に係り、特に接続ワイヤがボンディングされる
パッド電極を有する半導体装置及びその製造方法に関す
るものである。
【0002】
【従来の技術】半導体装置の組立工程においては、半導
体チップとパッケージとを電気的に接続する方法の一つ
として、半導体チップ表面のパッド電極とパッケージの
インナーリードとを金属ワイヤで結線するワイヤボンデ
ィングが用いられている。そして、このワイヤボンディ
ングにおいて、金属ワイヤをパッド電極やインナーリー
ドに接合する際には、熱と荷重を付加する熱圧着法や、
これに更に超音波を付加する超音波併用熱圧着法などが
用いられている。そして、その際の加熱温度は、半導体
チップの種類によって種々の条件があるが、例えば通常
のIC(集積回路)においては300℃前後である。
体チップとパッケージとを電気的に接続する方法の一つ
として、半導体チップ表面のパッド電極とパッケージの
インナーリードとを金属ワイヤで結線するワイヤボンデ
ィングが用いられている。そして、このワイヤボンディ
ングにおいて、金属ワイヤをパッド電極やインナーリー
ドに接合する際には、熱と荷重を付加する熱圧着法や、
これに更に超音波を付加する超音波併用熱圧着法などが
用いられている。そして、その際の加熱温度は、半導体
チップの種類によって種々の条件があるが、例えば通常
のIC(集積回路)においては300℃前後である。
【0003】また、ワイヤボンディングの対象となるパ
ッド電極としては、Al(アルミニウム)電極が一般的
であるが、その構造については、近年種々の工夫がなさ
れている。例えば特開平10−321828号公報に記
載の図1に示されるように、固体撮像素子のAlパッド
電極の下層に例えばポリシリコン層を形成した2層構造
のパッド電極部が提案されている。これは、ウェーハ・
プロセス終了後のプローブ・テストにおいて、プローブ
針をAlパッド電極に当てる際に、プローブ針がパッド
電極を突き破ってしまうことを防止するためである。な
お、この下層ポリシリコン層は、ポリシリコン層からな
る配線層を形成する際に、同時的に形成されるため、工
程数の増加を招くものではない。
ッド電極としては、Al(アルミニウム)電極が一般的
であるが、その構造については、近年種々の工夫がなさ
れている。例えば特開平10−321828号公報に記
載の図1に示されるように、固体撮像素子のAlパッド
電極の下層に例えばポリシリコン層を形成した2層構造
のパッド電極部が提案されている。これは、ウェーハ・
プロセス終了後のプローブ・テストにおいて、プローブ
針をAlパッド電極に当てる際に、プローブ針がパッド
電極を突き破ってしまうことを防止するためである。な
お、この下層ポリシリコン層は、ポリシリコン層からな
る配線層を形成する際に、同時的に形成されるため、工
程数の増加を招くものではない。
【0004】更に、最近においては、固体撮像素子のA
lパッド電極の下層に設けるポリシリコン層として、1
層だけでは十分ではなく、2層のポリシリコン層を設け
る場合もある。即ち、図8(a)及びそのB部を拡大し
た図8(b)に示されるように、固体撮像素子のパッド
電極部においては、所定の素子が形成された半導体基板
10上に、絶縁膜12を介して、第1のポリシリコン層
14が堆積されている。また、この第1のポリシリコン
層14上に、熱酸化薄膜16を介して、第2のポリシリ
コン層18が形成されている。更に、この第2のポリシ
リコン層18上に、BPSG(Boro-Phospho-Silicate
Glass)薄膜20を介して、Alパッド電極22xが形
成されている。そして、このようなパッド電極部におけ
る第1のポリシリコン層14、熱酸化薄膜16、第2の
ポリシリコン層18、及びBPSG薄膜20がAlパッ
ド電極22xの下地層をなして、プローブ・テストの際
のプローブ針によるAlパッド電極22xの破損を防止
している。
lパッド電極の下層に設けるポリシリコン層として、1
層だけでは十分ではなく、2層のポリシリコン層を設け
る場合もある。即ち、図8(a)及びそのB部を拡大し
た図8(b)に示されるように、固体撮像素子のパッド
電極部においては、所定の素子が形成された半導体基板
10上に、絶縁膜12を介して、第1のポリシリコン層
14が堆積されている。また、この第1のポリシリコン
層14上に、熱酸化薄膜16を介して、第2のポリシリ
コン層18が形成されている。更に、この第2のポリシ
リコン層18上に、BPSG(Boro-Phospho-Silicate
Glass)薄膜20を介して、Alパッド電極22xが形
成されている。そして、このようなパッド電極部におけ
る第1のポリシリコン層14、熱酸化薄膜16、第2の
ポリシリコン層18、及びBPSG薄膜20がAlパッ
ド電極22xの下地層をなして、プローブ・テストの際
のプローブ針によるAlパッド電極22xの破損を防止
している。
【0005】また、固体撮像素子の全面を被覆している
絶縁膜24に開口された開口部により、パッド電極部に
おけるAlパッド電極22x表面は露出している。そし
て、この絶縁膜24の開口部に露出したAlパッド電極
22x表面に、例えばAu(金)ワイヤ26xを用いて
ワイヤボンディングすると、図9(a)及びそのB部を
拡大した図9(b)に示されるようになる。
絶縁膜24に開口された開口部により、パッド電極部に
おけるAlパッド電極22x表面は露出している。そし
て、この絶縁膜24の開口部に露出したAlパッド電極
22x表面に、例えばAu(金)ワイヤ26xを用いて
ワイヤボンディングすると、図9(a)及びそのB部を
拡大した図9(b)に示されるようになる。
【0006】
【発明が解決しようとする課題】しかしながら、例えば
カラー用のCCD(Charge Coupled Device)撮像素子
を作製する場合、上記図9(a)、(b)に示されるよ
うなワイヤボンディングを行う際には、カラーフィルタ
への影響等を考慮すると、ワイヤボンディング時の加熱
温度を通常のICの場合のように300℃前後まで上げ
ることは好ましくない。従って、現在の加熱温度は例え
ば160〜200℃に設定されている。
カラー用のCCD(Charge Coupled Device)撮像素子
を作製する場合、上記図9(a)、(b)に示されるよ
うなワイヤボンディングを行う際には、カラーフィルタ
への影響等を考慮すると、ワイヤボンディング時の加熱
温度を通常のICの場合のように300℃前後まで上げ
ることは好ましくない。従って、現在の加熱温度は例え
ば160〜200℃に設定されている。
【0007】このため、パッド電極部におけるAlパッ
ド電極22xとAuワイヤ26xとの接合強度は通常の
ICの場合よりも脆弱となり、Alパッド電極22xの
表面状態や膜厚によっては一旦ボンディングしたAuワ
イヤ26xがAlパッド電極22x表面から剥離して、
特性不良を生じたり、信頼性の劣化を招いたりする恐れ
が生じる。
ド電極22xとAuワイヤ26xとの接合強度は通常の
ICの場合よりも脆弱となり、Alパッド電極22xの
表面状態や膜厚によっては一旦ボンディングしたAuワ
イヤ26xがAlパッド電極22x表面から剥離して、
特性不良を生じたり、信頼性の劣化を招いたりする恐れ
が生じる。
【0008】そこで本発明は、上記事情に鑑みてなされ
たものであって、ワイヤボンディング時の加熱温度を十
分に高くすることができない場合であっても、良好なワ
イヤボンディング特性を得ることが可能な半導体装置及
びその製造方法を提供することを目的とする。
たものであって、ワイヤボンディング時の加熱温度を十
分に高くすることができない場合であっても、良好なワ
イヤボンディング特性を得ることが可能な半導体装置及
びその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上記課題は、以下に述べ
る本発明に係る半導体装置及びその製造方法によって達
成される。即ち、請求項1に係る半導体装置は、接続ワ
イヤがボンディングされるパッド電極を有する半導体装
置であって、このパッド電極表面が、凹凸形状となって
いることを特徴とする。
る本発明に係る半導体装置及びその製造方法によって達
成される。即ち、請求項1に係る半導体装置は、接続ワ
イヤがボンディングされるパッド電極を有する半導体装
置であって、このパッド電極表面が、凹凸形状となって
いることを特徴とする。
【0010】このように請求項1に係る半導体装置にお
いては、パッド電極表面が凹凸形状となっていることに
より、このパッド電極表面に接続ワイヤがボンディング
された場合、パッド電極表面と接続ワイヤとの接触面積
が増大し、両者の密着性が向上するため、たとえワイヤ
ボンディング時の加熱温度が従来よりも低温に設定され
ても、必要十分な接合強度が実現され、ボンディング不
良が防止される。
いては、パッド電極表面が凹凸形状となっていることに
より、このパッド電極表面に接続ワイヤがボンディング
された場合、パッド電極表面と接続ワイヤとの接触面積
が増大し、両者の密着性が向上するため、たとえワイヤ
ボンディング時の加熱温度が従来よりも低温に設定され
ても、必要十分な接合強度が実現され、ボンディング不
良が防止される。
【0011】なお、上記請求項1に係る半導体装置にお
いて、パッド電極の下に下層膜が設けられており、この
下層膜のパッド電極との界面が、パッド電極表面の凹凸
形状に対応する凹凸形状となっていることが好適である
(請求項2)。
いて、パッド電極の下に下層膜が設けられており、この
下層膜のパッド電極との界面が、パッド電極表面の凹凸
形状に対応する凹凸形状となっていることが好適である
(請求項2)。
【0012】この場合、パッド電極の下の下層膜の存在
により、パッド電極部は多層構造となり、ウェーハ・プ
ロセス終了後のプローブ・テストにおいて、プローブ針
がパッド電極を突き破ってしまうことが容易に防止され
る。また、パッド電極のみの1層構造の場合、その表面
が凹凸形状になると、パッド電極の厚さが局所的に薄膜
化する部分が生じ、特性不良や信頼性劣化の原因となる
恐れがあるが、下層膜のパッド電極との界面がパッド電
極表面の凹凸形状に対応する凹凸形状となっていれば、
パッド電極は常に略一定の厚さを確保することになり、
特性不良や信頼性劣化を招く恐れはなくなる。
により、パッド電極部は多層構造となり、ウェーハ・プ
ロセス終了後のプローブ・テストにおいて、プローブ針
がパッド電極を突き破ってしまうことが容易に防止され
る。また、パッド電極のみの1層構造の場合、その表面
が凹凸形状になると、パッド電極の厚さが局所的に薄膜
化する部分が生じ、特性不良や信頼性劣化の原因となる
恐れがあるが、下層膜のパッド電極との界面がパッド電
極表面の凹凸形状に対応する凹凸形状となっていれば、
パッド電極は常に略一定の厚さを確保することになり、
特性不良や信頼性劣化を招く恐れはなくなる。
【0013】また、請求項3に係る半導体装置の製造方
法は、所定の素子が形成された半導体基板表面のパッド
電極形成予定領域に、下層膜を形成する第1の工程と、
この下層膜を加工して、表面に凹凸形状を形成する第2
の工程と、この下層膜上に、金属膜を堆積して、表面が
下層膜表面の凹凸形状に対応する凹凸形状となっている
金属膜からなるパッド電極を形成する第3の工程と、を
有することを特徴とする。
法は、所定の素子が形成された半導体基板表面のパッド
電極形成予定領域に、下層膜を形成する第1の工程と、
この下層膜を加工して、表面に凹凸形状を形成する第2
の工程と、この下層膜上に、金属膜を堆積して、表面が
下層膜表面の凹凸形状に対応する凹凸形状となっている
金属膜からなるパッド電極を形成する第3の工程と、を
有することを特徴とする。
【0014】このように請求項3に係る半導体装置の製
造方法においては、下層膜表面を加工して凹凸形状を形
成した後、この下層膜上に金属膜を堆積し、表面が下層
膜表面の凹凸形状に対応する凹凸形状となっている金属
膜からなるパッド電極を形成することにより、パッド電
極表面が凹凸形状となると共に、パッド電極の厚さが常
に略一定になり、更にパッド電極の下に下層膜が存在す
る多層構造となるパッド電極部が容易に実現される。即
ち、上記請求項2に係る半導体装置が容易に実現され
る。このため、たとえワイヤボンディング時の加熱温度
が従来よりも低温に設定されても、必要十分な接合強度
が実現され、ボンディング不良が防止される。
造方法においては、下層膜表面を加工して凹凸形状を形
成した後、この下層膜上に金属膜を堆積し、表面が下層
膜表面の凹凸形状に対応する凹凸形状となっている金属
膜からなるパッド電極を形成することにより、パッド電
極表面が凹凸形状となると共に、パッド電極の厚さが常
に略一定になり、更にパッド電極の下に下層膜が存在す
る多層構造となるパッド電極部が容易に実現される。即
ち、上記請求項2に係る半導体装置が容易に実現され
る。このため、たとえワイヤボンディング時の加熱温度
が従来よりも低温に設定されても、必要十分な接合強度
が実現され、ボンディング不良が防止される。
【0015】なお、上記請求項3に係る半導体装置の製
造方法において、前記第2の工程、即ち下層膜を加工し
て表面に凹凸形状を形成する工程が、リソグラフィ技術
及びエッチング技術を用いて、下層膜表面を選択的にエ
ッチングして、凹凸形状を形成する工程であることが好
適である(請求項4)。この場合、当業者にとっては熟
知のリソグラフィ技術及びエッチング技術が用いられる
ため、下層膜表面の凹凸形状、延いてはこの下層膜表面
の凹凸形状に対応するパッド電極表面の凹凸形状が容易
に且つ高精度に形成される。
造方法において、前記第2の工程、即ち下層膜を加工し
て表面に凹凸形状を形成する工程が、リソグラフィ技術
及びエッチング技術を用いて、下層膜表面を選択的にエ
ッチングして、凹凸形状を形成する工程であることが好
適である(請求項4)。この場合、当業者にとっては熟
知のリソグラフィ技術及びエッチング技術が用いられる
ため、下層膜表面の凹凸形状、延いてはこの下層膜表面
の凹凸形状に対応するパッド電極表面の凹凸形状が容易
に且つ高精度に形成される。
【0016】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図1(a)は本発明の一
実施の形態に係るカラー用の固体撮像装置のワイヤボン
ディングがなされたパッド電極部を示す概略断面図であ
り、図1(b)はその部分拡大図である。また、図2〜図
7はそれぞれ図1のカラー用の固体撮像装置の製造方法
を説明するための工程図であって、図2〜図5はそれぞ
れ図1(b)に対応する概略断面図、図6(a)は図1(a)
に対応する概略断面図、図6(b)は図6(a)の概略平
面図、図7(a)、 (b)はそれぞれ図1(a) 、 (b)に
対応する概略断面図である。
本発明の実施の形態を説明する。図1(a)は本発明の一
実施の形態に係るカラー用の固体撮像装置のワイヤボン
ディングがなされたパッド電極部を示す概略断面図であ
り、図1(b)はその部分拡大図である。また、図2〜図
7はそれぞれ図1のカラー用の固体撮像装置の製造方法
を説明するための工程図であって、図2〜図5はそれぞ
れ図1(b)に対応する概略断面図、図6(a)は図1(a)
に対応する概略断面図、図6(b)は図6(a)の概略平
面図、図7(a)、 (b)はそれぞれ図1(a) 、 (b)に
対応する概略断面図である。
【0017】図1(a)及びそのA部を拡大した図1
(b)に示されるように、本実施の形態に係るカラー用
の固体撮像装置のパッド電極部においては、所定の素子
が形成された半導体基板10上に、絶縁膜12を介し
て、第1のポリシリコン層14が堆積されている。ま
た、この第1のポリシリコン層14上には、熱酸化薄膜
16を介して、マトリクス状に配置された例えば厚さ
0.5〜1.0μmの凸形状のポリシリコン層18aが
形成されている。この凸形状のポリシリコン層18a
は、BPSG薄膜20によって被覆されている。
(b)に示されるように、本実施の形態に係るカラー用
の固体撮像装置のパッド電極部においては、所定の素子
が形成された半導体基板10上に、絶縁膜12を介し
て、第1のポリシリコン層14が堆積されている。ま
た、この第1のポリシリコン層14上には、熱酸化薄膜
16を介して、マトリクス状に配置された例えば厚さ
0.5〜1.0μmの凸形状のポリシリコン層18aが
形成されている。この凸形状のポリシリコン層18a
は、BPSG薄膜20によって被覆されている。
【0018】即ち、パッド電極部における第1のポリシ
リコン層14、熱酸化薄膜16、凸形状のポリシリコン
層18a、及びBPSG薄膜20がAlパッド電極22
の下地層をなしている。そして、この下地層の表面は、
0.5〜1.0μmの段差をもつ凹凸形状となってい
る。
リコン層14、熱酸化薄膜16、凸形状のポリシリコン
層18a、及びBPSG薄膜20がAlパッド電極22
の下地層をなしている。そして、この下地層の表面は、
0.5〜1.0μmの段差をもつ凹凸形状となってい
る。
【0019】また、この表面が凹凸形状となっている下
地層上、即ちBPSG薄膜20上には、Alパッド電極
22が形成されている。そして、このAlパッド電極2
2表面も、第1のポリシリコン層14や凸形状のポリシ
リコン層18a等からなる下地層表面の凹凸形状に対応
して、段差0.5〜1.0μmの凹凸形状となってい
る。
地層上、即ちBPSG薄膜20上には、Alパッド電極
22が形成されている。そして、このAlパッド電極2
2表面も、第1のポリシリコン層14や凸形状のポリシ
リコン層18a等からなる下地層表面の凹凸形状に対応
して、段差0.5〜1.0μmの凹凸形状となってい
る。
【0020】また、カラー用の固体撮像素子の全面は絶
縁膜24によって被覆されているものの、この絶縁膜2
4に開口された開口部により、パッド電極部におけるA
lパッド電極22表面は露出している。なお、このAl
パッド電極22表面を露出させている開口部は、例えば
1辺が100μmの正方形をなしている。
縁膜24によって被覆されているものの、この絶縁膜2
4に開口された開口部により、パッド電極部におけるA
lパッド電極22表面は露出している。なお、このAl
パッド電極22表面を露出させている開口部は、例えば
1辺が100μmの正方形をなしている。
【0021】そして、この絶縁膜24の開口部に露出し
たAlパッド電極22の凹凸形状をなしている表面に、
例えばAuワイヤ26がボンディングされている。この
ために、Alパッド電極22とAuワイヤ26とが接合
している界面は、段差0.5〜1.0μmの凹凸形状が
互いに嵌合した状態となっている。なお、Alパッド電
極22表面と接合しているAuワイヤ26のボール部分
は、その高さが例えば32μmであり、その径が例えば
80μmである。
たAlパッド電極22の凹凸形状をなしている表面に、
例えばAuワイヤ26がボンディングされている。この
ために、Alパッド電極22とAuワイヤ26とが接合
している界面は、段差0.5〜1.0μmの凹凸形状が
互いに嵌合した状態となっている。なお、Alパッド電
極22表面と接合しているAuワイヤ26のボール部分
は、その高さが例えば32μmであり、その径が例えば
80μmである。
【0022】次に、図1に示すカラー用のCCD固体撮
像素子の製造方法を、図2〜図7を用いて説明する。こ
こで、先ず、図2に示されるように、カラー用のCCD
固体撮像素子のパッド電極部において、既に所定の素子
が形成された半導体基板10上に、絶縁膜12を介し
て、例えばCVD(Chemical Vapor Deposition)法に
より第1のポリシリコン層14を堆積した後、例えば熱
酸化を行ってその表面に熱酸化薄膜16を形成する。ま
た、その熱酸化薄膜16上に、例えばCVD法により第
2のポリシリコン層18を堆積する。なお、このときの
第2のポリシリコン層18の厚さは例えば0.5〜1.
0μmとする。
像素子の製造方法を、図2〜図7を用いて説明する。こ
こで、先ず、図2に示されるように、カラー用のCCD
固体撮像素子のパッド電極部において、既に所定の素子
が形成された半導体基板10上に、絶縁膜12を介し
て、例えばCVD(Chemical Vapor Deposition)法に
より第1のポリシリコン層14を堆積した後、例えば熱
酸化を行ってその表面に熱酸化薄膜16を形成する。ま
た、その熱酸化薄膜16上に、例えばCVD法により第
2のポリシリコン層18を堆積する。なお、このときの
第2のポリシリコン層18の厚さは例えば0.5〜1.
0μmとする。
【0023】次いで、図3に示されるように、リソグラ
フィ技術及びエッチング技術を用いて、第2のポリシリ
コン層18を選択的にエッチングして、マトリクス状に
配置された厚さ0.5〜1.0μmの凸形状のポリシリ
コン層18aを形成する。
フィ技術及びエッチング技術を用いて、第2のポリシリ
コン層18を選択的にエッチングして、マトリクス状に
配置された厚さ0.5〜1.0μmの凸形状のポリシリ
コン層18aを形成する。
【0024】次いで、図4に示されるように、例えばC
VD法を用いて、基体全面にBPSG薄膜20を堆積
し、マトリクス状に配置された凸形状のポリシリコン層
18aを被覆する。こうして、パッド電極部において、
第1のポリシリコン層14、熱酸化薄膜16、凸形状の
ポリシリコン層18a、及びBPSG薄膜20からなる
下地層を形成する。そして、この下地層の表面形状は、
0.5〜1.0μmの段差をもつ凹凸形状となってい
る。
VD法を用いて、基体全面にBPSG薄膜20を堆積
し、マトリクス状に配置された凸形状のポリシリコン層
18aを被覆する。こうして、パッド電極部において、
第1のポリシリコン層14、熱酸化薄膜16、凸形状の
ポリシリコン層18a、及びBPSG薄膜20からなる
下地層を形成する。そして、この下地層の表面形状は、
0.5〜1.0μmの段差をもつ凹凸形状となってい
る。
【0025】なお、このとき、第1のポリシリコン層1
4、熱酸化薄膜16、及び第2のポリシリコン層18の
形成、第2のポリシリコン層18の選択的なエッチン
グ、並びにBPSG薄膜20の形成、即ちパッド電極部
における下地層の形成プロセスは、カラー用のCCD固
体撮像素子を作製する際の他のプロセス、例えば配線層
を形成する等のプロセスと同時的に行うことが可能であ
る。
4、熱酸化薄膜16、及び第2のポリシリコン層18の
形成、第2のポリシリコン層18の選択的なエッチン
グ、並びにBPSG薄膜20の形成、即ちパッド電極部
における下地層の形成プロセスは、カラー用のCCD固
体撮像素子を作製する際の他のプロセス、例えば配線層
を形成する等のプロセスと同時的に行うことが可能であ
る。
【0026】次いで、図5に示されるように、基体全面
にAl膜を堆積した後、リソグラフィ技術及びエッチン
グ技術を用いて所定の形状にパターニングし、Alパッ
ド電極22を形成する。なお、このとき、Alパッド電
極22表面は、第1のポリシリコン層14や凸形状のポ
リシリコン層18a等からなる下地層表面の凹凸形状に
対応して、段差0.5〜1.0μmの凹凸形状となる。
にAl膜を堆積した後、リソグラフィ技術及びエッチン
グ技術を用いて所定の形状にパターニングし、Alパッ
ド電極22を形成する。なお、このとき、Alパッド電
極22表面は、第1のポリシリコン層14や凸形状のポ
リシリコン層18a等からなる下地層表面の凹凸形状に
対応して、段差0.5〜1.0μmの凹凸形状となる。
【0027】次いで、図6(a)、(b)に示されるよ
うに、基体全面に絶縁膜24を堆積した後、リソグラフ
ィ技術及びエッチング技術を用いて選択的なエッチング
を行い、Alパッド電極22表面を露出させる開口部を
形成する。
うに、基体全面に絶縁膜24を堆積した後、リソグラフ
ィ技術及びエッチング技術を用いて選択的なエッチング
を行い、Alパッド電極22表面を露出させる開口部を
形成する。
【0028】次いで、図7(a)及びそのA部を拡大し
た図7(b)に示されるように、ワイヤボンディングを
行い、絶縁膜24の開口部に露出したAlパッド電極2
2の凹凸形状をなしている表面にAuワイヤ26を熱圧
着する。従って、Alパッド電極22とAuワイヤ26
とが接合している界面は、段差0.5〜1.0μmの凹
凸形状が互いに嵌合した状態となる。
た図7(b)に示されるように、ワイヤボンディングを
行い、絶縁膜24の開口部に露出したAlパッド電極2
2の凹凸形状をなしている表面にAuワイヤ26を熱圧
着する。従って、Alパッド電極22とAuワイヤ26
とが接合している界面は、段差0.5〜1.0μmの凹
凸形状が互いに嵌合した状態となる。
【0029】なお、このワイヤボンディングの際の加熱
温度は、カラー用の固体撮像素子のカラーフィルタへの
影響等を考慮して、通常のICの場合の300℃前後よ
り大幅に低い温度、例えば160〜200℃とする。こ
のようにして、カラー用のCCD固体撮像素子のパッド
電極部の形成とそのパッド電極部へのワイヤボンディン
グを行う。
温度は、カラー用の固体撮像素子のカラーフィルタへの
影響等を考慮して、通常のICの場合の300℃前後よ
り大幅に低い温度、例えば160〜200℃とする。こ
のようにして、カラー用のCCD固体撮像素子のパッド
電極部の形成とそのパッド電極部へのワイヤボンディン
グを行う。
【0030】以上のように本実施の形態によれば、カラ
ー用のCCD固体撮像素子のパッド電極部において、A
lパッド電極22表面がマトリクス状に配置された0.
5〜1.0μmの段差をもつ凹凸形状となっており、こ
の下地層表面の凹凸形状に対応してこの下地層上に形成
されているも凹凸形状となっており、このAlパッド電
極22表面にAuワイヤ26がボンディングされている
ことにより、Alパッド電極22とAuワイヤ26との
接触面積が増大し、両者の密着性が向上するため、カラ
ーフィルタへの影響を考慮して、ボンディング時の加熱
温度を通常のICの場合の300℃前後から例えば16
0〜200℃にまで大幅に下げても、必要十分な接合強
度を実現して、良好なワイヤボンディング特性を得るこ
とができる。
ー用のCCD固体撮像素子のパッド電極部において、A
lパッド電極22表面がマトリクス状に配置された0.
5〜1.0μmの段差をもつ凹凸形状となっており、こ
の下地層表面の凹凸形状に対応してこの下地層上に形成
されているも凹凸形状となっており、このAlパッド電
極22表面にAuワイヤ26がボンディングされている
ことにより、Alパッド電極22とAuワイヤ26との
接触面積が増大し、両者の密着性が向上するため、カラ
ーフィルタへの影響を考慮して、ボンディング時の加熱
温度を通常のICの場合の300℃前後から例えば16
0〜200℃にまで大幅に下げても、必要十分な接合強
度を実現して、良好なワイヤボンディング特性を得るこ
とができる。
【0031】また、このとき、Alパッド電極22は、
その表面の凹凸形状にも拘らず、常に略一定の厚さを確
保しているため、Alパッド電極22の局部的な薄膜化
による特性不良や信頼性の劣化を招くこともない。更
に、Alパッド電極22の下に第1のポリシリコン層1
4等からなる下層膜が存在している多層構造となってい
るため、ウェーハ・プロセス終了後のプローブ・テスト
において、プローブ針がパッド電極を突き破ってしまう
ことを容易に防止することができる。
その表面の凹凸形状にも拘らず、常に略一定の厚さを確
保しているため、Alパッド電極22の局部的な薄膜化
による特性不良や信頼性の劣化を招くこともない。更
に、Alパッド電極22の下に第1のポリシリコン層1
4等からなる下層膜が存在している多層構造となってい
るため、ウェーハ・プロセス終了後のプローブ・テスト
において、プローブ針がパッド電極を突き破ってしまう
ことを容易に防止することができる。
【0032】また、このようなカラー用のCCD固体撮
像素子のパッド電極部の形成方法として、半導体基板1
0上に絶縁膜12を介して第1のポリシリコン層14を
堆積し、この第1のポリシリコン層14上に熱酸化薄膜
16を介して第2のポリシリコン層18を堆積し、この
第2のポリシリコン層18をリソグラフィ技術及びエッ
チング技術を用いて選択的にエッチングして、マトリク
ス状に配置された凸形状のポリシリコン層18aを形成
し、更に、この凸形状のポリシリコン層18aを被覆す
るBPSG薄膜20を堆積して、表面が0.5〜1.0
μmの段差をもつ凹凸形状となっている下地層を形成し
た後、この下地層上にAl膜を堆積してAlパッド電極
22を形成する方法を採っていることにより、当業者に
とっては熟知の技術のみを使用して、表面が凹凸形状と
なっているAlパッド電極22を容易に且つ高精度に形
成すると共に、その下方に第1のポリシリコン層14や
凸形状のポリシリコン層18a等からなる下層膜が存在
する多層構造を容易に形成することができる。
像素子のパッド電極部の形成方法として、半導体基板1
0上に絶縁膜12を介して第1のポリシリコン層14を
堆積し、この第1のポリシリコン層14上に熱酸化薄膜
16を介して第2のポリシリコン層18を堆積し、この
第2のポリシリコン層18をリソグラフィ技術及びエッ
チング技術を用いて選択的にエッチングして、マトリク
ス状に配置された凸形状のポリシリコン層18aを形成
し、更に、この凸形状のポリシリコン層18aを被覆す
るBPSG薄膜20を堆積して、表面が0.5〜1.0
μmの段差をもつ凹凸形状となっている下地層を形成し
た後、この下地層上にAl膜を堆積してAlパッド電極
22を形成する方法を採っていることにより、当業者に
とっては熟知の技術のみを使用して、表面が凹凸形状と
なっているAlパッド電極22を容易に且つ高精度に形
成すると共に、その下方に第1のポリシリコン層14や
凸形状のポリシリコン層18a等からなる下層膜が存在
する多層構造を容易に形成することができる。
【0033】また、このとき、第1のポリシリコン層1
4や凸形状のポリシリコン層18a等からなる下層膜の
形成プロセスは、カラー用の固体撮像素子を作製する際
の他のプロセス、例えば配線層を形成する等のプロセス
と同時的に行うことが可能であるため、新たな工程の増
加を招くこともない。
4や凸形状のポリシリコン層18a等からなる下層膜の
形成プロセスは、カラー用の固体撮像素子を作製する際
の他のプロセス、例えば配線層を形成する等のプロセス
と同時的に行うことが可能であるため、新たな工程の増
加を招くこともない。
【0034】なお、上記実施の形態においては、カラー
用のCCD固体撮像素子のパッド電極部の構造及びその
形成方法について述べているが、カラー用のCCD固体
撮像素子に限定する必要はなく、ワイヤボンディング時
の加熱温度の低温化が望ましい全ての半導体装置に本発
明は適用される。
用のCCD固体撮像素子のパッド電極部の構造及びその
形成方法について述べているが、カラー用のCCD固体
撮像素子に限定する必要はなく、ワイヤボンディング時
の加熱温度の低温化が望ましい全ての半導体装置に本発
明は適用される。
【0035】また、パッド電極は、Alパッド電極22
に限らず、Al−Cu(銅)パッド電極やCuパッド電
極等、他の材料を用いた電極でもよい。また、下地層の
主要構造として、第1のポリシリコン層14及び凸形状
のポリシリコン層18aからなる2層構造を採用してい
るが、凸形状のポリシリコン層18aのみからなる1層
構造を採用してもよい。更に、下地層の主要層として、
ポリシリコン層の替わりに、タングステン層や絶縁層を
用いることも可能である。
に限らず、Al−Cu(銅)パッド電極やCuパッド電
極等、他の材料を用いた電極でもよい。また、下地層の
主要構造として、第1のポリシリコン層14及び凸形状
のポリシリコン層18aからなる2層構造を採用してい
るが、凸形状のポリシリコン層18aのみからなる1層
構造を採用してもよい。更に、下地層の主要層として、
ポリシリコン層の替わりに、タングステン層や絶縁層を
用いることも可能である。
【0036】
【発明の効果】以上詳細に説明した通り、本発明に係る
半導体装置の製造方法によれば、次のような効果を奏す
ることができる。即ち、請求項1に係る半導体装置によ
れば、パッド電極表面が凹凸形状となっていることによ
り、パッド電極表面と接続ワイヤとの接触面積を増大さ
せ、両者の密着性を向上することが可能になるため、た
とえワイヤボンディング時の加熱温度を従来よりも低く
設定しても、必要十分な接合強度を実現して、ワイヤボ
ンディング不良を防止することができる。従って、ワイ
ヤボンディング時の加熱温度を通常の半導体装置を作製
する場合よりも低温に設定することが要求される場合で
あっても、良好なワイヤボンディング特性を得ることが
できる。
半導体装置の製造方法によれば、次のような効果を奏す
ることができる。即ち、請求項1に係る半導体装置によ
れば、パッド電極表面が凹凸形状となっていることによ
り、パッド電極表面と接続ワイヤとの接触面積を増大さ
せ、両者の密着性を向上することが可能になるため、た
とえワイヤボンディング時の加熱温度を従来よりも低く
設定しても、必要十分な接合強度を実現して、ワイヤボ
ンディング不良を防止することができる。従って、ワイ
ヤボンディング時の加熱温度を通常の半導体装置を作製
する場合よりも低温に設定することが要求される場合で
あっても、良好なワイヤボンディング特性を得ることが
できる。
【0037】また、請求項2に係る半導体装置によれ
ば、パッド電極の下に下層膜が設けられており、この下
層膜のパッド電極との界面が、パッド電極表面の凹凸形
状に対応する凹凸形状となっていることにより、パッド
電極部が多層構造となるため、ウェーハ・プロセス終了
後のプローブ・テストにおいて、プローブ針がパッド電
極を突き破ってしまうことを容易に防止することができ
る。また、パッド電極の表面が凹凸形状となっても、局
所的な薄膜化を招くことなく、常に略一定の厚さを確保
することが可能なため、局所的な薄膜化に起因する特性
不良や信頼性の劣化を防止することができる。
ば、パッド電極の下に下層膜が設けられており、この下
層膜のパッド電極との界面が、パッド電極表面の凹凸形
状に対応する凹凸形状となっていることにより、パッド
電極部が多層構造となるため、ウェーハ・プロセス終了
後のプローブ・テストにおいて、プローブ針がパッド電
極を突き破ってしまうことを容易に防止することができ
る。また、パッド電極の表面が凹凸形状となっても、局
所的な薄膜化を招くことなく、常に略一定の厚さを確保
することが可能なため、局所的な薄膜化に起因する特性
不良や信頼性の劣化を防止することができる。
【0038】また、請求項3に係る半導体装置の製造方
法によれば、下層膜を加工して表面に凹凸形状を形成し
た後、この下層膜上に金属膜を堆積し、表面が下層膜表
面の凹凸形状に対応する凹凸形状となっている金属膜か
らなるパッド電極を形成することにより、パッド電極表
面が凹凸形状になると共に、そのパッド電極の厚さが常
に略一定になり、更にパッド電極の下に下層膜が存在す
る多層構造となるパッド電極部を容易に実現することが
できる。従って、パッド電極表面に接続ワイヤをボンデ
ィングする場合に、パッド電極表面と接続ワイヤとの接
触面積を増大させ、両者の密着性を向上することが可能
になるため、たとえワイヤボンディング時の加熱温度を
従来よりも低く設定しても、必要十分な接合強度を実現
して、ワイヤボンディング不良を防止することが可能に
なり、ワイヤボンディング時の加熱温度を通常の半導体
装置の場合よりも低温に設定することが要求されても、
良好なワイヤボンディング特性を得ることができる。
法によれば、下層膜を加工して表面に凹凸形状を形成し
た後、この下層膜上に金属膜を堆積し、表面が下層膜表
面の凹凸形状に対応する凹凸形状となっている金属膜か
らなるパッド電極を形成することにより、パッド電極表
面が凹凸形状になると共に、そのパッド電極の厚さが常
に略一定になり、更にパッド電極の下に下層膜が存在す
る多層構造となるパッド電極部を容易に実現することが
できる。従って、パッド電極表面に接続ワイヤをボンデ
ィングする場合に、パッド電極表面と接続ワイヤとの接
触面積を増大させ、両者の密着性を向上することが可能
になるため、たとえワイヤボンディング時の加熱温度を
従来よりも低く設定しても、必要十分な接合強度を実現
して、ワイヤボンディング不良を防止することが可能に
なり、ワイヤボンディング時の加熱温度を通常の半導体
装置の場合よりも低温に設定することが要求されても、
良好なワイヤボンディング特性を得ることができる。
【0039】また、請求項4に係る半導体装置の製造方
法によれば、下層膜表面を加工して凹凸形状を形成する
際に、リソグラフィ技術及びエッチング技術を用いて、
下層膜表面を選択的にエッチングして、凹凸形状を形成
することにより、当業者にとっては熟知の技術のみが用
いられるため、下層膜表面の凹凸形状、延いてはパッド
電極表面の凹凸形状を容易に且つ高精度に形成すること
ができる。
法によれば、下層膜表面を加工して凹凸形状を形成する
際に、リソグラフィ技術及びエッチング技術を用いて、
下層膜表面を選択的にエッチングして、凹凸形状を形成
することにより、当業者にとっては熟知の技術のみが用
いられるため、下層膜表面の凹凸形状、延いてはパッド
電極表面の凹凸形状を容易に且つ高精度に形成すること
ができる。
【図1】(a)は本発明の一実施の形態に係るカラー用の
固体撮像装置のワイヤボンディングがなされたパッド電
極部を示す概略断面図であり、 (b)はその部分拡大図
である。
固体撮像装置のワイヤボンディングがなされたパッド電
極部を示す概略断面図であり、 (b)はその部分拡大図
である。
【図2】図1の固体撮像装置の製造方法を説明するため
の工程図(その1)であって、図1(b)に対応する概略
断面図である。
の工程図(その1)であって、図1(b)に対応する概略
断面図である。
【図3】図1の固体撮像装置の製造方法を説明するため
の工程図(その2)であって、図1(b)に対応する概略
断面図である。
の工程図(その2)であって、図1(b)に対応する概略
断面図である。
【図4】図1の固体撮像装置の製造方法を説明するため
の工程図(その3)であって、図1(b)に対応する概略
断面図である。
の工程図(その3)であって、図1(b)に対応する概略
断面図である。
【図5】図1の固体撮像装置の製造方法を説明するため
の工程図(その4)であって、図1(b)に対応する概略
断面図である。
の工程図(その4)であって、図1(b)に対応する概略
断面図である。
【図6】図1の固体撮像装置の製造方法を説明するため
の工程図(その5)であって、(a)は図1(a) に対応
する概略断面図であり、 (b)は(a)の概略平面図であ
る。
の工程図(その5)であって、(a)は図1(a) に対応
する概略断面図であり、 (b)は(a)の概略平面図であ
る。
【図7】図1の固体撮像装置の製造方法を説明するため
の工程図(その6)であって、(a)、 (b)はそれぞれ
図1(a) 、 (b)に対応する概略断面図である。
の工程図(その6)であって、(a)、 (b)はそれぞれ
図1(a) 、 (b)に対応する概略断面図である。
【図8】(a)は従来の固体撮像装置のパッド電極部を示
す概略断面図であり、 (b)はその部分拡大図である。
す概略断面図であり、 (b)はその部分拡大図である。
【図9】図8の固体撮像装置のパッド電極部にワイヤボ
ンディングがなされた状態を示す概略断面図であり、
(b)はその部分拡大図である。
ンディングがなされた状態を示す概略断面図であり、
(b)はその部分拡大図である。
10……半導体基板、12……絶縁膜、14……第1の
ポリシリコン層、16……熱酸化薄膜、18……第2の
ポリシリコン層、18a……凸形状のポリシリコン層、
20……BPSG薄膜、22……Alパッド電極、24
……絶縁膜、26……Auワイヤ。
ポリシリコン層、16……熱酸化薄膜、18……第2の
ポリシリコン層、18a……凸形状のポリシリコン層、
20……BPSG薄膜、22……Alパッド電極、24
……絶縁膜、26……Auワイヤ。
フロントページの続き Fターム(参考) 4M118 AA10 AB01 EA18 GC07 HA30 5F033 HH04 HH08 HH09 HH11 HH19 MM15 MM26 PP06 QQ08 QQ09 QQ73 QQ76 RR15 SS11 TT02 VV07 XX12 XX17 5F044 EE01 EE06 EE13
Claims (4)
- 【請求項1】 接続ワイヤがボンディングされるパッド
電極を有する半導体装置であって、 前記パッド電極表面が、凹凸形状となっていることを特
徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記パッド電極の下に下層膜が設けられており、 前記下層膜の前記パッド電極との界面が、前記パッド電
極表面の凹凸形状に対応する凹凸形状となっていること
を特徴とする半導体装置。 - 【請求項3】 所定の素子が形成された半導体基板表面
のパッド電極形成予定領域に、下層膜を形成する第1の
工程と、 前記下層膜を加工して、表面に凹凸形状を形成する第2
の工程と、 前記下層膜上に、金属膜を堆積して、表面が前記下層膜
表面の凹凸形状に対応する凹凸形状となっている前記金
属膜からなるパッド電極を形成する第3の工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 前記第2の工程が、リソグラフィ技術及びエッチング技
術を用いて、前記下層膜表面を選択的にエッチングし
て、凹凸形状を形成する工程であることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000360812A JP2002164381A (ja) | 2000-11-28 | 2000-11-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000360812A JP2002164381A (ja) | 2000-11-28 | 2000-11-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002164381A true JP2002164381A (ja) | 2002-06-07 |
Family
ID=18832347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000360812A Pending JP2002164381A (ja) | 2000-11-28 | 2000-11-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002164381A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294798A (ja) * | 2005-04-08 | 2006-10-26 | Fuji Photo Film Co Ltd | 半導体装置およびその製造方法 |
JP2021150587A (ja) * | 2020-03-23 | 2021-09-27 | 三菱電機株式会社 | 半導体装置 |
CN114935858A (zh) * | 2022-05-26 | 2022-08-23 | Tcl华星光电技术有限公司 | 液晶显示装置及其制造方法 |
WO2023106026A1 (ja) * | 2021-12-08 | 2023-06-15 | パナソニックIpマネジメント株式会社 | 撮像装置 |
-
2000
- 2000-11-28 JP JP2000360812A patent/JP2002164381A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294798A (ja) * | 2005-04-08 | 2006-10-26 | Fuji Photo Film Co Ltd | 半導体装置およびその製造方法 |
JP2021150587A (ja) * | 2020-03-23 | 2021-09-27 | 三菱電機株式会社 | 半導体装置 |
JP7367580B2 (ja) | 2020-03-23 | 2023-10-24 | 三菱電機株式会社 | 半導体装置 |
WO2023106026A1 (ja) * | 2021-12-08 | 2023-06-15 | パナソニックIpマネジメント株式会社 | 撮像装置 |
CN114935858A (zh) * | 2022-05-26 | 2022-08-23 | Tcl华星光电技术有限公司 | 液晶显示装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6538326B2 (en) | Semiconductor device and manufacturing method thereof | |
US5707894A (en) | Bonding pad structure and method thereof | |
JP4136053B2 (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
JP2916326B2 (ja) | 半導体装置のパッド構造 | |
TW200924094A (en) | Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor | |
JP2002319587A (ja) | 半導体装置 | |
JPH06105726B2 (ja) | 半導体集積回路装置 | |
US20030151149A1 (en) | Semiconductor device | |
JP2964999B2 (ja) | 半導体装置及びその製造方法 | |
JPH0338043A (ja) | 半導体集積回路装置 | |
JP2002164381A (ja) | 半導体装置及びその製造方法 | |
JP2002222811A (ja) | 半導体装置およびその製造方法 | |
JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
JP3603673B2 (ja) | ボンディングパッド構造の製法 | |
JPH07161722A (ja) | 半導体装置のパッド構造 | |
KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
JPH0629296A (ja) | バンプパッドを備える半導体装置 | |
JPH04348047A (ja) | 半導体集積回路電極 | |
JP2004221098A (ja) | 半導体装置およびその製造方法 | |
JP4740536B2 (ja) | 半導体装置およびその製造方法 | |
JP2001118957A (ja) | 半導体装置 | |
JP2937927B2 (ja) | 半導体装置 | |
JP4702827B2 (ja) | 半導体装置およびその製造方法 |