JP3603673B2 - ボンディングパッド構造の製法 - Google Patents
ボンディングパッド構造の製法 Download PDFInfo
- Publication number
- JP3603673B2 JP3603673B2 JP16744599A JP16744599A JP3603673B2 JP 3603673 B2 JP3603673 B2 JP 3603673B2 JP 16744599 A JP16744599 A JP 16744599A JP 16744599 A JP16744599 A JP 16744599A JP 3603673 B2 JP3603673 B2 JP 3603673B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode layer
- pad electrode
- bonding
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、集積回路装置等に用いるに好適なボンディングパッド構造の製法に関し、特に絶縁膜のボンディング下地となる領域に複数の凹部を設けると共にこれらの凹部を覆って上面が凹凸状をなすようにパッド電極層を形成したことにより電気的測定時のプローブダメージの軽減とボンディング強度の向上とを図ったものである。
【０００２】
【従来の技術】
従来、ＭＯＳ型ＩＣ等のボンディングパッド構造としては、図１３，１４に示すものが知られている。図１４は、図１３のＸ−Ｘ’線に沿う断面を示す。
【０００３】
シリコン等の半導体基板１の表面には、シリコンオキサイド等のフィールド絶縁膜２が形成され、絶縁膜２の上には、ポリシリコン等のゲート電極層（図示せず）を覆って層間絶縁膜３が形成される。
【０００４】
絶縁膜３においてボンディング下地となる領域には、１層目の金属配線形成工程を流用してＡｌ系金属（Ａｌ又はＡｌ合金）からなるパッド電極層４が形成される。絶縁膜３の上には、電極層４を覆ってシリコンナイトライド等の絶縁性保護膜５が形成され、保護膜５には、電極層４の被ボンディング部を露呈する接続孔５ａが形成される。
【０００５】
図１５は、従来の３層形式のボンディングパッド構造を示すもので、図１４と同様の部分には同様の符号を付して詳細な説明を省略する。図１３の（ ）内には、図１５中の対応する構成要素の符号を示してある。
【０００６】
絶縁膜３の上には、パッド電極層４を覆って層間絶縁膜６Ａが形成され、絶縁膜６Ａには、電極層４の中央部を露呈する接続孔６ａが形成される。絶縁膜６Ａの上には、２層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層７が接続孔６ａ内で電極層４に接触するように形成される。
【０００７】
絶縁膜６Ａの上には、電極層７を覆って層間絶縁膜６Ｂが形成され、絶縁膜６Ｂには、電極層７の中央部を露呈する接続孔６ｂが形成される。絶縁膜６Ｂの上には、３層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層８が接続孔６ｂ内で電極層７に接触するように形成される。絶縁膜６Ｂの上には、電極層８を覆ってシリコンナイトライド等の絶縁性保護膜９が形成され、保護膜９には、電極層８の被ボンディング部を露呈する接続孔９ａが形成される。
【０００８】
図１４又は図１５に示したボンディングパッド構造において、方形状の接続孔５ａ又は９ａの一辺の長さＬ（図１３）は、８０μｍ程度である。
【０００９】
【発明が解決しようとする課題】
図１４に示したボンディングパッド構造によると、ウエーハ状態でパッド電極層４にプローブＰＢを当てて電気的測定を行なう際にプローブＰＢで電極層４の表面をスクラッチすることによって電極層４の表面にスクラッチ溝４ａが生ずることがあった。また、図１５のボンディングパッド構造においても、ウエーハ状態での電気的測定に際してプローブＰＢによりパッド電極層８にスクラッチ溝８ａが生ずることがあった。このようにパッド電極層にスクラッチ溝が形成されると、パッド電極層は、スクラッチ溝の下で厚さがほぼ半減する。なお、プローブＰＢの先端部の直径Ｒ（図１４）は、２０〜５０μｍ程度である。
【００１０】
スクラッチ溝４ａ（又は８ａ）を有するパッド電極層４（又は８）に対して、図１３，１５に示すようにＡｕ（金）線等のワイヤをボンディングすると、スクラッチ溝４ａ（又は８ａ）で電極層４（又は８）の厚さが不足するため、ボンド部ＢＤの接着強度（ボンディング強度）が低下することが判明した。
【００１１】
図１５の構成では、電極層８の下に電極層７，４が存在するので、厚さ不足の問題が生じないと考えられやすい。しかし、最近の配線構造では、各レベルの配線層の表面にＴｉＮ等の反射防止膜を形成するので、例えば電極層７の表面に反射防止膜が存在することになる。一般に、反射防止膜はボンディング性能が良好でないので、電極層８に対するワイヤボンディングは、電極層４に対するワイヤボンディングと同様に実質的に１層に対するワイヤボンディングとなり、スクラッチ溝８ａによる厚さ不足の問題を免れない。
【００１２】
この発明の目的は、電気的測定時のプローブダメージを軽減すると共にボンディング強度を向上させることができる新規なボンディングパッド構造の製法を提供することにある。
【００１３】
【課題を解決するための手段】
この発明に係るボンディングパッド構造の第１の製法は、
基板を覆って絶縁膜を形成する工程と、
前記絶縁膜においてボンディング下地となる領域に複数の凹部を形成する工程と、
前記絶縁膜の上に前記複数の凹部を覆って上面が凹凸状をなすようにパッド電極層を形成する工程と
を含むボンディングパッド構造の製法であって、
前記絶縁膜に前記複数の凹部を形成する工程では、レジスト層をマスクとする異方性エッチングにより前記複数の凹部を形成した後該レジスト層を除去した状態で等方性エッチングを行なうことにより前記複数の凹部に基づく凹凸段差をなだらかにすることを特徴とするものである。
【００１４】
第１の製法に係るボンディングパッド構造によれば、パッド電極層にプローブを当てて電気的測定を行なう際に、プローブにかかる接触圧は、すべてパッド電極層で受けるのではなく、凹部の底面等にも分散させられるので、スクラッチ溝は生じても浅いものとなり、プローブダメージが軽減される。また、スクラッチ溝が生じても、凹部内のパッド電極材が導電路を提供するので、配線抵抗の増大を回避することができる。さらに、パッド電極層にワイヤ又は半田バンプ等をボンディングする際には、パッド電極層の表面にスクラッチ溝が生じていても、凹部内にパッド電極材が確保されているため、パッド電極層の厚さが不足することがなく、しかもスクラッチ溝以外の部分ではパッド電極層の上面が凹凸状をなしているため、ワイヤ又は半田バンプ等のボンド部に対して十分な接着面積が与えられる。従って、ボンディング強度の向上が可能となる。
【００１５】
この発明に係るボンディングパッド構造の第２の製法は、
基板を覆って絶縁膜を形成する工程と、
前記絶縁膜においてボンディング下地となる領域に、第 1 のパッド電極層に重ねて第１の層間絶縁膜を形成し、該第１の層間絶縁膜に重ねて第２のパッド電極層を形成しというようにして交互に重ねて第１〜第ｎ（ｎは２以上の整数）のパッド電極層及び第（ｎ−１）までの層間絶縁膜を形成する工程とを含み、
前記第１〜第ｎのパッド電極層及び第（ｎ−１）までの層間絶縁膜を形成する工程では、前記第（ｎ−１）までの層間絶縁膜のいずれにも接続孔を形成してその上下のパッド電極層を該接続孔を介して相互接続すると共に前記第（ｎ−１）の層間絶縁膜には前記接続孔として複数の接続孔を形成した後、前記第ｎのパッド電極層を前記複数の接続孔を覆って上面が凹凸状をなすように形成するボンディングパッド構造の製法であって、
前記第（ｎ−１）の層間絶縁膜に前記複数の接続孔を形成する際には、レジスト層をマスクとする異方性エッチングにより前記複数の接続孔を形成した後該レジスト層を除去した状態で等方性エッチングを行なうことにより前記複数の接続孔に基づく凹凸段差をなだらかにすることを特徴とするものである。
【００１６】
第２の製法に係るボンディングパッド構造によれば、前述したと同様にして電気的測定時のプローブダメージが軽減される。また、ワイヤ又は半田バンプ等のボンディング時には、最上層（第ｎ）のパッド電極層の表面にスクラッチ溝が生じ且つ最上層のパッド電極層の直下のパッド電極層の表面にＴｉＮ等の反射防止膜が存在する場合であっても、接続孔内にパッド電極材が確保されているため、パッド電極の厚さが不足することがなく、しかもスクラッチ溝以外の部分ではパッド電極層の上面が凹凸状をなしているため、ワイヤ又は半田バンプ等のボンド部に対して十分な接着面積が与えられる。従ってボンディング強度の向上が可能となる。
【００１７】
上記した第１及び第２の製法によれば、レジスト層をマスクとする異方性エッチングにより凹部又は接続孔を形成した後レジスト層を除去した状態で等方性エッチングを行なうことにより凹部又は接続孔に基づく凹凸段差をなだらかにし、この後凹部又は接続孔を覆って上面が凹凸状をなすようにパッド電極層を形成するようにしたので、パッド電極層の上面を凹凸状にするのが容易となり、凹部又は接続孔の開口サイズを小さくしてより多くの凹部又は接続孔を形成することができる。従って、プローブダメージ軽減効果及びボンディング強度改善効果を一層向上させることができる。
【００１８】
【発明の実施の形態】
図１は、この発明の第１の実施形態に係る１層形式のボンディングパッド構造を示すもので、図２には、図１の構造の断面を示す。図１，２に示すボンディングパッド構造は、ＭＯＳ型ＩＣ等で用いることができる。
【００１９】
シリコン等の半導体基板１０の表面には、シリコンオキサイド等のフィールド絶縁膜１２が形成され、絶縁膜１２の上には、ポリシリコンなどのゲート電極層（図示せず）を覆ってＢＰＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁膜１４が形成される。
【００２０】
絶縁膜１４においてボンディング下地となる領域には、一例として４本の溝１４ａ〜１４ｄが互いに平行に離間して形成される。絶縁膜１４の上には、Ａｌ系金属からなるパッド電極層１６が溝１４ａ〜１４ｄを覆って上面が凹凸状をなすように形成される。１４ａ等の溝（凹部）は、縦横に交差するように形成してもよい。
【００２１】
絶縁膜１４の上には、シリコンナイトライド等の絶縁性保護膜１８が電極層１６を覆って形成され、保護膜１８には、電極層１６の被ボンディング部を露呈する接続孔１８ａが形成される。方形状の接続孔１８ａの一辺の長さは、８０μｍ程度にすることができる。接続孔１８ａの形状は、円形等であってもよい。
【００２２】
一例として、図２に示すように電極層１６の厚さをＡとすると、１４ａ等の溝の深さＢをＡ〜２Ａとし、１４ａ等の溝の幅Ｃを２Ａとし、１４ｂ，１４ｃ等の溝の間隔Ｄを４Ａとすることができる。通常、Ａは、０．５〜１．０μｍ程度である。１４ａ等の溝の幅Ｃは、２Ａ〜５Ａの範囲内で適宜選定することができる。一具体例としては、Ａ＝１μｍ、Ｂ＝０．６〜０．８μｍ、Ｃ＝１μｍ、Ｄ＝２μｍとすることができる。
【００２３】
図１，２のボンディングパッド構造によれば、パッド電極層１６に図１４のＰＢのようなプローブを当てて電気的測定を行なう際に、プローブにかかる接触圧は、すべて電極層１６で受けるのではなく、１４ａ等の溝の底面等にも分散させられる。従って、スクラッチ溝は生じても比較的浅いものとなり、プローブダメージが軽減される。また、スクラッチ溝が生じても、１４ａ等の溝内のパッド電極材が導電路を提供するので、配線抵抗の増大を回避することができる。
【００２４】
その上、パッド電極層１６にＡｕ線等のワイヤをボンディングする際には、電極層１６の表面にスクラッチ溝が生じていても１４ａ等の溝内にＡｌ系金属が確保されているため、電極層１６の厚さが不足することなく、しかもスクラッチ溝以外の部分では電極層１６の上面が凹凸状をなしているため、ワイヤのボンド部に対して十分な接着面積が与えられる。従って、ボンディング強度を向上させることができる。
【００２５】
次に、図３〜６を参照して図１，２のボンディングパッド構造の製法を説明する。
【００２６】
図３の工程では、半導体基板１０の表面を覆うフィールド絶縁膜１２の上に、ＣＶＤ（ケミカル・ベーパー・デポジション）法等によりＢＰＳＧからなる層間絶縁膜１４を形成する。そして、周知のホトリソグラフィ処理により絶縁膜１４の上に互いに離間した平行溝２０ａ〜２０ｄを有するレジスト層２０を形成する。このときのホトリソグラフィ処理は、図示しないＩＣ領域において接続孔を形成する際のホトリソグラフィ処理を流用することができる。
【００２７】
図４の工程では、レジスト層２０をマスクとするドライエッチング処理により平行溝２０ａ〜２０ｄに対応した溝１４ａ〜１４ｄを絶縁膜１４に形成する。このときのドライエッチング処理は、図示しないＩＣ領域において接続孔を形成するためのドライエッチング処理を流用することができる。なお、溝１４ａ〜１４ｄの底部には、破線１４Ｓで示すように絶縁膜１４を薄く残存させるようにしてもよい。
【００２８】
図５の工程では、スパッタ法等により絶縁膜１４の上に溝１４ａ〜１４ｄを覆ってＡｌ系金属層１６Ａを被着する。このとき、上面が凹凸状をなすようにＡｌ系金属層１６Ａを形成する。このときのＡｌ系金属被着処理は、図示しないＩＣ領域において１層目の金属配線を形成する際のＡｌ系金属被着処理を流用することができる。
【００２９】
図６の工程では、ホトリソグラフィ及び選択的ドライエッチング処理によりＡｌ系金属層１６Ａを所定のパッド電極パターンに従ってパターニングしてパッド電極層１６を形成する。このときのパターニング処理は、図示しないＩＣ領域において１層目の金属配線を形成するためのパターニング処理を流用することができる。
【００３０】
図７は、この発明の第２の実施形態に係る１層形式のボンディングパッド構造を示すもので、図２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３１】
図７のボンディングパッド構造の特徴は、絶縁膜１４に６本の溝１４ａ〜１４ｆを設けると共にこれらの溝に基づく凹凸段差をなだらかにし、溝１４ａ〜１４ｆを覆って上面が凹凸状をなすようにパッド電極層１６を形成したことである。
【００３２】
図８〜１０は、図７のものと同様のボンディングパッド構造の製法を示すもので、図３〜６と同様の部分には同様の符号を付してある。
【００３３】
図８の工程では、前述した図３の工程に続いてレジスト層２０をマスクとする異方性ドライエッチング処理により絶縁膜１４に溝１４ａ〜１４ｄを形成する。この場合、溝１４ａ〜１４ｄの底部に絶縁膜１４を薄く残す。
【００３４】
図９の工程では、レジスト層２０を除去した後等方性ドライエッチング処理を基板上面に施す。この結果、溝１４ａ〜１４ｄに基づく凹凸段差がなだらかになる。
【００３５】
図１０の工程では、図５，６について前述したと同様にして絶縁膜１４の上にＡｌ系金属からなるパッド電極層１６を溝１４ａ〜１４ｄを覆って上面が凹凸状をなすように形成する。なお、隣り合う溝の中心間の距離（ピッチ）Ｅは、図２に示した厚さＡを用いると、６Ａとすることができる。
【００３６】
図８〜１０の製法によれば、溝１４ａ〜１４ｄに基づく凹凸段差をなだらかにしてからパッド電極層１６を形成するので、電極層１６の上面を凹凸状にするのが容易となる。このため、図７に示すように溝の開口サイズを小さくしてより多くの溝１４ａ〜１４ｆを形成することができ、プローブダメージ軽減効果及びボンディング強度改善効果を一層向上させることができる。なお、図７の構造において、ピッチＦは、図２に示した厚さＡを用いると、４Ａとすることができる。
【００３７】
図１１は、この発明の第３の実施形態に係る１層形式のボンディングパッド構造を示すもので、図１と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３８】
図１１のボンディングパッド構造の特徴は、溝１４ａ〜１４ｄの代りに円形の孔Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４，Ｍ３１〜Ｍ３４，Ｍ４１〜Ｍ４４，Ｍ５１〜Ｍ５４をマトリクス状に絶縁膜１４に形成し、これらの孔を覆って上面が凹凸状をなすようにパッド電極層１６を形成したことである。Ｍ１１等の孔（凹部）の形状は、円形に限らず、方形等であってもよい。図１１の構造によれば、図１のものと同様にプローブダメージ軽減効果及びボンディング強度改善効果が得られる。
【００３９】
図１２は、この発明の第４の実施形態に係る３層形式のボンディングパッド構造を示すもので、図１と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４０】
絶縁膜１４の上には、１層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層３０が形成される。また、絶縁膜１４の上には、電極層３０を覆って層間絶縁膜３２が形成され、絶縁膜３２には、電極層３０の中央部を露呈する接続孔３２ａが形成される。
【００４１】
絶縁膜３２の上には、２層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層３４が接続孔３２ａ内で電極層３０に接触するように形成される。また、絶縁膜３２の上には、電極層３４を覆って層間絶縁膜３６が形成され、絶縁膜３６には、図示しないＩＣ領域における２層目配線に対する接続孔形成工程を流用して接続孔３６ａ〜３６ｅが形成される。３６ａ等の接続孔は、図１に示したように平行に離間した溝として形成したり、縦横に交差する溝として形成したり、図１１に示したように多数の孔として形成したりすることができる。
【００４２】
絶縁膜３６の上には、３層目の金属配線形成工程を流用して接続孔３６ａ〜３６ｅを覆って上面が凹凸状をなすようにＡｌ系金属からなるパッド電極層３８が形成される。電極層３８は、接続孔３６ａ〜３６ｅの底部で電極層３４にオーミック接触する。
【００４３】
絶縁膜３６の上には、電極層３８を覆ってシリコンナイトライド等の絶縁性保護膜４０が形成され、保護膜４０には、電極層３８の被ボンディング部を露呈する接続孔４０ａが形成される。
【００４４】
図１２のボンディングパッド構造によれば、図１，２について前述したと同様にして電気的測定時に電極層３８が受けるプローブダメージが軽減される。また、ワイヤボンディング時には、電極層３８の表面にスクラッチ溝が生じ且つ電極層３４の表面にＴｉＮ等の反射防止膜が存在する場合であっても、接続孔３６ａ〜３６ｅ内にＡｌ系金属が確保されているため、電極層３８の厚さが不足することがなく、しかもスクラッチ溝以外の部分では電極層３８の上面が凹凸状をなしているため、ワイヤのボンド部に対して十分な接着面積が与えられる。従って、ボンディング強度を向上させることができる。
【００４５】
図１２のボンディングパッド構造を製造する際には、図８〜１０に関して前述した方法により接続孔３６ａ〜３６ｅ及び電極層３８を形成することができる。このようにすると、図７に関して前述したと同様にしてプローブダメージ軽減効果及びボンディング強度改善効果を一層向上させることができる。
【００４６】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、次のような変更が可能である。
【００４７】
（１）図１２のボンディングパッド構造において、パッド電極層３４及び層間絶縁膜３６を省略して２層形式のボンディングパッド構造としたり、パッド電極層及び層間絶縁膜を追加して４層以上の多層型式のボンディングパッド構造としたりしてもよい。
【００４８】
（２）上記した実施形態において、パッド電極層１６又は３８には、ワイヤをボンディングする代りに半田バンプ等の突起電極を設け、この突起電極を介して基板１０をいわゆるフリップ・チップ形式で配線基板上の配線層にボンディングするようにしてもよい。パッド電極層１６又は３８は、ワイヤボンディングに関して前述したと同様にして半田バンプ等の突起電極のボンディング強度の向上に寄与する。
【００４９】
（３）上記した実施形態では、半導体基板上で配線層につながるパッド電極層１６又は３８を例示したが、セラミック又はプラスチック等の配線基板上で配線層につながるパッド電極層をパッド電極層１６又は３８と同様に構成してもよい。この場合、配線基板に設けたパッド電極層には、基板１０のパッド電極層（１６又は３８）に設けた半田バンプ等の突起電極を直接ボンディングすることができ、配線基板に設けたパッド電極層（１６又は３８と同様のもの）は、ボンディング強度の向上に寄与する。
【００５０】
【発明の効果】
以上のように、この発明によれば、絶縁膜に設けた複数の凹部を覆って上面が凹凸状をなすようにパッド電極層を形成したので、電気的測定時のプローブダメージを軽減できると共に配線抵抗の増大を回避でき、しかもボンディング強度の向上が可能となる効果が得られる。
【００５１】
また、最上層の層間絶縁膜に複数の接続孔を設けると共に最上層のパッド電極層を複数の接続孔を覆って上面が凹凸状をなすように形成したので、電気的測定時のプローブダメージを軽減可能となり、しかも最上層のパッド電極層の表面にスクラッチ溝が生じ且つ最上層のパッド電極層の直下のパッド電極層の表面にＴｉＮ等の反射防止膜が存在してもボンディング強度の向上が可能となる効果が得られる。
【００５２】
さらに、複数の凹部又は接続孔を形成するための選択エッチング処理において異方性エッチングにより凹部又は接続孔を形成した後レジスト層を除去してから等方性エッチングを行なうことにより凹部又は接続孔に基づく凹凸段差をなだらかにし、この後凹部又は接続孔を覆って上面が凹凸状をなすようにパッド電極層を形成するので、凹部又は接続孔の数を多くしてもパッド電極層の上面を凹凸状にするのが容易であり、プローブダメージ軽減効果及びボンディング強度改善効果を一層向上可能となる利点もある。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る１層型式のボンディングパッド構造を示す一部断面斜視図である。
【図２】図１のボンディングパッド構造を示す断面図である。
【図３】図１のボンディングパッド構造の製法におけるレジスト層形成工程を示す基板断面図である。
【図４】図３の工程に続くエッチング工程を示す基板断面図である。
【図５】図４の工程に続くＡｌ系金属被着工程を示す基板断面図である。
【図６】図５の工程に続くパターニング工程を示す基板断面図である。
【図７】この発明の第２の実施形態に係る１層型式のボンディングパッド構造を示す基板断面図である。
【図８】図７のものと同種のボンディングパッド構造の製法における異方性エッチング工程を示す基板断面図である。
【図９】図８の工程の後レジスト層除去工程に続く等方性エッチング工程を示す基板断面図である。
【図１０】図９の工程に続くパッド電極層形成工程を示す基板断面図である。
【図１１】この発明の第３の実施形態に係る１層型式のボンディングパッド構造を示す一部断面図斜視図である。
【図１２】この発明の第４の実施形態に係る３層型式のボンディングパッド構造を示す基板断面図である。
【図１３】従来のボンディングパッド構造を示す上面図である。
【図１４】図１３のＸ−Ｘ’線に沿う基板断面図である。
【図１５】従来のボンディングパッド構造の他の例を示す基板断面図である。
【符号の説明】
１０：半導体基板、１２，１４，３２，３６：絶縁膜、１６，３０，３４，３８：パッド電極層、１８，４０：保護膜。
【発明の属する技術分野】
この発明は、集積回路装置等に用いるに好適なボンディングパッド構造の製法に関し、特に絶縁膜のボンディング下地となる領域に複数の凹部を設けると共にこれらの凹部を覆って上面が凹凸状をなすようにパッド電極層を形成したことにより電気的測定時のプローブダメージの軽減とボンディング強度の向上とを図ったものである。
【０００２】
【従来の技術】
従来、ＭＯＳ型ＩＣ等のボンディングパッド構造としては、図１３，１４に示すものが知られている。図１４は、図１３のＸ−Ｘ’線に沿う断面を示す。
【０００３】
シリコン等の半導体基板１の表面には、シリコンオキサイド等のフィールド絶縁膜２が形成され、絶縁膜２の上には、ポリシリコン等のゲート電極層（図示せず）を覆って層間絶縁膜３が形成される。
【０００４】
絶縁膜３においてボンディング下地となる領域には、１層目の金属配線形成工程を流用してＡｌ系金属（Ａｌ又はＡｌ合金）からなるパッド電極層４が形成される。絶縁膜３の上には、電極層４を覆ってシリコンナイトライド等の絶縁性保護膜５が形成され、保護膜５には、電極層４の被ボンディング部を露呈する接続孔５ａが形成される。
【０００５】
図１５は、従来の３層形式のボンディングパッド構造を示すもので、図１４と同様の部分には同様の符号を付して詳細な説明を省略する。図１３の（ ）内には、図１５中の対応する構成要素の符号を示してある。
【０００６】
絶縁膜３の上には、パッド電極層４を覆って層間絶縁膜６Ａが形成され、絶縁膜６Ａには、電極層４の中央部を露呈する接続孔６ａが形成される。絶縁膜６Ａの上には、２層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層７が接続孔６ａ内で電極層４に接触するように形成される。
【０００７】
絶縁膜６Ａの上には、電極層７を覆って層間絶縁膜６Ｂが形成され、絶縁膜６Ｂには、電極層７の中央部を露呈する接続孔６ｂが形成される。絶縁膜６Ｂの上には、３層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層８が接続孔６ｂ内で電極層７に接触するように形成される。絶縁膜６Ｂの上には、電極層８を覆ってシリコンナイトライド等の絶縁性保護膜９が形成され、保護膜９には、電極層８の被ボンディング部を露呈する接続孔９ａが形成される。
【０００８】
図１４又は図１５に示したボンディングパッド構造において、方形状の接続孔５ａ又は９ａの一辺の長さＬ（図１３）は、８０μｍ程度である。
【０００９】
【発明が解決しようとする課題】
図１４に示したボンディングパッド構造によると、ウエーハ状態でパッド電極層４にプローブＰＢを当てて電気的測定を行なう際にプローブＰＢで電極層４の表面をスクラッチすることによって電極層４の表面にスクラッチ溝４ａが生ずることがあった。また、図１５のボンディングパッド構造においても、ウエーハ状態での電気的測定に際してプローブＰＢによりパッド電極層８にスクラッチ溝８ａが生ずることがあった。このようにパッド電極層にスクラッチ溝が形成されると、パッド電極層は、スクラッチ溝の下で厚さがほぼ半減する。なお、プローブＰＢの先端部の直径Ｒ（図１４）は、２０〜５０μｍ程度である。
【００１０】
スクラッチ溝４ａ（又は８ａ）を有するパッド電極層４（又は８）に対して、図１３，１５に示すようにＡｕ（金）線等のワイヤをボンディングすると、スクラッチ溝４ａ（又は８ａ）で電極層４（又は８）の厚さが不足するため、ボンド部ＢＤの接着強度（ボンディング強度）が低下することが判明した。
【００１１】
図１５の構成では、電極層８の下に電極層７，４が存在するので、厚さ不足の問題が生じないと考えられやすい。しかし、最近の配線構造では、各レベルの配線層の表面にＴｉＮ等の反射防止膜を形成するので、例えば電極層７の表面に反射防止膜が存在することになる。一般に、反射防止膜はボンディング性能が良好でないので、電極層８に対するワイヤボンディングは、電極層４に対するワイヤボンディングと同様に実質的に１層に対するワイヤボンディングとなり、スクラッチ溝８ａによる厚さ不足の問題を免れない。
【００１２】
この発明の目的は、電気的測定時のプローブダメージを軽減すると共にボンディング強度を向上させることができる新規なボンディングパッド構造の製法を提供することにある。
【００１３】
【課題を解決するための手段】
この発明に係るボンディングパッド構造の第１の製法は、
基板を覆って絶縁膜を形成する工程と、
前記絶縁膜においてボンディング下地となる領域に複数の凹部を形成する工程と、
前記絶縁膜の上に前記複数の凹部を覆って上面が凹凸状をなすようにパッド電極層を形成する工程と
を含むボンディングパッド構造の製法であって、
前記絶縁膜に前記複数の凹部を形成する工程では、レジスト層をマスクとする異方性エッチングにより前記複数の凹部を形成した後該レジスト層を除去した状態で等方性エッチングを行なうことにより前記複数の凹部に基づく凹凸段差をなだらかにすることを特徴とするものである。
【００１４】
第１の製法に係るボンディングパッド構造によれば、パッド電極層にプローブを当てて電気的測定を行なう際に、プローブにかかる接触圧は、すべてパッド電極層で受けるのではなく、凹部の底面等にも分散させられるので、スクラッチ溝は生じても浅いものとなり、プローブダメージが軽減される。また、スクラッチ溝が生じても、凹部内のパッド電極材が導電路を提供するので、配線抵抗の増大を回避することができる。さらに、パッド電極層にワイヤ又は半田バンプ等をボンディングする際には、パッド電極層の表面にスクラッチ溝が生じていても、凹部内にパッド電極材が確保されているため、パッド電極層の厚さが不足することがなく、しかもスクラッチ溝以外の部分ではパッド電極層の上面が凹凸状をなしているため、ワイヤ又は半田バンプ等のボンド部に対して十分な接着面積が与えられる。従って、ボンディング強度の向上が可能となる。
【００１５】
この発明に係るボンディングパッド構造の第２の製法は、
基板を覆って絶縁膜を形成する工程と、
前記絶縁膜においてボンディング下地となる領域に、第 1 のパッド電極層に重ねて第１の層間絶縁膜を形成し、該第１の層間絶縁膜に重ねて第２のパッド電極層を形成しというようにして交互に重ねて第１〜第ｎ（ｎは２以上の整数）のパッド電極層及び第（ｎ−１）までの層間絶縁膜を形成する工程とを含み、
前記第１〜第ｎのパッド電極層及び第（ｎ−１）までの層間絶縁膜を形成する工程では、前記第（ｎ−１）までの層間絶縁膜のいずれにも接続孔を形成してその上下のパッド電極層を該接続孔を介して相互接続すると共に前記第（ｎ−１）の層間絶縁膜には前記接続孔として複数の接続孔を形成した後、前記第ｎのパッド電極層を前記複数の接続孔を覆って上面が凹凸状をなすように形成するボンディングパッド構造の製法であって、
前記第（ｎ−１）の層間絶縁膜に前記複数の接続孔を形成する際には、レジスト層をマスクとする異方性エッチングにより前記複数の接続孔を形成した後該レジスト層を除去した状態で等方性エッチングを行なうことにより前記複数の接続孔に基づく凹凸段差をなだらかにすることを特徴とするものである。
【００１６】
第２の製法に係るボンディングパッド構造によれば、前述したと同様にして電気的測定時のプローブダメージが軽減される。また、ワイヤ又は半田バンプ等のボンディング時には、最上層（第ｎ）のパッド電極層の表面にスクラッチ溝が生じ且つ最上層のパッド電極層の直下のパッド電極層の表面にＴｉＮ等の反射防止膜が存在する場合であっても、接続孔内にパッド電極材が確保されているため、パッド電極の厚さが不足することがなく、しかもスクラッチ溝以外の部分ではパッド電極層の上面が凹凸状をなしているため、ワイヤ又は半田バンプ等のボンド部に対して十分な接着面積が与えられる。従ってボンディング強度の向上が可能となる。
【００１７】
上記した第１及び第２の製法によれば、レジスト層をマスクとする異方性エッチングにより凹部又は接続孔を形成した後レジスト層を除去した状態で等方性エッチングを行なうことにより凹部又は接続孔に基づく凹凸段差をなだらかにし、この後凹部又は接続孔を覆って上面が凹凸状をなすようにパッド電極層を形成するようにしたので、パッド電極層の上面を凹凸状にするのが容易となり、凹部又は接続孔の開口サイズを小さくしてより多くの凹部又は接続孔を形成することができる。従って、プローブダメージ軽減効果及びボンディング強度改善効果を一層向上させることができる。
【００１８】
【発明の実施の形態】
図１は、この発明の第１の実施形態に係る１層形式のボンディングパッド構造を示すもので、図２には、図１の構造の断面を示す。図１，２に示すボンディングパッド構造は、ＭＯＳ型ＩＣ等で用いることができる。
【００１９】
シリコン等の半導体基板１０の表面には、シリコンオキサイド等のフィールド絶縁膜１２が形成され、絶縁膜１２の上には、ポリシリコンなどのゲート電極層（図示せず）を覆ってＢＰＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁膜１４が形成される。
【００２０】
絶縁膜１４においてボンディング下地となる領域には、一例として４本の溝１４ａ〜１４ｄが互いに平行に離間して形成される。絶縁膜１４の上には、Ａｌ系金属からなるパッド電極層１６が溝１４ａ〜１４ｄを覆って上面が凹凸状をなすように形成される。１４ａ等の溝（凹部）は、縦横に交差するように形成してもよい。
【００２１】
絶縁膜１４の上には、シリコンナイトライド等の絶縁性保護膜１８が電極層１６を覆って形成され、保護膜１８には、電極層１６の被ボンディング部を露呈する接続孔１８ａが形成される。方形状の接続孔１８ａの一辺の長さは、８０μｍ程度にすることができる。接続孔１８ａの形状は、円形等であってもよい。
【００２２】
一例として、図２に示すように電極層１６の厚さをＡとすると、１４ａ等の溝の深さＢをＡ〜２Ａとし、１４ａ等の溝の幅Ｃを２Ａとし、１４ｂ，１４ｃ等の溝の間隔Ｄを４Ａとすることができる。通常、Ａは、０．５〜１．０μｍ程度である。１４ａ等の溝の幅Ｃは、２Ａ〜５Ａの範囲内で適宜選定することができる。一具体例としては、Ａ＝１μｍ、Ｂ＝０．６〜０．８μｍ、Ｃ＝１μｍ、Ｄ＝２μｍとすることができる。
【００２３】
図１，２のボンディングパッド構造によれば、パッド電極層１６に図１４のＰＢのようなプローブを当てて電気的測定を行なう際に、プローブにかかる接触圧は、すべて電極層１６で受けるのではなく、１４ａ等の溝の底面等にも分散させられる。従って、スクラッチ溝は生じても比較的浅いものとなり、プローブダメージが軽減される。また、スクラッチ溝が生じても、１４ａ等の溝内のパッド電極材が導電路を提供するので、配線抵抗の増大を回避することができる。
【００２４】
その上、パッド電極層１６にＡｕ線等のワイヤをボンディングする際には、電極層１６の表面にスクラッチ溝が生じていても１４ａ等の溝内にＡｌ系金属が確保されているため、電極層１６の厚さが不足することなく、しかもスクラッチ溝以外の部分では電極層１６の上面が凹凸状をなしているため、ワイヤのボンド部に対して十分な接着面積が与えられる。従って、ボンディング強度を向上させることができる。
【００２５】
次に、図３〜６を参照して図１，２のボンディングパッド構造の製法を説明する。
【００２６】
図３の工程では、半導体基板１０の表面を覆うフィールド絶縁膜１２の上に、ＣＶＤ（ケミカル・ベーパー・デポジション）法等によりＢＰＳＧからなる層間絶縁膜１４を形成する。そして、周知のホトリソグラフィ処理により絶縁膜１４の上に互いに離間した平行溝２０ａ〜２０ｄを有するレジスト層２０を形成する。このときのホトリソグラフィ処理は、図示しないＩＣ領域において接続孔を形成する際のホトリソグラフィ処理を流用することができる。
【００２７】
図４の工程では、レジスト層２０をマスクとするドライエッチング処理により平行溝２０ａ〜２０ｄに対応した溝１４ａ〜１４ｄを絶縁膜１４に形成する。このときのドライエッチング処理は、図示しないＩＣ領域において接続孔を形成するためのドライエッチング処理を流用することができる。なお、溝１４ａ〜１４ｄの底部には、破線１４Ｓで示すように絶縁膜１４を薄く残存させるようにしてもよい。
【００２８】
図５の工程では、スパッタ法等により絶縁膜１４の上に溝１４ａ〜１４ｄを覆ってＡｌ系金属層１６Ａを被着する。このとき、上面が凹凸状をなすようにＡｌ系金属層１６Ａを形成する。このときのＡｌ系金属被着処理は、図示しないＩＣ領域において１層目の金属配線を形成する際のＡｌ系金属被着処理を流用することができる。
【００２９】
図６の工程では、ホトリソグラフィ及び選択的ドライエッチング処理によりＡｌ系金属層１６Ａを所定のパッド電極パターンに従ってパターニングしてパッド電極層１６を形成する。このときのパターニング処理は、図示しないＩＣ領域において１層目の金属配線を形成するためのパターニング処理を流用することができる。
【００３０】
図７は、この発明の第２の実施形態に係る１層形式のボンディングパッド構造を示すもので、図２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３１】
図７のボンディングパッド構造の特徴は、絶縁膜１４に６本の溝１４ａ〜１４ｆを設けると共にこれらの溝に基づく凹凸段差をなだらかにし、溝１４ａ〜１４ｆを覆って上面が凹凸状をなすようにパッド電極層１６を形成したことである。
【００３２】
図８〜１０は、図７のものと同様のボンディングパッド構造の製法を示すもので、図３〜６と同様の部分には同様の符号を付してある。
【００３３】
図８の工程では、前述した図３の工程に続いてレジスト層２０をマスクとする異方性ドライエッチング処理により絶縁膜１４に溝１４ａ〜１４ｄを形成する。この場合、溝１４ａ〜１４ｄの底部に絶縁膜１４を薄く残す。
【００３４】
図９の工程では、レジスト層２０を除去した後等方性ドライエッチング処理を基板上面に施す。この結果、溝１４ａ〜１４ｄに基づく凹凸段差がなだらかになる。
【００３５】
図１０の工程では、図５，６について前述したと同様にして絶縁膜１４の上にＡｌ系金属からなるパッド電極層１６を溝１４ａ〜１４ｄを覆って上面が凹凸状をなすように形成する。なお、隣り合う溝の中心間の距離（ピッチ）Ｅは、図２に示した厚さＡを用いると、６Ａとすることができる。
【００３６】
図８〜１０の製法によれば、溝１４ａ〜１４ｄに基づく凹凸段差をなだらかにしてからパッド電極層１６を形成するので、電極層１６の上面を凹凸状にするのが容易となる。このため、図７に示すように溝の開口サイズを小さくしてより多くの溝１４ａ〜１４ｆを形成することができ、プローブダメージ軽減効果及びボンディング強度改善効果を一層向上させることができる。なお、図７の構造において、ピッチＦは、図２に示した厚さＡを用いると、４Ａとすることができる。
【００３７】
図１１は、この発明の第３の実施形態に係る１層形式のボンディングパッド構造を示すもので、図１と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３８】
図１１のボンディングパッド構造の特徴は、溝１４ａ〜１４ｄの代りに円形の孔Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４，Ｍ３１〜Ｍ３４，Ｍ４１〜Ｍ４４，Ｍ５１〜Ｍ５４をマトリクス状に絶縁膜１４に形成し、これらの孔を覆って上面が凹凸状をなすようにパッド電極層１６を形成したことである。Ｍ１１等の孔（凹部）の形状は、円形に限らず、方形等であってもよい。図１１の構造によれば、図１のものと同様にプローブダメージ軽減効果及びボンディング強度改善効果が得られる。
【００３９】
図１２は、この発明の第４の実施形態に係る３層形式のボンディングパッド構造を示すもので、図１と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４０】
絶縁膜１４の上には、１層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層３０が形成される。また、絶縁膜１４の上には、電極層３０を覆って層間絶縁膜３２が形成され、絶縁膜３２には、電極層３０の中央部を露呈する接続孔３２ａが形成される。
【００４１】
絶縁膜３２の上には、２層目の金属配線形成工程を流用してＡｌ系金属からなるパッド電極層３４が接続孔３２ａ内で電極層３０に接触するように形成される。また、絶縁膜３２の上には、電極層３４を覆って層間絶縁膜３６が形成され、絶縁膜３６には、図示しないＩＣ領域における２層目配線に対する接続孔形成工程を流用して接続孔３６ａ〜３６ｅが形成される。３６ａ等の接続孔は、図１に示したように平行に離間した溝として形成したり、縦横に交差する溝として形成したり、図１１に示したように多数の孔として形成したりすることができる。
【００４２】
絶縁膜３６の上には、３層目の金属配線形成工程を流用して接続孔３６ａ〜３６ｅを覆って上面が凹凸状をなすようにＡｌ系金属からなるパッド電極層３８が形成される。電極層３８は、接続孔３６ａ〜３６ｅの底部で電極層３４にオーミック接触する。
【００４３】
絶縁膜３６の上には、電極層３８を覆ってシリコンナイトライド等の絶縁性保護膜４０が形成され、保護膜４０には、電極層３８の被ボンディング部を露呈する接続孔４０ａが形成される。
【００４４】
図１２のボンディングパッド構造によれば、図１，２について前述したと同様にして電気的測定時に電極層３８が受けるプローブダメージが軽減される。また、ワイヤボンディング時には、電極層３８の表面にスクラッチ溝が生じ且つ電極層３４の表面にＴｉＮ等の反射防止膜が存在する場合であっても、接続孔３６ａ〜３６ｅ内にＡｌ系金属が確保されているため、電極層３８の厚さが不足することがなく、しかもスクラッチ溝以外の部分では電極層３８の上面が凹凸状をなしているため、ワイヤのボンド部に対して十分な接着面積が与えられる。従って、ボンディング強度を向上させることができる。
【００４５】
図１２のボンディングパッド構造を製造する際には、図８〜１０に関して前述した方法により接続孔３６ａ〜３６ｅ及び電極層３８を形成することができる。このようにすると、図７に関して前述したと同様にしてプローブダメージ軽減効果及びボンディング強度改善効果を一層向上させることができる。
【００４６】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、次のような変更が可能である。
【００４７】
（１）図１２のボンディングパッド構造において、パッド電極層３４及び層間絶縁膜３６を省略して２層形式のボンディングパッド構造としたり、パッド電極層及び層間絶縁膜を追加して４層以上の多層型式のボンディングパッド構造としたりしてもよい。
【００４８】
（２）上記した実施形態において、パッド電極層１６又は３８には、ワイヤをボンディングする代りに半田バンプ等の突起電極を設け、この突起電極を介して基板１０をいわゆるフリップ・チップ形式で配線基板上の配線層にボンディングするようにしてもよい。パッド電極層１６又は３８は、ワイヤボンディングに関して前述したと同様にして半田バンプ等の突起電極のボンディング強度の向上に寄与する。
【００４９】
（３）上記した実施形態では、半導体基板上で配線層につながるパッド電極層１６又は３８を例示したが、セラミック又はプラスチック等の配線基板上で配線層につながるパッド電極層をパッド電極層１６又は３８と同様に構成してもよい。この場合、配線基板に設けたパッド電極層には、基板１０のパッド電極層（１６又は３８）に設けた半田バンプ等の突起電極を直接ボンディングすることができ、配線基板に設けたパッド電極層（１６又は３８と同様のもの）は、ボンディング強度の向上に寄与する。
【００５０】
【発明の効果】
以上のように、この発明によれば、絶縁膜に設けた複数の凹部を覆って上面が凹凸状をなすようにパッド電極層を形成したので、電気的測定時のプローブダメージを軽減できると共に配線抵抗の増大を回避でき、しかもボンディング強度の向上が可能となる効果が得られる。
【００５１】
また、最上層の層間絶縁膜に複数の接続孔を設けると共に最上層のパッド電極層を複数の接続孔を覆って上面が凹凸状をなすように形成したので、電気的測定時のプローブダメージを軽減可能となり、しかも最上層のパッド電極層の表面にスクラッチ溝が生じ且つ最上層のパッド電極層の直下のパッド電極層の表面にＴｉＮ等の反射防止膜が存在してもボンディング強度の向上が可能となる効果が得られる。
【００５２】
さらに、複数の凹部又は接続孔を形成するための選択エッチング処理において異方性エッチングにより凹部又は接続孔を形成した後レジスト層を除去してから等方性エッチングを行なうことにより凹部又は接続孔に基づく凹凸段差をなだらかにし、この後凹部又は接続孔を覆って上面が凹凸状をなすようにパッド電極層を形成するので、凹部又は接続孔の数を多くしてもパッド電極層の上面を凹凸状にするのが容易であり、プローブダメージ軽減効果及びボンディング強度改善効果を一層向上可能となる利点もある。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る１層型式のボンディングパッド構造を示す一部断面斜視図である。
【図２】図１のボンディングパッド構造を示す断面図である。
【図３】図１のボンディングパッド構造の製法におけるレジスト層形成工程を示す基板断面図である。
【図４】図３の工程に続くエッチング工程を示す基板断面図である。
【図５】図４の工程に続くＡｌ系金属被着工程を示す基板断面図である。
【図６】図５の工程に続くパターニング工程を示す基板断面図である。
【図７】この発明の第２の実施形態に係る１層型式のボンディングパッド構造を示す基板断面図である。
【図８】図７のものと同種のボンディングパッド構造の製法における異方性エッチング工程を示す基板断面図である。
【図９】図８の工程の後レジスト層除去工程に続く等方性エッチング工程を示す基板断面図である。
【図１０】図９の工程に続くパッド電極層形成工程を示す基板断面図である。
【図１１】この発明の第３の実施形態に係る１層型式のボンディングパッド構造を示す一部断面図斜視図である。
【図１２】この発明の第４の実施形態に係る３層型式のボンディングパッド構造を示す基板断面図である。
【図１３】従来のボンディングパッド構造を示す上面図である。
【図１４】図１３のＸ−Ｘ’線に沿う基板断面図である。
【図１５】従来のボンディングパッド構造の他の例を示す基板断面図である。
【符号の説明】
１０：半導体基板、１２，１４，３２，３６：絶縁膜、１６，３０，３４，３８：パッド電極層、１８，４０：保護膜。
Claims (2)
- 基板を覆って絶縁膜を形成する工程と、
前記絶縁膜においてボンディング下地となる領域に複数の凹部を形成する工程と、
前記絶縁膜の上に前記複数の凹部を覆って上面が凹凸状をなすようにパッド電極層を形成する工程と
を含むボンディングパッド構造の製法であって、
前記絶縁膜に前記複数の凹部を形成する工程では、レジスト層をマスクとする異方性エッチングにより前記複数の凹部を形成した後該レジスト層を除去した状態で等方性エッチングを行なうことにより前記複数の凹部に基づく凹凸段差をなだらかにすることを特徴とするボンディングパッド構造の製法。 - 基板を覆って絶縁膜を形成する工程と、
前記絶縁膜においてボンディング下地となる領域に、第 1 のパッド電極層に重ねて第１の層間絶縁膜を形成し、該第１の層間絶縁膜に重ねて第２のパッド電極層を形成しというようにして交互に重ねて第１〜第ｎ（ｎは２以上の整数）のパッド電極層及び第（ｎ−１）までの層間絶縁膜を形成する工程とを含み、
前記第１〜第ｎのパッド電極層及び第（ｎ−１）までの層間絶縁膜を形成する工程では、前記第（ｎ−１）までの層間絶縁膜のいずれにも接続孔を形成してその上下のパッド電極層を該接続孔を介して相互接続すると共に前記第（ｎ−１）の層間絶縁膜には前記接続孔として複数の接続孔を形成した後、前記第ｎのパッド電極層を前記複数の接続孔を覆って上面が凹凸状をなすように形成するボンディングパッド構造の製法であって、
前記第（ｎ−１）の層間絶縁膜に前記複数の接続孔を形成する際には、レジスト層をマスクとする異方性エッチングにより前記複数の接続孔を形成した後該レジスト層を除去した状態で等方性エッチングを行なうことにより前記複数の接続孔に基づく凹凸段差をなだらかにすることを特徴とするボンディングパッド構造の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16744599A JP3603673B2 (ja) | 1999-06-14 | 1999-06-14 | ボンディングパッド構造の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16744599A JP3603673B2 (ja) | 1999-06-14 | 1999-06-14 | ボンディングパッド構造の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357708A JP2000357708A (ja) | 2000-12-26 |
| JP3603673B2 true JP3603673B2 (ja) | 2004-12-22 |
Family
ID=15849847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16744599A Expired - Fee Related JP3603673B2 (ja) | 1999-06-14 | 1999-06-14 | ボンディングパッド構造の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603673B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396787B1 (ko) * | 2001-11-13 | 2003-09-02 | 엘지전자 주식회사 | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 |
| JP4674522B2 (ja) * | 2004-11-11 | 2011-04-20 | 株式会社デンソー | 半導体装置 |
| JP4730895B2 (ja) * | 2004-12-10 | 2011-07-20 | 大日本スクリーン製造株式会社 | 針痕検出装置および針痕検出方法 |
| JP6029829B2 (ja) * | 2012-01-11 | 2016-11-24 | 太陽誘電株式会社 | 弾性波デバイス |
| JP2018060879A (ja) * | 2016-10-04 | 2018-04-12 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
1999
- 1999-06-14 JP JP16744599A patent/JP3603673B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357708A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703408A (en) | Bonding pad structure and method thereof | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
| JP5202151B2 (ja) | パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック | |
| US20080258298A1 (en) | Semiconductor devices and methods of fabricating the same | |
| JP3453170B2 (ja) | 改良型半導体ボンドパッド構成体及びその製造方法 | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JP2002319587A (ja) | 半導体装置 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| JP3603673B2 (ja) | ボンディングパッド構造の製法 | |
| JPH06105709B2 (ja) | 半導体集積回路装置 | |
| KR19990052264A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| TW201025442A (en) | Passivation structure and fabricating method thereof | |
| JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07161722A (ja) | 半導体装置のパッド構造 | |
| JPS6322464B2 (ja) | ||
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS5833705B2 (ja) | タソウハイセンオ ユウスルハンドウタイソウチ | |
| JP2555924B2 (ja) | 半導体装置 | |
| JPH1154508A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4740536B2 (ja) | 半導体装置およびその製造方法 | |
| KR100471171B1 (ko) | 반도체 소자의 다층 본딩 패드 구조 및 그 제조 방법 | |
| JP2005019696A (ja) | 半導体装置およびその製造方法 | |
| JP2002164381A (ja) | 半導体装置及びその製造方法 | |
| JP2002246411A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |