JP5202151B2 - パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック - Google Patents

パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック Download PDF

Info

Publication number
JP5202151B2
JP5202151B2 JP2008186372A JP2008186372A JP5202151B2 JP 5202151 B2 JP5202151 B2 JP 5202151B2 JP 2008186372 A JP2008186372 A JP 2008186372A JP 2008186372 A JP2008186372 A JP 2008186372A JP 5202151 B2 JP5202151 B2 JP 5202151B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
bond pad
width
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008186372A
Other languages
English (en)
Other versions
JP2009027167A (ja
Inventor
ポッダー アニンディヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2009027167A publication Critical patent/JP2009027167A/ja
Application granted granted Critical
Publication of JP5202151B2 publication Critical patent/JP5202151B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は集積回路構成体に関するものであって、更に詳細には、単に１つ又は２つのパッド金属層を具備する回路における金及び銅ワイヤの両方に対する堅牢なボンドパッドスタックに関するものである。
集積回路構成体は、典型的に、外部装置への集積回路の電気的接続を簡単化させる多数の入力／出力（Ｉ／Ｏ）パッドを包含している。１つの広く使用されている電気的接続技術はワイヤボンディングであり、それは薄い金（Ａｕ）又は銅（Ｃｕ）ワイヤをＩ／Ｏパッド（しばしば、「ボンドパッド」として呼称される）へ熱音波的にボンディングさせることが関与する。
図１は標準的なボンドパッドスタック１００の断面を示している。ボンドパッドスタック１００は、多数のアルミニウム（Ａｌ）又はＣｕメタリゼーション層、この場合には層Ｍ１−Ｍ４を包含しており、それらは内部誘電体（ＩＬＤ）物質１０２、典型的には付着形成した二酸化シリコン（ＳｉＯ2）によって互いに分離されている。種々のメタリゼーション層Ｍ１−Ｍ４を接続させるために、所望の回路特性を与えるためにボンドパッドの下側に導電性ビア１０４がしばしば形成される。典型的には窒化シリコンであるパッシベーション物質１０６からなる層がこの場合には層Ｍ４である上部メタリゼーション層の上に形成され、且つパターニングされてＭ４層の上側表面区域１０８を露出させてボンドパッドとして作用させる。
従来のワイヤボンディング技術は、標準のボンドパッドデザインに対してかなりの量のストレスを付与し、しばしばボンドパッドの下側に存在する内部層（ＩＬＤ）内に亀裂を発生させる。これらの亀裂は回路構成体を貫通して伝搬する傾向があり且つ電流漏洩及び／又は性能劣化を発生させる場合がある。
ワイヤボンディングによって発生させる場合のある問題のために、ボンドパッド直下の集積回路ダイの領域内にアクティブ回路要素を配置させることを回避することが一般的である。このことは亀裂の危険性を減少させることに貢献するものであるが、ボンドパッドはダイの全表面積のかなりのパーセントを占めるものであるから、ボンドパッドの下側にアクティブな回路の配置を禁止することはダイ寸法が不所望に増加することとなる。又、過去においては、ボンドパッド区域内におけるアクティブ回路要素の上側には典型的に３つ又は４つの金属層が存在していたが、増加する数の回路適用例において、ボンドパッドの直下にアクティブな回路を配置させることの柔軟性を有することが望ましい。
図２は上述した問題に対処することを意図した既知のボンドパッドスタックデザイン２００を示している。このボンドパッドスタックデザイン２００は、アクティブな回路２０４の上に形成した例えば窒化シリコンである内部層誘電体（ＩＬＤ）２０２からなる層を包含している。上部金属層２０６はＩＬＤ２０２の上に形成されている。標準的な図１のボンドパッドスタックの場合におけるように上部金属層のボンドパッドに対して直接的にワイヤボンディングを与える代わりに、このボンドパッドスタックデザイン２００は、上部金属層２０６の上にエキストラなパッシベーション窒化物層２０８を提供している。次いで、例えばアルミニウム（Ａｌ）又は銅（Ｃｕ）である金属の層を形成し且つパターニングしてエキストラなパッシベーション層の上にボンドパッド２１０を設ける。
図２のボンドパッドスタック２００は図１の標準的なボンドパッドスタック１００よりもより堅牢なデザインを提供し、それによりボンドパッド下側のアクティブな回路の可能性を向上させるものであるが、その実現には付加的なマスク層を必要とし且つコスト及びサイクル時間を増加させる。
本発明は、レイアウトの改善と内部層誘電体（ＩＬＤ）物質の改善との結合を使用して単に１個又は２個のパッド金属層を具備する回路における金（Ａｕ）及び銅（Ｃｕ）ワイヤの両方に対して堅牢なボンドパッドスタックを提供している。そのレイアウトの改善は、パッシベーション開口（そこにはプローブチップ及びボンドワイヤが配置される）下側の区域における上部金属下側の金属層と上部金属層との間の全てのビアを除去することを包含している。このことは、ビアの不連続性がないより均質な物質とすることを可能とし、それによりＩＬＤにおける応力集中点を減少させている。ＩＬＤの改善は、シリコン酸化物層に加えて窒化シリコン層を付加することを包含している。従来、ＩＬＤはスピンオンさせたか又は高密度プラズマ（ＨＤＰ）酸化物のいずれかから構成されている。最も上側のＩＬＤ層の上の酸化物の上に窒化シリコンの薄い層を成長させることは著しく堅牢性を増加させた組成物を与え且つ下側に存在するアクティブな回路内へ亀裂又はその他の損傷が伝搬し且つ経路を形成することを防止する。この構成の実現には１つのエキストラな物質層を付着形成させるか又は成長させることを必要とし且つ標準のプロセスの流れと同一の上部金属層用のビアマスクを使用する。従って、付加的なマスクのコストは存在せず且つ新たな処理ステップが必要とされるものではない。
本発明の種々の側面の特徴及び利点は、本発明の概念を使用している例示的な実施例を記載している本発明の以下の詳細な説明及び添付図面を考慮することによりより完全に理解され且つ認識されるものである。
図３は本発明に基づくボンドパッドスタック３００の１実施例を示している。図３の構造３００は、複数個の下側導電層Ｍ１及びＭ２（例えば、Ａｌ又はＣｕ）を包含しており、その各々は最小幅ｗ以下の幅を有している。下側導電層Ｍ１，Ｍ２の各々は、典型的には、付着形成したシリコン酸化物である誘電体物質３０２をそれらの間に形成している。当業者により理解されるように、良く知られた態様で導電層Ｍ１と導電層Ｍ２との間に導電性ビアを形成することが可能である。ボンドパッドスタック３００は、更に、上部導電層Ｍ３（例えば、Ａｌ又はＣｕ）を包含しており、それは下側導電層Ｍ１，Ｍ２の上側に形成されており且つ誘電体物質３０２によってこれらの層Ｍ１及びＭ２から離隔されている。再度、当業者によって理解されるように、良く知られた態様で上部導電層Ｍ３及び／又は層Ｍ１及びＭ２との間に導電性ビアを形成することが可能である。図３に示されるように、上部導電層Ｍ３は、下側導電層Ｍ１及びＭ２の最小幅ｗより大きな第二幅を有しており、従って該上部導電層は、下側導電層Ｍ１及びＭ２の上側に形成されている第一部分と、下側導電層Ｍ１及びＭ２の幅を超えて延在している第二部分３０４とを有している。
典型的には窒化シリコンである第一パッシベーション層３０６を上部導電層Ｍ３の上側に付着形成し且つパターニングして第一パッシベーション層３０６を貫通する開口を設け、上部導電層Ｍ３の第二部分３０４の上側表面区域３０８を露出させる。
本発明の概念によれば、導電性ボンドパッド層３１０（例えば、Ａｌ又はＣｕ）を第一パッシベーション層３０６の上側に形成し且つパターニングし、従ってボンドパッド層３１０は、上部導電層Ｍ３の第一部分の上側を延在するが第一パッシベーション層３０６によって上部導電層Ｍ３から理解されている第一部分と、上部導電層Ｍ３の第二部分３０４の上側に延在しており且つ第一パッシベーション層３０６における開口を介して延在し、図３に示したように、上部導電層Ｍ３の露出された上側表面区域３０８に対して電気的接触を与える第二部分とを有している。
例えば窒化シリコン又はベンゾシクロブテン（ＢＣＢ）を基礎としたポリマー誘電体等の第二パッシベーション層３１２を導電性パッド層３１０の上に形成し且つパターニングして第二パッシベーション層３１２内に開口を設け、導電性パッド層３１０の第一部分にわたり、即ち下側導電層Ｍ１及びＭ２にわたり上側ボンドパッド表面区域３１４を露出させる。
当業者が理解するように、次いで、当業界において良く知られた技術によってボンドパッド３１４の上にワイヤボンド構成体を形成することが可能である。
図４は本発明に基づくボンドパッドスタック３００の１実施例を示している。図４の構成体４００は、構成体４００が導電性ボンドパッド層４１０と上部導電層Ｍ３との間に電気的接続を与えるためのビアを使用しているという点において図３の構成体３００と異なっている。
より詳細に説明すると、図４の構成体４００は、複数個の下側導電層Ｍ１及びＭ２（例えば、Ａｌ又はＣｕ）を包含しており、その各々は最大幅ｗ以下の幅を有している。下側導電層Ｍ１，Ｍ２の各々はそれらの間に形成されている典型的には付着形成したシリコン酸化物である誘電体物質４０２を有している。当業者が理解するように、導電層Ｍ１及び導電層Ｍ２の間に良く知られた態様で導電性ビアを形成することが可能である。ボンドパッドスタック４００は、更に、上部導電層Ｍ３（例えば、Ａｌ又はＣｕ）を包含しており、それは下側導電層Ｍ１，Ｍ２にわたり且つ誘電体物質４０２によって層Ｍ１及びＭ２から離隔された状態で形成されている。再度、当業者が理解するように、良く知られた態様で上部導電層Ｍ３及び／又は層Ｍ１及びＭ２の間に導電性ビアを形成することが可能である。図４に示されるように、上部導電層Ｍ３は、下側導電層Ｍ１及びＭ２の最大幅ｗより大きな第二幅を有しており、従って該上部導電層は、下側導電層Ｍ１及びＭ２の上側に形成されている第一部分と、下側導電層Ｍ１及びＭ２の幅を超えて延在している第二部分４０４とを有している。
第一パッシベーション層４０６は、典型的に窒化シリコンであり、上部導電層Ｍ３の上側に付着形成され且つパターニングされて第一パッシベーション層４０６を貫通してビア開口を設けて、上部導電層Ｍ３の第二部分４０４の上側表面区域を露出させる。次いで、導電性ビア４０８（例えば、Ｔｕ）を該ビア開口を貫通し且つ上部導電層Ｍ３と電気的に接触して形成される。
本発明の概念によれば、導電性ボンドパッド層４１０（例えば、Ａｌ又はＣｕ）を第一パッシベーション層４０６の上側に形成し且つパターニングし、従ってボンド層４１０は、上部導電層Ｍ３の第一部分にわたり延在しているが第一パッシベーション層４０６によってそれから離隔されている第一部分と、上部導電層Ｍ３の第二部分３０４にわたり延在しビア４０８と電気的に接触しボンドパッド層４１０と上部導電層Ｍ３の露出された表面区域との間に、図４に示したように、電気的接触を与える第二部分とを有している。
第二パッシベーション層４１２は、例えば、窒化シリコン又はベンゾシクロブテン（ＢＣＢ）を基礎としたポリマー誘電体であり、導電性パッド層４１０の上側に形成し且つパターニングして第二パッシベーション層４１２内に開口を与え、導電性パッド層４１０の第一部分にわたり、即ち下側導電層Ｍ１及びＭ２にわたり上側ボンドパッド表面区域４１４を露出させる。
図３及び図４の実施例により例示されるように、本発明に基づくボンドパッドスタックの実現は、単に１つのエキストラな物質層を付着形成／成長させることを必要とするに過ぎず、且つ標準プロセスの流れにおけるものと同一の上部金属ビア用のビアマスクを使用する。したがって、何等付加的なマスクコスト又はプロセスステップが必要とされるものではない。
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
標準のボンドパッドスタックを例示した概略断面図。 ボンドパッドに対するワイヤボンディングにより発生される亀裂損傷に対処することが意図された既知のボンドパッドスタックデザインを例示した概略断面図。 本発明の概念に基づくボンドパッドスタックデザインを例示した概略断面図。 本発明の概念に基づくボンドパッドスタックデザインの別の実施例を例示した概略断面図。
符号の説明
３００ ボンドパッドスタック構成体
３０２ 誘電体物質
３０４ 第二部分
３０６ 第一パッシベーション層
３０８ 上側表面区域
３１０ 導電性ボンドパッド層
３１２ 第二パッシベーション層
３１４ 上側ボンドパッド表面区域

Claims (8)

  1. 集積回路用のボンドパッドスタック構造であって、
    それらの間に形成された誘電体物質を有する１個又はそれ以上の下側導電層であって、各下側導電層が第１の幅以下の幅を有する、下側導電層と、
    前記１個又はそれ以上の下側導電層の上に形成された上部導電層であって、当該上部導電層と前記１個又はそれ以上の下側導電層との間に形成された誘電体物質を有し、当該上部導電層が前記１個又はそれ以上の下側導電層の上に形成された第１の部分と前記１個又はそれ以上の下側導電層の第１の幅を超えて延在する第２の部分とを含むように、第１の幅より大きい第２の幅を有する、上部導電層と、
    前記上部導電層の上に形成されており、前記上部導電層の第２の部分の上側表面区域を露出させるためにそれを貫通して形成された開口を有する第１のパッシベーション層と、
    前記第１のパッシベーション層の上に形成された導電性ボンドパッド層であって、当該ボンドパッド層が前記上部導電層の第１の部分の上に形成された第１の部分と前記第１のパッシベーション層内の前記開口を介して延在して前記上部導電層と電気的に接触する第２の部分とを含む、導電性ボンドパッド層と、
    前記導電性ボンドパッド層の上に形成されており、前記導電層ボンドパッド層の第１の部分のボンドパッド表面区域を露出させるためにそれを貫通して形成された開口を有する第２のパッシベーション層と、
    を含み、
    前記誘電体物質が堆積されたシリコン酸化物を含み、
    前記下側導電層の幅が前記第２のパッシベーション層内の開口の幅よりも大きい、
    構造。
  2. 請求項１に記載の構造であって、前記第１のパッシベーション層が窒化シリコンを含む、構造。
  3. 請求項１又は２に記載の構造であって、前記ボンドパッド層がアルミニウムを含む、構造。
  4. 請求項１乃至３の何れかに記載の構造であって、前記第２のパッシベーション層が窒化シリコンを含む、構造。
  5. 請求項１乃至３の何れかに記載の構造であって、前記第２のパッシベーション層がベンゾシクロブテン（ＢＣＢ）を基礎としたポリマー誘電体を含む、構造。
  6. ボンドパッドスタック構造の製造方法であって、
    それらの間に形成された誘電体物質を有する１個又はそれ以上の下側導電層を形成し、このような各下側導電層が第１の幅以下の幅を有し、
    上部導電層と前記下側導電層とがそれらの間に形成された誘電体物質を有するように、前記１個又はそれ以上の下側導電層の上に上部導電層を形成し、前記上部導電層が前記１個又はそれ以上の下側導電層の上に形成された第１の部分と前記１個又はそれ以上の下側導電層の第１の幅を超えて延在する第２の部分とを含むように、前記上部導電層が上記第１の幅よりも大きい第２の幅を有し、
    前記上部導電層の第２の部分の上側表面区域を露出させるために第１のパッシベーション層がそれを貫通して形成された開口を有するように、前記上部導電層の上に第１のパッシベーション膜を形成し、
    導電性ボンドパッド層が前記上部導電層の第１の部分の上に形成された第１の部分と前記第１のパッシベーション層内の前記開口を介して延在して前記上部導電層と電気的に接触する第２の部分とを含むように、前記第１のパッシベーション層の上に導電性ボンドパッド層を形成し、
    前記導電性ボンドパッド層の上に第２のパッシベーション層を形成し、前記導電性ボンドパッド層の第１の部分の上側ボンドパッド表面区域を露出させるために前記第２のパッシベーション層がそれを貫通して形成された開口を有し、
    前記下側導電層の幅が前記第２のパッシベーション層内の開口の幅よりも大きい、
    方法。
  7. 請求項６に記載の方法であって、前記誘電体物質がシリコン酸化物を含む、方法。
  8. 請求項６又は７に記載の方法であって、前記第１のパッシベーション層が窒化シリコンを含む、方法。
JP2008186372A 2007-07-23 2008-07-17 パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック Active JP5202151B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US96160907P 2007-07-23 2007-07-23
US60/961,609 2007-07-23
US11/895,779 US7652379B2 (en) 2007-07-23 2007-08-27 Bond pad stacks for ESD under pad and active under pad bonding
US11/895,779 2007-08-27

Publications (2)

Publication Number Publication Date
JP2009027167A JP2009027167A (ja) 2009-02-05
JP5202151B2 true JP5202151B2 (ja) 2013-06-05

Family

ID=40176074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008186372A Active JP5202151B2 (ja) 2007-07-23 2008-07-17 パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック

Country Status (6)

Country Link
US (1) US7652379B2 (ja)
JP (1) JP5202151B2 (ja)
KR (1) KR101067358B1 (ja)
CN (1) CN101355068B (ja)
DE (1) DE102008027466A1 (ja)
TW (1) TWI371070B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US20100148218A1 (en) * 2008-12-10 2010-06-17 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same
JP5607994B2 (ja) * 2010-06-15 2014-10-15 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
EP2503594A1 (en) 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
US9773732B2 (en) * 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
US9620460B2 (en) 2014-07-02 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor chip, semiconductor package and fabricating method thereof
KR102161736B1 (ko) 2014-08-13 2020-10-05 삼성전자주식회사 시스템 온 칩, 시스템 온 칩을 포함하는 전자 장치 및 시스템 온 칩의 설계 방법
KR102249172B1 (ko) 2014-09-19 2021-05-11 삼성전자주식회사 불 휘발성 메모리 장치
KR102212558B1 (ko) * 2014-12-22 2021-02-08 삼성전자주식회사 자기 메모리 소자의 제조 방법
FR3050318B1 (fr) * 2016-04-19 2018-05-11 Stmicroelectronics (Rousset) Sas Nouvelle protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre
JP6649189B2 (ja) * 2016-06-27 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US10515874B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10483174B1 (en) * 2018-06-25 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component and package structure having the same
US11508683B2 (en) * 2019-06-17 2022-11-22 Western Digital Technologies, Inc. Semiconductor device with die bumps aligned with substrate balls
KR102558816B1 (ko) 2020-01-07 2023-07-21 양쯔 메모리 테크놀로지스 씨오., 엘티디. 금속-유전체 결합 방법 및 구조
JP2020061580A (ja) * 2020-01-16 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
JP2000208520A (ja) * 2000-01-01 2000-07-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4594599B2 (ja) * 2003-03-31 2010-12-08 セイコーエプソン株式会社 半導体集積回路
JP2005085939A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
US7056820B2 (en) * 2003-11-20 2006-06-06 International Business Machines Corporation Bond pad
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
JP4422004B2 (ja) * 2004-12-02 2010-02-24 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2007087975A (ja) * 2005-09-16 2007-04-05 Ricoh Co Ltd 半導体装置
JP4675231B2 (ja) * 2005-12-28 2011-04-20 パナソニック株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JP2009027167A (ja) 2009-02-05
CN101355068A (zh) 2009-01-28
TWI371070B (en) 2012-08-21
TW200905765A (en) 2009-02-01
CN101355068B (zh) 2010-09-01
US20090026621A1 (en) 2009-01-29
DE102008027466A1 (de) 2009-02-05
KR101067358B1 (ko) 2011-09-23
US7652379B2 (en) 2010-01-26
KR20090010911A (ko) 2009-01-30

Similar Documents

Publication Publication Date Title
JP5202151B2 (ja) パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック
US6313537B1 (en) Semiconductor device having multi-layered pad and a manufacturing method thereof
US20010051426A1 (en) Method for forming a semiconductor device having a mechanically robust pad interface.
JP2005520342A (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
JP2008505506A (ja) 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
JP2012147006A (ja) 能動領域ボンディングの両立性のある高電流構造体
JP2008091454A (ja) 半導体装置及び半導体装置の製造方法
TWI232482B (en) Semiconductor device
US9230909B2 (en) Semiconductor device and manufacturing method thereof, and mounting method of semiconductor device
US10566305B2 (en) Semiconductor device with protection layer surrounding a bonding pad
JP2017045910A (ja) 半導体装置および半導体装置の製造方法
KR20100070633A (ko) 반도체 소자의 본딩 패드 구조 및 그의 제조방법
TW201025442A (en) Passivation structure and fabricating method thereof
JP2015002234A (ja) 半導体装置及びその製造方法
JP2015053371A (ja) 半導体装置およびその製造方法
JP3603673B2 (ja) ボンディングパッド構造の製法
JP2008270366A (ja) 半導体装置及びその製造方法
JPS6322464B2 (ja)
US20040232448A1 (en) Layout style in the interface between input/output (I/O) cell and bond pad
JP2002246411A (ja) 半導体装置及びその製造方法
JP2005302941A (ja) 半導体装置の製造方法
JP2005064193A (ja) 半導体装置及びその製造方法
JP6459690B2 (ja) 電子部品及びその製造方法
JPH03209823A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Ref document number: 5202151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250