JPH1154508A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH1154508A
JPH1154508A JP9204941A JP20494197A JPH1154508A JP H1154508 A JPH1154508 A JP H1154508A JP 9204941 A JP9204941 A JP 9204941A JP 20494197 A JP20494197 A JP 20494197A JP H1154508 A JPH1154508 A JP H1154508A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode portion
electrode
bonding pad
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9204941A
Other languages
English (en)
Inventor
Yoshiyasu Jitsuzawa
佳居 実沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9204941A priority Critical patent/JPH1154508A/ja
Publication of JPH1154508A publication Critical patent/JPH1154508A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 平坦性に優れた層間絶縁膜を得て、半導体装
置としての信頼性を高めること。 【解決手段】 半導体Ｓｉ基板５２の表面には、配線部
５６と電極部１とが形成されている。電極部１はスリッ
ト２〜４により複数の導電部５に細分化されている。こ
のように、電極部１を細分化することで、配線部５６及
び電極部１を覆う絶縁膜８（６）の表面の凹凸が小さく
なって、ＣＭＰによる表面の平坦化処理を良好に行うこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボンディングパッ
ドを備えた半導体装置及び半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】セラミック又は樹脂によって形成された
パッケージに半導体チップを搭載する際には、半導体チ
ップに、パッケージの外に出ているリード端子とを電気
的に接続するためのボンディングパッドが設けられてい
る。図９に従来の半導体チップ５１の概略断面図を示
す。
【０００３】半導体チップ５１は、半導体Ｓｉ基板５２
に形成された図示しないＭＯＳデバイス等の素子を有
し、更にその上に多層配線構造を有している。多層配線
構造は、層間絶縁膜５３、５４、５５、配線層５６、５
７、電極部５８、ボンディングパッド５９、ビアホール
（コンタクトホール）６０、６１、ビアホール埋め込み
プラグ６２、６３、パッシベーション膜６４から構成さ
れている。
【０００４】第１の層間絶縁膜５３は、例えばシリコン
酸化膜からなり、半導体基板５２及びＭＯＳデバイス等
の素子の上に形成されている。第１の配線層５６及び電
極部５８は層間絶縁膜５３の上に形成されている。電極
部５８は図１０に示すように、ボンディングパッド５９
とほぼ等しい大きさで、第１の配線層５６と同一材料に
より同一工程にて形成されている。
【０００５】第２の層間絶縁膜５４、５５は、それぞれ
異なる条件で形成したシリコン酸化膜からなり、配線層
５６及び電極部５８の上に形成されている。第２の配線
層５７及びボンディングパッド５９は層間絶縁層５５の
上に形成されている。ボンディングパッド５９は第２の
配線層５７と同一材料により同一工程にて形成されてい
る。
【０００６】そして、各層間絶縁膜５３、（５４）、５
５の表面は、ＣＭＰ（Chemical Mechanical Polishin
g）法を用いて平坦化されている。ビアホール６０は層
間絶縁膜５４、５５に形成され、このビアホール６０内
に形成されたビアホール埋め込みプラグ６２を介して第
１の配線層５６と第２の配線層５７とが電気的に接続さ
れている。
【０００７】ビアホール６１はビアホール６０よりもは
るかに径が大きく、ビアホール６０と同様層間絶縁膜５
４に形成されている。そして、このビアホール６１を介
して（一部はビアホール６１内に形成されたビアホール
埋め込みプラグ６３を介して）、電極部５８とボンディ
ングパッド５９とが電気的に接続されている。パッシベ
ーション膜６４は、ボンディングパッド５９の表面中央
部を除く半導体チップ５１の表面（層間絶縁膜５５の
上）に形成されている。
【０００８】パッシベーション膜６４から露出したボン
ディングパッド５９の表面中央部には、ボンディングワ
イヤ６５が熱圧着されている。このボンディングワイヤ
６５は、ボンディングパッド５９と図示しないパッケー
ジのリード端子とを電気的に接続する。
【０００９】
【発明が解決しようとする課題】層間絶縁膜５４、５５
をプラズマＣＶＤ法などの手法により配線層５６及び電
極部５８の上に堆積した場合、その表面には下地配線の
凹凸を反映して、図１１に示すように凸部６６が発生す
る。そして、この凸部６６の個々の形状も、下地の凹凸
面の個々の形状を反映してそれぞれ異なったものにな
る。
【００１０】上述したように、従来例にあっては、電極
部５８の幅は、大きなコンタクト部を形成して電気抵抗
の低い接続状態を得るために、ボンディングパッド５９
とほぼ同じ大きさに形成されており、配線層５６の幅よ
りも非常に大きく設定されている。従って、層間絶縁膜
５４の表面の凸部６６の幅も、下地面を反映して、幅の
狭い配線層５６の上の凸部６６ａの幅は狭く、幅の広い
電極部５８の上の凸部６６ｂの幅は大きくなる。
【００１１】この状態で層間絶縁膜５４の表面をＣＭＰ
法により研磨した場合、ＣＭＰ法では、幅の狭い凸部６
６ａよりも幅の広い凸部６６ｂの方が研磨速度が遅いか
ら、幅の広い凸部６６ｂを研磨し終わった頃には、幅の
狭い凸部６６ａの個所は過剰に研磨されてしまってい
て、層間絶縁膜５４の表面の平坦性を損なうばかりか配
線層５６が露出してしまう危惧もある。
【００１２】本発明は、半導体装置及び半導体装置の製
造方法に係り、係る問題点を解消せんとするものであ
る。
【００１３】
【課題を解決するための手段】請求項１の半導体装置
は、ボンディングパッドに絶縁層を介して電気的に接続
される電極部が、ボンディングパッドよりも小さな面積
を有するものである。また、請求項２の半導体装置は、
ボンディングパッドに絶縁層を介して電気的に接続され
る電極部が、スリットを有するものである。
【００１４】また、請求項３の半導体装置は、前記絶縁
層が平坦化されているものである。また、請求項４の半
導体装置は、前記電極部が、前記ボンディングパッドの
下に位置するものである。また、請求項５の半導体装置
は、前記電極部とボンディングパッドとが複数個所で電
気的接続されているものである。
【００１５】また、請求項６の半導体装置は、前記電極
部と同一層に配線部を有するものである。また、請求項
７の半導体装置の製造方法は、半導体基板の表面に、配
線部と電極部とを形成する工程と、前記電極部にスリッ
トを形成する工程と、前記配線部及び電極部を絶縁層で
覆う工程と、前記絶縁層の表面を平坦化する工程と、前
記絶縁層に前記電極部に通じるコンタクトホールを形成
する工程と、前記絶縁層の上に、前記コンタクトホール
を介して前記電極部と接続されるボンディングパッドを
形成する工程と、を含むものである。
【００１６】また、請求項８の半導体装置の製造方法
は、前記配線部と電極部とを形成する工程と前記電極部
にスリットを形成する工程とを同時に行うものである。
また、請求項９の半導体装置の製造方法は、前記絶縁層
の表面を平坦化する工程を、化学的機械的研磨法を用い
て行うものである。すなわち、ボンディングパッドと接
続される電極部を、例えばスリットを入れることによっ
て、その断面形状を小さくすることにより、この電極部
を覆う絶縁膜の表面の凹凸が小さくなって、表面の平坦
化処理を良好に行うことができる。
【００１７】特に、電極部とボンディングパッドとを複
数個所で電気的接続することにより、電極部の面積が小
さくなっているにもかかわらず、配線抵抗の増大を抑制
できる。また、配線部と電極部とを形成する工程と前記
電極部にスリットを形成する工程とを同時に行うことに
より、そのぶん工程数を削減できる。
【００１８】
【発明の実施の形態】本発明を具体化した実施形態を図
面に基づいて説明する。但し、図９〜図１１に示した従
来例と同等の構成部材には同じ符号を用い、その詳細な
説明を省略する。本実施形態が図９に示した従来技術と
異なるのは、図１に示すように、電極部１の形状を櫛形
状にしたことである。
【００１９】すなわち、電極部１には３本のスリット
２、３、４を設けることにより細分化され、残った導電
部５・・の幅は、同一層に形成された配線部５６の内も
っとも幅が広いものとほぼ同じになる。以下、本実施形
態における半導体装置の製造プロセスを図２〜図７に基
づいて説明する。
【００２０】工程１（図２参照）：層間絶縁膜５３の上
に配線層５６及び電極部を形成する。配線層５６及び電
極部１はＡｌを主成分とする合金からなり、共に同一の
リソグラフィ工程及びエッチング工程によりパターニン
グされる。この際、電極部１には、図１の通り、櫛形状
となるようスリット２〜４が形成される。次に、配線層
５６及び電極部１を覆うように、プラズマＣＶＤ法を用
いて絶縁膜（ＳｉＯ2，ＳｉＮ，ＳｉＯＦ，ＢＰＳＧ，
ＰＳＧなど）６を堆積する。この絶縁膜６は高密度プラ
ズマＣＶＤ法を用い、堆積時に基板側電極にバイアス電
圧を印加することにより、スパッタと堆積が同時に進行
して、狭い配線スペース部でもカバレッジ良く堆積され
る。この際、絶縁膜６の表面には下地面の凹凸を反映し
た凸部７・・が形成されるが、電極部１を細分化してい
るので、従来のように極端に大きな凸部は発生しない。
【００２１】工程２（図３参照）：絶縁膜６の上に、今
度は堆積速度が速い条件に設定したプラズマＣＶＤ法を
用いて、絶縁膜８（ＳｉＯ2，ＳｉＮ，ＳｉＯＦ，ＢＰ
ＳＧ，ＰＳＧなど）を厚く堆積する。この絶縁膜８の表
面にも下地絶縁膜６の凹凸を反映して凸部９・・が形成
される。工程３（図４参照）：ＣＭＰ法を用いて、絶縁
膜８の表面の凸部９・・を研磨し、平坦化する。この
際、絶縁膜８の表面には、多少大きさの異なる凸部が存
在するが、従来のように極端な形状差の凸部は存在しな
いので、ＣＭＰによる研磨も膜の表面全体に亘ってほぼ
均一に行われる。
【００２２】工程４（図５参照）：フォトリソグラフィ
技術及びエッチング技術を用いて、層間絶縁膜５４に、
電極部１の各導電部５・・に通じるビアホール１０・・
を形成する。 工程５（図６参照）：ＭＯ−ＣＶＤ法などを用いて、ビ
アホール１０内にタングステンなどからなるビアホール
埋め込みプラグ１１・・を形成する。ビアホール１１か
らはみ出たプラグ材はエッチバックにより除去する。
【００２３】工程６（図７参照）：ビアホール埋め込み
プラグ１１・・と電気的に接続されるように、ボンディ
ングパッド５９を形成し、パッシベーション膜６４を形
成した後、ボンディングパッド５９の表面中央部を露出
させる。以上の通り、本実施形態にあっては、ボンディ
ングパッド５９の下の電極部１を細分化することによ
り、層間絶縁膜８（６）の表面に発生する凸部９・・の
大きさが平均化されて、ＣＭＰによる研磨が膜表面全体
に亘ってほぼ均一に行われる。
【００２４】従って、平坦性に優れた層間絶縁膜を得る
ことができ、その後の配線層５７やボンディングパッド
５９の形成も容易に行え、総じて信頼性の高い半導体チ
ップを得ることができる。尚、本発明にあっては、電極
部１の形状を櫛形状に限定するものではなく、図８に示
すように、中央部にスリット１２を形成することによっ
て電極部１を細分化して導電部５を形成してもよく、ま
た、スリットの数も図１や図８に限定するものではな
い。
【００２５】
【発明の効果】本発明にあっては、平坦性に優れた層間
絶縁膜を得て、半導体装置としての信頼性を高めること
ができる。
【図面の簡単な説明】
【図１】本発明の実施形態における電極部の斜視図。
【図２】本発明の実施形態における半導体装置の製造プ
ロセスを順次示す断面図。
【図３】本発明の実施形態における半導体装置の製造プ
ロセスを順次示す断面図。
【図４】本発明の実施形態における半導体装置の製造プ
ロセスを順次示す断面図。
【図５】本発明の実施形態における半導体装置の製造プ
ロセスを順次示す断面図。
【図６】本発明の実施形態における半導体装置の製造プ
ロセスを順次示す断面図。
【図７】本発明の実施形態における半導体装置の製造プ
ロセスを順次示す断面図。
【図８】本発明の実施形態における電極部の他の例を示
す斜視図。
【図９】従来例における半導体装置の断面図
【図１０】従来例における電極部の斜視図
【図１１】従来例における半導体装置の製造プロセス途
中を示す断面図。
【符号の説明】
１ 電極部 ２〜４、１２ スリット ５ 導電部 ６ 絶縁膜（絶縁層） ８ 絶縁膜（絶縁層） ９ 凸部 １０ ビアホール １１ プラグ ５２ 半導体Ｓｉ基板 ５４、５５ 絶縁膜 ５６ 配線部 ５９ ボンディングパッド

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ボンディングパッドに絶縁層を介して電
    気的に接続される電極部が、ボンディングパッドよりも
    小さな面積を有することを特徴とした半導体装置。
  2. 【請求項２】 ボンディングパッドに絶縁層を介して電
    気的に接続される電極部が、スリットを有することを特
    徴とした半導体装置。
  3. 【請求項３】 前記絶縁層が平坦化されていることを特
    徴とした請求項１又は２に記載の半導体装置。
  4. 【請求項４】 前記電極部は、前記ボンディングパッド
    の下に位置することを特徴とした請求項３に記載の半導
    体装置。
  5. 【請求項５】 前記電極部とボンディングパッドとが複
    数個所で電気的接続されていることを特徴とした請求項
    ４に記載の半導体装置。
  6. 【請求項６】 前記電極部と同一層に配線部を有するこ
    とを特徴とした請求項１乃至５のいずれか１項に記載の
    半導体装置。
  7. 【請求項７】 半導体基板の表面に、配線部と電極部と
    を形成する工程と、 前記電極部にスリットを形成する工程と、 前記配線部及び電極部を絶縁層で覆う工程と、 前記絶縁層の表面を平坦化する工程と、 前記絶縁層に前記電極部に通じるコンタクトホールを形
    成する工程と、 前記絶縁層の上に、前記コンタクトホールを介して前記
    電極部と接続されるボンディングパッドを形成する工程
    と、を含むことを特徴とした半導体装置の製造方法。
  8. 【請求項８】 前記配線部と電極部とを形成する工程と
    前記電極部にスリットを形成する工程とを同時に行うこ
    とを特徴とした請求項７に記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記絶縁層の表面を平坦化する工程を、
    化学的機械的研磨法を用いて行うことを特徴とした請求
    項８又は９に記載の半導体装置の製造方法。
JP9204941A 1997-07-30 1997-07-30 半導体装置及び半導体装置の製造方法 Pending JPH1154508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9204941A JPH1154508A (ja) 1997-07-30 1997-07-30 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9204941A JPH1154508A (ja) 1997-07-30 1997-07-30 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1154508A true JPH1154508A (ja) 1999-02-26

Family

ID=16498887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9204941A Pending JPH1154508A (ja) 1997-07-30 1997-07-30 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1154508A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086589A (ja) * 2001-09-07 2003-03-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2005136201A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
JP2007227827A (ja) * 2006-02-27 2007-09-06 Elpida Memory Inc 半導体装置
JP2011176345A (ja) * 2011-04-15 2011-09-08 Fujitsu Semiconductor Ltd 半導体装置
US8564131B2 (en) 2001-01-15 2013-10-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564131B2 (en) 2001-01-15 2013-10-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003086589A (ja) * 2001-09-07 2003-03-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2005136201A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4599826B2 (ja) * 2003-10-30 2010-12-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
JP2007227827A (ja) * 2006-02-27 2007-09-06 Elpida Memory Inc 半導体装置
JP2011176345A (ja) * 2011-04-15 2011-09-08 Fujitsu Semiconductor Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US5834365A (en) Method of forming a bonding pad
US6653717B2 (en) Enhancement in throughput and planarity during CMP using a dielectric stack containing an HDP oxide
KR100918129B1 (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US6313537B1 (en) Semiconductor device having multi-layered pad and a manufacturing method thereof
US6424036B1 (en) Semiconductor device and method for manufacturing the same
US7042100B2 (en) Damascene interconnection and semiconductor device
US9337090B2 (en) Semiconductor device
US6638867B2 (en) Method for forming a top interconnection level and bonding pads on an integrated circuit chip
TW200405514A (en) A capacitor for a semiconductor device and method for fabrication therefor
KR100437460B1 (ko) 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP2930025B2 (ja) 半導体装置及びその製造方法
US6987057B2 (en) Method making bonding pad
JPH1154508A (ja) 半導体装置及び半導体装置の製造方法
JP3544464B2 (ja) 半導体装置およびその製造方法
JPH1167763A (ja) 半導体装置およびその製造方法
KR100439835B1 (ko) 멀티-플로빙용 패드 및 그 제조방법
JPH10125681A (ja) 半導体装置の製造方法
JP2001156071A (ja) 半導体装置及びその製造方法
KR100302875B1 (ko) 반도체소자의금속플러그형성방법
KR100301045B1 (ko) 반도체소자의다층배선형성방법
JPH1174271A (ja) 半導体装置
JPH06224196A (ja) 半導体集積回路装置
JP2937675B2 (ja) 半導体装置の製造方法
TW389992B (en) Process for producing damascene interconnect with stop layer
KR20020086098A (ko) 다층 배선의 콘택 구조 및 그 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060919