JP2007227827A - 半導体装置 - Google Patents

Abstract

【課題】 半導体装置チップサイズの縮小のためにボンディングパッド下の領域を有効活用する技術の開発が望まれているという問題がある。
【解決手段】本発明においては、ボンディングパッド下の領域にストライプタイプのプラグ用配線を配置し、プラグ用配線とパッド用配線とを導電プラグで接続する構造とする。導電プラグが杭の役目となりパッド用配線の剥れ防止、パッド下の配線の断線を防止する。さらにプラグ用配線により最低パターン率を確保することで、エッチングやＣＭＰ等の条件出しが容易となる。内部回路と同等の微細パターンの配線をパッド下の通過配線として利用でき、かつ拡散歩留りが向上する。
【選択図】 図１

Description

本発明は半導体装置に係り、特にボンディングパッド下の領域に配線パターンを有する半導体装置に関する。

半導体装置の高集積化にともない素子パターンは微細化が進み、その設計ルールは年々微小化されている。しかしながら、これらの素子パターンの微細化の進展に対し半導体装置のボンディングパッドは、ボンディング技術や装置の精度等の制限によりその微細化の進展が少ない。半導体装置、例えば、ダイナミック型ランダムアクセスメモリ（以下、ＤＲＡＭと称する。）においては、大量生産を行なう為にチップサイズの縮小がコスト削減に大きな影響を与える。このチップサイズの縮小のためにボンディングパッドエリアの縮小や、パッドエリアの下の領域の有効活用が必要となる。ボンディングパッドエリアの有効活用として、今まで素子、配線領域以外に形成されていたボンディングパッドを素子、配線領域上に形成することが検討されている。

これらの従来例として２層アルミ配線からなるボンディングパッドを図１５に示す。上層の２アルミパッド用配線２０にて形成されるボンディングパッドの下の領域には、ボンディングパッドと同程度の大きさの下層の１アルミ配線１０が配置されている。ボンディングパッドの上下端においては、内部配線である１アルミパッド接続配線１３と２アルミパッド用配線２０とは１−２層導電プラグ４０により接続される。さらに１アルミ配線１０は、ほぼその全面において１−２層導電プラグ４０によって２アルミパッド用配線２０と接続されている。この１−２層導電プラグ４０は、ボンディングされた２アルミパッド用配線２０が剥がれるのを防止する杭の役目をしている。この構成においてはボンディングパッド下の領域に１アルミ配線１０があることから下層配線層を配線として使用できない。そのためチップサイズの増大につながる。

また、１アルミ配線１０とパッド下の全面１−２層導電プラグ４０を使用しない場合を図１６に示す。図１６においては図１５のボンディングパッド下の１アルミ配線１０の代わりに、信号配線である１アルミ通過配線１２を配置することができる。このようにボンディング時の衝撃により２アルミのボンディングパッドが層間絶縁膜から剥がれないとした場合には、ボンディングパッド下に１アルミ通過配線１２が配置可能となる。しかし図１６のようにパッド下に通過配線を通した場合には、この通過配線１２はボンディングした際の衝撃により、断線してしまう可能性がある。

特許文献１（特開昭５９−１８１０４１）には、このようにボンディングパッド下の領域に下層配線層を配線する技術が開示されている。しかし特許文献１におけるボンディングパッド下の配線はボンディング時の衝撃による断線を防止するために、太い配線幅の配線に限定されている。また特許文献１における構造においては、ボンディングされた２アルミのボンディングパッドが剥がれ易いという問題がある。

さらに、エッチング工程やＣＭＰ（Chemical Mechanical Polish）工程においてはパターンの疎密によりその最適製造条件が異なるという問題がある。図１５においてはボンディングパッド下の領域に下層配線層でボンディングパッドと同程度の大きさのパターンを配置することから他の内部回路部と比較して密なパターンとなる。図１６においてはボンディングパッド下の領域に通過させる配線の本数により、内部回路部と比較して疎パターンとなることがある。従って図１５や図１６のボンディングパッド下の下層配線パターンの疎密状態は、他の内部回路部と比較してパターンの疎密状態が大きく異なることから拡散時のエッチングやＣＭＰ等の条件出しが困難になるという問題がある。

またボンディングパッドエリアの有効活用として下記特許文献がある。特許文献２（特開２００５−１６６９５９）では補強用ビアによりボンディングパッド下のゲート領域を保護している。特許文献３（特開２００５−１１６７８８）ではボンディングパッド下の絶縁膜のストレス緩和のためにビアを設けている。しかし、これらの特許文献においてはボンディングパッド下の領域に微細な配線を配置する技術に関する記載はない。さらに内部回路部におけるパターンの疎密状態と同じくするために、ボンディングパッド下の領域にストライプタイプのプラグ用配線を配置し、プラグ用配線上に導電プラグを設ける技術に関して何ら記載されていない。

特開昭５９−１８１０４１号公報 特開２００５−１６６９５９号公報 特開２００５−１１６７８８号公報

上記したように半導体装置においては、コスト削減のためにチップサイズの縮小が望まれている。このチップサイズの縮小のためにボンディングパッド下の領域の活用が有効である。従ってボンディングパッド下の領域に微細な配線を配置し、ボンディングパッド下の領域を有効活用する技術の開発が望まれている。しかしながらボンディング時の衝撃によるパッド配線の剥れや、通過配線の断線が発生することから、ボンディングパッド下の領域に微細な通過配線を配置することができない。そのためボンディングパッド下の領域を有効活用できないという問題がある。

本発明の目的は、これらの問題に鑑み、ボンディング時の衝撃による配線の剥れや、配線の断線を防止し、かつパッド下に微細化された通過配線が配置できるボンディングパッドを備えた半導体装置を提供することにある。

本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。

本発明の半導体装置は多層配線を有し、最上層の配線層により形成されたボンディングパッドと、該ボンディングパッドの下の領域に第１の下層配線層により形成された第１層プラグ用配線と、前記ボンディングパッドと前記第１層プラグ用配線とを接続する第1の導電プラグとを備えたことを特徴とする。

本発明の半導体装置においては、前記第１層プラグ用配線はストライプ状に平行に複数本配置されたことを特徴とする。

本発明の半導体装置においては、前記第１の導電プラグを形成する導電物は、タングステンを含むアルミよりも硬い導電体及びその合金からなることを特徴とする。

本発明の半導体装置においては、平行に複数本配置された前記第１層プラグ用配線の間に、第１層通過配線を前記第１層プラグ用配線に平行に配置することを特徴とする。

本発明の半導体装置においては、前記ボンディングパッドの下の領域における前記第１層プラグ用配線のパターン率は２０％以上、５０％以下であることを特徴とする。

本発明の半導体装置においては、前記ボンディングパッドの下の領域における前記第１層プラグ用配線と、前記第１層通過配線との合計パターン率は２０％以上、６０％以下であることを特徴とする。

本発明の半導体装置においては、前記第１の下層配線層よりさらに下層の第２の下層配線層により形成された第２層プラグ用配線と、前記第１層プラグ用配線と前記第２層プラグ用配線を接続する第２の導電プラグとを有することを特徴とする。

本発明の半導体装置においては、前記第１の導電プラグと前記第２の導電プラグは、平面的に同じ位置に重なって形成されたことを特徴とする。

本発明の半導体装置においては、前記第１層プラグ用配線はストライプ状に平行に複数本配置され、複数の前記第１層プラグ用配線に直交して前記第２層プラグ用配線はストライプ状に複数本配置されたことを特徴とする。

本発明の半導体装置においては、前記第１層プラグ用配線の間に設けられた第１層通過配線と、前記第２層プラグ用配線の間に設けられた第２層通過配線とを設け、前記第１層通過配線と前記第２層通過配線とを接続することを特徴とする。

本発明においては、ボンディングパッド下の領域にストライプタイプのプラグ用配線を配置し、プラグ用配線とパッド用配線とを導電プラグで接続する構成とする。

下層のプラグ用配線と上層のパッド用配線とは導電プラグにて接続されており、その導電プラグがボンディングパッドを剥がれにくくする杭の役目を果たす。そのためパッド用配線が剥がれるのを防止する効果がある。またボンディング時の衝撃を導電プラグにて吸収する構造になっているので、パッド下の細い配線の断線を防止する効果も得られる。さらにプラグ用配線によりパターン率を確保する。他の内部回路のパターン率に近いパターンの疎密状態とすることで、拡散時のエッチングやＣＭＰ(Chemical Mechanical Polishing)等の条件出しが容易である。内部回路と同等の微細パターンの配線をパッド下の通過配線として利用でき、かつ拡散歩留りが向上する効果が得られる。

以下に、本発明の実施の形態について図面を参照して説明する。

本発明の実施例１について、図１〜図１０を参照して詳細に説明する。図１にボンディングパッドの平面図、図２に図１の線Ｘ１−Ｘ１’における断面図、図３には図１の線Ｙ１−Ｙ１’における断面図を示す。図４に半導体チップのレイアウト図、図５にはボンディングパッド下をＸ方向に通過する配線図を示す。図６にボンディングパッド間をＹ方向に通過する配線図、図７にはボンディングパッド下をＹ方向に通過する配線図を示す。図８にはボンディングパッド下でＸ方向とＹ方向との通過配線を接続する配線図を示す。図９にボンディングパッド内の配線サイズ、図１０にはボンディングパッド間のサイズを示す。

本実施例のボンディングパッドを平面図（図１）と断面図（図２及び図３）を参照して説明する。本実施例においては、３層アルミ製品を例にとり、最上層の配線から３アルミ・２アルミ・１アルミとして説明する。１アルミはＹ方向に配線され、１アルミプラグ用配線１１、１アルミ通過配線１２を備える。２アルミはＸ方向に配線され、２アルミプラグ用配線２１、２アルミ通過配線２２、２アルミパッド接続配線２３を備える。３アルミはボンディングパッドとなる３アルミパッド配線３０を備える。

１アルミプラグ用配線１１と２アルミプラグ用配線２１間は１−２層導電プラグ４１により接続する。２アルミプラグ用配線２１と３アルミパッド配線３０間は２−３層導電プラグ４２により接続する。１−２層導電プラグ４１と２−３層導電プラグとは平面的にはほぼ同じ位置に形成され、重なった構造になっている。この導電プラグ４１，４２はボンディングした際に３アルミパッドが剥がれるのを防ぐとともに、１アルミ通過配線１２及び２アルミ通過配線２２を保護する杭の役割を果たす。

第１の層間絶縁膜２の上面に１アルミのパターンとして１アルミプラグ用配線１１、１アルミ通過配線１２をパターニングする。１アルミプラグ用配線１１は導電プラグを形成するためのアルミ配線であり、１アルミ通過配線１２はボンディングパッド下の領域を通過し、内部回路に接続される配線である。さらに第２の層間絶縁膜３が成膜され、層間絶縁膜３に１アルミプラグ用配線１１と２アルミプラグ用配線２１とを接続する１−２層導電プラグ４１を形成する。層間絶縁膜３の上面に２アルミのパターンとして２アルミプラグ用配線２１、２アルミ通過配線２２、２アルミパッド接続配線２３をパターニングする。２アルミプラグ用配線２１は導電プラグを形成するためのアルミ配線であり、２アルミ通過配線２２はボンディングパッド下の領域を通過し、内部回路に接続される配線である。２アルミパッド接続配線２３はボンディングパッドからの信号を内部回路へ接続するための配線である。

さらに第３の層間絶縁膜４が成膜され、層間絶縁膜４に２アルミプラグ用配線２１と３アルミパッド用配線３０を接続する２−３層導電プラグ４２が形成される。層間絶縁膜４の上面に３アルミのパターンとして３アルミパッド用配線３０をパターニングする。３アルミパッド用配線３０上にポリィミド５が塗布され、３アルミパッド用配線３０上のポリィミド５が開口され、その開口部がボンディングパッド１となる。ボンディングパッド１は、基本としてはポリィミド５が開口された３アルミパッド用配線３０の部分を示す。しかし１アルミプラグ用配線及び２アルミプラグ用配線の外形、又は３アルミパッド用配線３０全体等のほぼ同じ大きさの関連する配線を含む領域をも示すものとする。

ボンディングパッド領域の１アルミプラグ用配線１１はストライプ状にＹ方向、２アルミプラグ用配線２１はストライプ状にＸ方向にそれぞれ直交するようにパターニングされる。その交点において、１アルミプラグ用配線１１と２アルミプラグ用配線２１とは１−２層導電プラグ４１にて接続される。さらにその交点において２アルミプラグ用配線２１と３アルミパッド用配線３０とは、２−３層導電プラグ４２にて接続される。１−２層導電プラグ４１と２−３層導電プラグとは平面的にはほぼ同じ位置に形成され、重なった構造になっている。２アルミを介在しているが、１本のプラグとして機能することになる。このように重ねて設置することで杭の役目をより果たすことになる。また導電プラグはパッドの剥れが防止でき、通過配線の断線を防止できるようにその面積、本数を設定する。

導電プラグの材質はタングステンが使われるのが一般的である。タングステンはアルミよりも硬い材質なので、ボンディングした際の上からの衝撃は、導電プラグの部分にて吸収される。その為細い配線である１アルミ通過配線１２及び２アルミ通過配線２２を、それぞれ１アルミプラグ用配線１１間及び２アルミプラグ用配線２１間を通過させても、その配線がボンディング時の衝撃で断線することは無い。導電プラグの材質としては、タングステンを含めアルミよりも硬い材質（例えばヤング率が大きい材質）であれば特に限定されるものではない。またこれらの合金、あるいはこれらを複数積層したものでもよい。

また、１アルミプラグ用配線１１及び２アルミプラグ用配線２１はポリィミド５が開口されたボンディングパッド１の領域よりやや大きい領域に配置される。ここではそれぞれストライプ状に５本配置されている。この１アルミプラグ用配線１１及び２アルミプラグ用配線２１が存在することで、１アルミ及び２アルミのパターン率を最適化できる。従来例においては図１５、図１６のボンディングパッド下領域ではベタパターン、又はほとんどパターンがない状態である。しかし、１アルミプラグ用配線１１及び２アルミプラグ用配線２１、及び１アルミ通過配線１２及び２アルミ通過配線２２により内部回路部に近いパターンの疎密状態とすることができる。そのため拡散時のエッチングやＣＭＰ等の条件出しが容易になる。最適な条件が得られることで拡散歩留まりが向上する。

次に本実施例を実際の半導体装置に適用した場合を説明する。ここではセンターボンディング仕様のＤＲＡＭに適用している。図４に示すセンターボンディング仕様のＤＲＡＭチップにおいては、４個のメモリセル部６がそれぞれ左右、上下に配置され、その上下間のセンター部にボンディングパッド１が１列に配置されている。それぞれのボンディングパッド１からの信号はセンター部のスペースを使って、それぞれのメモリセル部６に接続される。このボンディングパッドを含む領域のレイアウト幅（Ｈ）は、チップ長辺方向に走る信号線の本数リミットによって決定される場合が多い。本発明においては、本来ボンディングパッド領域以外の信号線領域に走らせる配線をボンディングパッド領域に走らせることができる。そのためチップ長辺方向に走る信号線の本数リミットによって決定されていたレイアウト幅（Ｈ）を縮小することができる。従ってチップサイズの縮小が可能となる。

例えば図５のようにボンディングパッド下に電源線を通す事も可能である。電源線を電源パッドから２系統に分けたい場合、例えばリファレンス系回路の電源と通常回路の電源を別系統の電源線で接続することが可能になる。図５において３個のボンディングパッドをそれぞれＶＤＤパッド１−１、ＧＮＤパッド１−２、信号線パッド１−３とする。ＶＤＤパッド１−１とＧＮＤパッド１−２からは通常回路の電源として図のＹ方向に配線する。またＶＤＤパッド１−１とＧＮＤパッド１−２からはリファレンス系回路の電源として図のＸ方向にそれぞれ２本ずつ配線している。

揺れの少ない安定した電源を必要とするリファレンス系回路に供給する専用電源をリファレンス系の回路が配置されている領域近くまでボンディングパッド下を通して引き回す事が可能となる。したがって、その分本来の信号線を通す領域が確保できるので、チップ サイズの縮小に効果がある。図５においては、説明を簡単化するため１アルミプラグ用配線１１と２アルミプラグ用配線２１、及び１−２層導電プラグ４１と２−３層導電プラグ４２は図示していない。以下同様にアルミプラグ用配線及び層導電プラグの図示を省略することがある。

さらにボンディングパッド領域を挟んだ上下間で信号線、又は電源線を通す必要のある場合を説明する。従来のボンディングパッドでは、図６のようにパッドピッチを広げてピッチＬ２とし信号線領域を確保する必要があり、チップサイズの増大につながる。しかし本発明のボンディングパッド構造においては、図７のようにボンディングパッド下領域に信号線、又は電源線を通すことができる。このため、ボンディングパッド配置のピッチを広げずにピッチＬ１のまま多数の配線や太い電源線を通すことができるので、チップ長辺方向のサイズ縮小に効果がある。また、本発明のパッド構造においては、図８のようにパッド下に通す下層配線の縦配線である１アルミ通過配線１２と横配線の２アルミ通過配線２２をパッド領域で１−２層導電プラグ４１により接続することも可能である。

ボンディングパッドのサイズや各種基準は、パッケージの種類やボンディング装置の性能によって若干異なる。図９にＴＳＯＰパッケージの標準的なボンディング装置を使用した場合を例に、ボンディングパッドのサイズ例を説明する。１アルミプラグ用配線及び２アルミプラグ用配線の外形の１辺ａは８５μmである。２アルミ、及び１アルミプラグ用配線のパターン幅ｂを5μmとすると、その間隔 cは１５μmとなる。従って下層通過配線を通せる領域１箇所のサイズは１５μmとなる。この１５μmの領域には、幅０．５μm、間隔０．５μm、ピッチ１μmで１３本の通過配線を通すことができるので、１箇所のボンディングパッド領域全体では１３（本）Ｘ４（箇所）で、５２本の通過配線を通すことができる。

図４のようなチップにおいて、ボンディングパッド周辺のレイアウト幅(Ｈ)はチップ長辺方向に走る信号線の本数リミットで決定されている。この場合に、本来パッド領域以外の信号線領域に走る信号線５２本をパッド領域に走らせることができることから、最大で５２μm程度レイアウト幅（Ｈ）を縮小することができる。また図９において、アルミプラグ用配線の間隔ｃの領域に電源線を通すこともできる。この場合には１箇所のサイズ１５μmの領域に両側1μmずつの間隔マージンをとったとして、１３μm幅の電源線を通すことができる。１つのパッド領域では１３μmの太さの電源線を４本通すことができるので、最大で５２μm程度レイアウト幅（Ｈ）を縮小することができる。

このようにボンディングパッド領域にプラグ用配線を設けることで、１アルミ及び２アルミのパターン率が最適化できる効果がある。８５μmの中に幅５μmのプラグ用配線ラインを５本配置した場合には、そのパターン率は約３０％となる。このプラグ用配線間に例えば幅０．５μm、１３本の配線を配置すると、そのパターン率は約３７％となる。最大の本数である５２本配線した場合には、そのパターン率は約６０％となる。これらのパターン率であれば、良好なエッチング、ＣＭＰの条件が得られ、微細パターンが形成することができる。そのためアルミ通過配線としても微細パターンが適用可能となる。

一般的に良好なエッチング、ＣＭＰの条件が得られるパターン率としては、２０％〜６０％である。さらに好ましくは４０％〜５０％である。従ってプラグ用配線パターンは、この最低パターン率２０％以上になるように設定すればよい。例えばボンディングパッドの１辺を１００μmとし、プラグ用配線を幅４μmのストライプライン、本数を５本とすればパターン率２０％となる。このようにストライプ状のプラグ用配線パターンにより最低パターン率を確保する。さらに通過配線を幅０．５μm、ピッチ１μmとして配置する。このときは最大７８本配置可能となる。最大本数を配置した場合にはプラグ用配線４ｘ５μm、通過配線０．５ｘ７８μmとなり、パターン率は５９％となる。このようにプラグ用配線パターンにより最低パターン率を確保し、通過配線により内部回路領域のパターン率により近づけることができる。内部回路領域のパターン率により近づけることで通過配線をより微細化することができる。

また図１０において、複数のパッドを並べて配置する場合の隣接するパッドどうしのピッチ基準の最小値は９８μm程度である。パッドサイズが８５μmで、隣接する２パッド間には１３μmのスペースができる。このスペースを利用して、パッド領域を挟んだレイアウト上下間での信号線のやりとりは可能である。しかし１３μmのスペースでは通しきれない多数の配線や太い電源線を通す必要のある場合には、図６のように２パッド間のピッチを広げる必要があり、チップサイズ長辺方向の増大につながる。

本発明のパッドを配置することにより、図７のようにパッド領域を挟んだレイアウト上下間でのやりとり信号をパッド下領域に通す事ができる。そのため隣接する２パッド間のピッチを広げることなく多数の配線や太い電源線のやりとりが可能となり、チップサイズ長辺方向の縮小に効果がある。また、図８のように、パッド下領域の縦方向と横方向の通過配線どうしを導電プラグにて接続することも可能であり、パッド下領域を通しているからといって信号線の引き回しが不自由になる事はない。

本実施例においては、ボンディングパッドの下にプラグ用配線を設け、プラグ用配線とパッド用配線とを導電プラグで接続する。導電プラグの材質を硬い材質とすることで、ボンディングした際の衝撃は、導電プラグの部分にて吸収される。この構成とすることでボンディング時の衝撃によるボンディングパッドの剥れや、パッド下の通過配線の断線を防止できる。さらにプラグ用配線パターンは、この最低パターン率以上になるように設定する。プラグ用配線パターンにより最低パターン率を維持し、通過配線により内部回路領域のパターン率により近づけることで通過配線をより微細化することができる。

実施例２として図１１、１２、１３、１４を参照して説明する。本実施例は通過配線を同一方向に配線する実施例であり、実施例１と同様に３層アルミ製品として説明する。図１１に２アルミと１アルミとをＸ方向に平行配置した実施例の平面図、図１２に図１１の線Ｙ２−Ｙ２’における断面図を示す。図１３に１アルミパターンを配置しない実施例の平面図、図１４に図１３の線Ｙ３−Ｙ３’における断面図を示す。

図１１の平面図、図１２の断面図に示すように、１アルミプラグ用配線１１、１アルミ通過配線１２、２アルミプラグ用配線２１、２アルミ通過配線２２はともに図のＸ方向に伸びるように配置される。２アルミパッド接続配線２３、３アルミパッド用配線３０、層間絶縁膜２，３，４及びポリィミド５は実施例１と同様である。そのために１−２層導電プラグ４１、２−３層導電プラグ４２もそれぞれのプラグ用配線に沿って長方形に形成されている。この実施例は図４のＤＲＡＭにおいてＸ方向の信号配線数が多い場合に適用される実施例である。

さらに図１３の平面図、図１４の断面図には１アルミパターンを無くし、２アルミパターンの１つの配線層のみをボンディングパッド下の領域に配線した実施例を示す。ここでは図１１、図１２に比較し、１アルミプラグ用配線１１、１アルミ通過配線１２、１−２層導電プラグ２１が省略された構成である。他は図１１、図１２と同様であり理解できることから、その説明は省略する。このように、１アルミ、２アルミをどのような方向に配置するかは限定されることなく自由に設定できる。

本実施例においても、ボンディングパッドの下にプラグ用配線を設け、プラグ用配線とパッド用配線とを導電プラグで接続する。導電プラグの材質を硬い材質とすることで、ボンディングした際の衝撃は、導電プラグの部分にて吸収される。この構成とすることでボンディング時の衝撃によるボンディングパッドの剥れや、パッド下の通過配線の断線を防止できる。さらにプラグ用配線パターンは、この最低パターン率以上になるように設定する。プラグ用配線パターンにより最低パターン率を維持し、通過配線により内部回路領域のパターン率により近づけることで通過配線をより微細化することができる。

以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、本願に含まれることはいうまでもない。

実施例１におけるボンディングパッドを説明する平面図である。 図１の線Ｘ１−Ｘ１’における断面図である。 図１の線Ｙ１−Ｙ１’における断面図である。 半導体チップのレイアウト図である。 ボンディングパッド下をＸ方向に通過する配線図である。 ボンディングパッド間をＹ方向に通過する配線図である。 ボンディングパッド下をＹ方向に通過する配線図である。 ボンディングパッド下でＸ方向とＹ方向との通過配線を接続する配線図である。 ボンディングパッド内の配線サイズを示す図である。 ボンディングパッド間のサイズを示す図である。 実施例２における２アルミと１アルミを平行に配置したボンディングパッドの平面図である。 図１１の線Ｙ２−Ｙ２’における断面図である。 実施例２における１アルミパターンを配置しないボンディングパッドの平面図である。 図１３の線Ｙ３−Ｙ３’における断面図である。 従来例の全面プラグを用いたボンディングパッドの平面図である。 従来例の配線を通過させたボンディングパッドの平面図である。

符号の説明

１ ボンディングパッド
２、３、４ 層間絶縁膜
５ ポリィミド
６ メモリセル部
１０、１１ １アルミプラグ用配線
１２ １アルミ通過配線
１３ １アルミパッド接続配線
１４ １アルミ信号配線
２０ ２アルミパッド用配線
２１ ２アルミプラグ用配線
２２ ２アルミ通過配線
２３ ２アルミパッド接続配線
２４ ２アルミ信号配線
３０ ３アルミパッド用配線
４０、４１ １−２層導電プラグ
４２ ２−３層導電プラグ

Claims (10)

1. 多層配線を有する半導体装置において、最上層の配線層により形成されたボンディングパッドと、該ボンディングパッドの下の領域に第１の下層配線層により形成された第１層プラグ用配線と、前記ボンディングパッドと前記第１層プラグ用配線とを接続する第1の導電プラグとを備えたことを特徴とする半導体装置。
2. 前記第１層プラグ用配線はストライプ状に平行に複数本配置されたことを特徴とする請求項１に記載の半導体装置。
3. 前記第１の導電プラグを形成する導電物は、タングステンを含むアルミよりも硬い導電体及びその合金からなることを特徴とする請求項１に記載の半導体装置。
4. 平行に複数本配置された前記第１層プラグ用配線の間に、第１層通過配線を前記第１層プラグ用配線に平行に配置することを特徴とする請求項２に記載の半導体装置。
5. 前記ボンディングパッドの下の領域における前記第１層プラグ用配線のパターン率は２０％以上、５０％以下であることを特徴とする請求項２に記載の半導体装置。
6. 前記ボンディングパッドの下の領域における前記第１層プラグ用配線と、前記第１層通過配線との合計パターン率は２０％以上、６０％以下であることを特徴とする請求項２に記載の半導体装置。
7. 前記第１の下層配線層よりさらに下層の第２の下層配線層により形成された第２層プラグ用配線と、前記第１層プラグ用配線と前記第２層プラグ用配線を接続する第２の導電プラグとを有することを特徴とする請求項１に記載の半導体装置。
8. 前記第１の導電プラグと前記第２の導電プラグは、平面的に同じ位置に重なって形成されたことを特徴とする請求項７に記載の半導体装置。
9. 前記第１層プラグ用配線はストライプ状に平行に複数本配置され、複数の前記第１層プラグ用配線に直交して前記第２層プラグ用配線はストライプ状に複数本配置されたことを特徴とする請求項７に記載の半導体装置。
10. 前記第１層プラグ用配線の間に設けられた第１層通過配線と、前記第２層プラグ用配線の間に設けられた第２層通過配線とを設け、前記第１層通過配線と前記第２層通過配線とを接続することを特徴とする請求項９に記載の半導体装置。
    

Images