JPS62213261A - 長尺素子アレイ部材 - Google Patents

長尺素子アレイ部材

Info

Publication number
JPS62213261A
JPS62213261A JP61056624A JP5662486A JPS62213261A JP S62213261 A JPS62213261 A JP S62213261A JP 61056624 A JP61056624 A JP 61056624A JP 5662486 A JP5662486 A JP 5662486A JP S62213261 A JPS62213261 A JP S62213261A
Authority
JP
Japan
Prior art keywords
wiring
matrix
device array
board
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61056624A
Other languages
English (en)
Inventor
Noriyuki Umibe
紀之 海部
Hiroo Hitotsubashi
一橋　浩夫
Katsumi Komiyama
克美 小宮山
Masayoshi Murata
正義 村田
Satoru Itabashi
板橋　哲
Katsunori Terada
寺田　勝則
Hiromi Kodama
児玉　浩美
Hideyuki Suzuki
秀之 鈴木
Kenji Morimoto
健司 森本
Tetsuya Shimada
哲也 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61056624A priority Critical patent/JPS62213261A/ja
Publication of JPS62213261A publication Critical patent/JPS62213261A/ja
Priority to US07/393,024 priority patent/US4935637A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数の機能素子を一次元的に配列して成る長
尺素子アレイ部材、殊にフルラインの密着型イメージセ
ンサやサーマルヘッド等の長尺素子アレイ部材に関する
。
［従来の技術］ 近年、コンピュータやファクシミリ装置の入出力装置と
して機能素子を一次元的に配列して原稿シートや記録紙
等の被人出物の幅と同じ原寸大の所謂長尺機能素子アレ
イ部材が採用されている。
例えば人力装置としては、機能素子としてフォトセンサ
要素を一列状に並べた密着型イメージセンサが挙げられ
、出力装置としては長尺化サーマルヘッドが挙げられる
。デバイスを構成すると、この様に被人出物の幅と同程
度の長さにすることで、例えば密着、型イメージセンサ
の場合には光学系が小型化できる特別なメカ可動部を必
要としない等の理由のため小型化、高性能化を計ること
が出来る。
ところで前記密着側イメージセンサやサーマルヘッドの
長さはＡ４版（巾２１６ｍｍ）以上が中心である為に複
数の機能素子の夫々を切り変えるために、各機能素子に
スイッチング素子を設けることはコスト面及び技術面か
ら難しく、通常はマトリックス配線してマトリックス駆
動を行っている。
第６図はマトリックス駆動用に機能素子の複数を配線し
た例の回路図である。長尺素子アレイ部１内の機能素子
ｅ＋ｊはｎビットを１ブロツクとしてＮブロックに分割
している。ｅｌＪ（］≦ｉ≦Ｎ、１≦ｊ≦ｎ）は密着型
イメージセンサであれば１ビツトのフォトセンサ要素で
あり、サーマルヘッドであれば１ビツトの発熱体要素で
ある。端子Ｖ１〜Ｖ、、ｖ１〜ｖｏは図示されていない
処理回路と接続されており、（ｍ＋ｎ）個の端子の制御
で゛（ｍＸｎ）個の機能素子を制御している。
［発明が解決しようとする問題点］ 従来、この種の回路配線の構成は長尺素子アレイ部１を
長尺素子アレイ基板、マトリックス回路部２をマトリッ
クス配線板として別々に製作し、所定の個所をワイヤボ
ンディング等で接続していた。第７図および第８図はマ
トリックス配線板の模式的構成図及び模式的斜視図であ
る。絶縁基板７上に第１配線層３．絶縁層８．第２配線
層４が夫々形成され、第１配線層３と第２配線層４とは
スルーホールコンタクト部５で部分的に接続されている
。このようなマトリックス配線板は３層の積層構造が必
要で、プロセスの複雑さ９歩留りの低下等の理由で最終
的にコスト高となる欠点を持っている。また第１配線層
３と第２配線層４が薄い絶縁層（通常１００μｍ以下）
を介して交叉している点が多い為に配線間容量が増し、
高速動作の妨げになる。さらには扱っている電流が微小
の場合（１００〜５００ｍＡ）、スルーホールコンタク
ト部５の形成において、掻く薄い絶縁層（第１配線層３
を形成する際に生じ易い酸化膜、絶縁層８を形成する際
に生ずる残部等）が原因で安定した導通をとるのが技術
的に難しいという問題点があった。
［目　　的］ そこで本発明の目的は前記欠点を解消すべくプロセスの
単純化２歩留り向上、信頼性向上、特性の向上を計り、
低コスト化の実現を容易にする長尺素子アレイ部材を提
供することである。
［問題点を解決するための手段］ 本発明の長尺素子アレイ部材はｎ個の機能素子が一次元
的に配列され、ｍ個を一単位としてＮ個のブロックにブ
ロック化されている長尺素子アレイ部と、ｍ木の電気的
配線が並設されている配線部とを有し、前記各機能素子
の電気的接続部と対応する前記配線とをマトリックス配
線的にワイヤーボンディングで接続される構成とされる
。
［作　　用］ 上記構成の本発明は長尺素子アレイ部と従来のマトリッ
クス配線板を用いず、一層の導電膜で配線パターンが形
成された配線部とを用いて、ワイヤーボンディング法で
前記配線部上の幾本かの配線をまたぎながら長尺素子ア
レイ部の機能素子と前記配線部上の対応する配線とを電
気的に接続してマトリックス配線を行っている為に、プ
ロセスの単純化３歩留り向上、イ３頼性向上、特性の向
上環が計られ、且つ低コスト化の実現を容易にしている
。
［実施例］ 以下図面に基づいて本発明を具体的かつ詳細に説明する
。
第１図は本発明の特徴であるマトリックス配線部の第１
の実施例を示すものである。１０は長尺素子アレイ基板
、１１は配線基板を示しである。
配線基板１１は絶縁基板７上に一層の導電膜１２を所望
の形状にパターンニングした配線部を有し、該配線部は
ボンディングバット６と配線１３とから構成されている
。長尺素子アレイ基板１０内の各機能素子と配線基板ｌ
ｌ内の配線１３はワイヤボンディング法でワイヤ９によ
り電気的に接続されている。このときワイヤ９は配線基
板１１内の配線１３を幾本かをまたいでいる。第２図は
例としてｌブロック内のビットが８　（ｎ＝８）の場合
の配線１３とボンディングバット６とワイヤ９の上方か
ら見た位置関係を示している。第２図ではワイヤ９の片
端の接続部は省略しているが、長尺素子アレイ基板１０
内の個々の機能素子と対応するワイヤとが接続されてい
る。第２図より明らかなように、配線１３とワイヤ９に
よって、マトリックス配線部が構成されている。つまり
、本発明は従来の特別なマトリックス配線板を用いるこ
となくワイヤ９を単に電気的接続のみとしてではなく積
極的にマトリックス配線部の一部として使用することに
より単純な配線構造の配線基板１１との組合せによりマ
トリックス配線を実現している。
このような方法でマトリックス配線部を構成すると、複
雑な作製プロセスを必要とする従来のマトリックス配線
板を使用しなくてよく、低コストで済むだけでなく、ワ
イヤ９とまたがれている配線１３との距離が長い（通常
３００μｍ程度）ため線間容量が実質的に無視すること
が出来、高速駆動が可能となる。またワイヤボンディン
グは実績のある接続法であり、安定した導通が保証され
ている。
次に第３図により第２の実施例を説明する。
この実施例においては１ブロツク内のビット数ｎが大き
くなった場合でも（例えばｎｘ３２またはｎ＝６４）各
ワイヤの長さを最少限にし、且つ各ワイヤの長さを均一
にする構成とすることにより歩留りの更なる向上とコン
パクト化を計ったものである。ここでは説明を簡便にす
る為にブロック内のビット数ｎを４としている。
第３図に示す第２実施例においては、ボンディングバッ
ト６を一直線上に配置し、配線１３をＳ字状にうねらす
ことによりワイヤ９の長さを均一にし、かつ短くするこ
とができ、ワイヤボンディングの作業を単純にし、かつ
歩留りもより向上できる。これは配線１３がボンディン
グバット６に比較して十分に細くかつ自由にパターンニ
ングできることを利用している。更に、この第２の実施
例では第３図に示されるようにブロック内の最終ビット
（図例では第４ビツト）に接続されるべきボンディング
パット６ａと第１ビツトに接続されるべきボンディング
バット６ｂの間に少なくとも（ｎ−２）木（図例では２
本）の配線が設けられ、各ブロックが視覚的に識別され
るのを容易にしている。
次に第３の実施例を第４図に示す。ここではビット数ｎ
＝８としている。配線基板上の配線群をブロック内の上
位ビットに接線すべきグループと下位ビットに接続すべ
きグループの２グループに分け、それぞれのグループ内
のボンディングバット６を直線上に配置し、グループ内
における配線１３をＳ字状にうねらせている。この様に
複数のグループにグループ分けすることにより、グルー
プ内におけるブロック内のボンディングバットの間隔（
例えば６Ｃと６ｄ間）を充分長い部分とすることが出来
、ブロック間に設けられる配線密度をゆるやかにするこ
とが出来る。この実施例ではグループ分は数を２として
いるが、必ずしも２にする必要はない。例えばグループ
数が１の場合が第２実施例であり、グループ数がｎの場
合が第１実施例である。グループ数は配線１３のパター
ンニングの容易さ、ワイヤボンディングの容易さを考慮
して決定すればよい。またグループ分けも各グループ内
のブロック中のビット数は等数の必要もなく異ったビッ
ト数に分けてもよい。
また同一グループ内のボンディングバットは必ずしも直
線上でなくてもよく、例えば第５図のように千鳥状に並
べてもよい。千鳥状に並べることにより隣接するボンデ
ィングバットの距離が増し、ボンディングパット付近の
ワイヤの接触を防ぐことができる。
［効　　果］ 以上説明したように簡単な配線基板とワイヤボンディン
グを用いることにより複雑なマトリックス配線板を用い
ることなくマトリックス配線が可能になり、プロセスの
単純化、歩留りの向上、信頼性の向上、特、性の向上、
低コスト化を計ることができる。
また配線基板上の配線群をグループ分けすることにより
ワイヤボンディングの歩留りの向上、信頼性の向上を計
ることができる。
【図面の簡単な説明】
第１図は本発明の第１の実施例の模式的斜視図、第２図
は第１図の模式的平面図、第３図、第４図、第５図は夫
々本発明の他の実施例を示す模式的配置図、第６図はマ
トリックス！１！勅を示す回路図、第７図は従来例のマ
トリックス配線板の模式的構成平面図、第８図は第７図
のマトリックス配線板の模式的接続を示す斜視図である
。 １は長尺素子アレイ部 ２はマトリックス配線部 ３は第１配線層 ４は第２配線層 ５はスルーポールコンタクト部 ６はボンディングバット ７は絶縁基板 ８は絶縁層 ９はボンディング用ワイヤー １０は長尺素子アレイ基板 ＋１は配線基板 １２は導電膜 １３は配線 である。

Claims (1)

    【特許請求の範囲】
  1. ｎ個の機能素子が一次元的に配列され、ｍ個を一単位と
    してＮ個のブロックにブロック化されている長尺素子ア
    レイ部と、ｍ本の電気的配線が並設されている配線部と
    を有し、前記各機能素子の電気的接続部と対応する前記
    配線とをマトリツクス配線的にワイヤーボンディングで
    接続されている事を特徴とする長尺素子アレイ部材。
JP61056624A 1986-03-14 1986-03-14 長尺素子アレイ部材 Pending JPS62213261A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61056624A JPS62213261A (ja) 1986-03-14 1986-03-14 長尺素子アレイ部材
US07/393,024 US4935637A (en) 1986-03-14 1989-08-10 Linear element array with wire bonding arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61056624A JPS62213261A (ja) 1986-03-14 1986-03-14 長尺素子アレイ部材

Publications (1)

Publication Number Publication Date
JPS62213261A true JPS62213261A (ja) 1987-09-19

Family

ID=13032445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61056624A Pending JPS62213261A (ja) 1986-03-14 1986-03-14 長尺素子アレイ部材

Country Status (2)

Country Link
US (1) US4935637A (ja)
JP (1) JPS62213261A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH03289759A (ja) * 1990-03-08 1991-12-19 Toshiba Corp 半導体装置
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP2003152014A (ja) * 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP4757660B2 (ja) * 2006-02-27 2011-08-24 エルピーダメモリ株式会社 半導体装置
JP6877219B2 (ja) * 2017-03-31 2021-05-26 日本碍子株式会社 センサ素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582562A (en) * 1978-12-18 1980-06-21 Fuji Xerox Co Ltd Pick up unit for original read-in
JPS58140156A (ja) * 1982-02-16 1983-08-19 Canon Inc 固体撮像装置
US4675534A (en) * 1984-04-16 1987-06-23 Canon Kabushiki Kaisha Optical reader with two substrates
JPS62154780A (ja) * 1985-12-27 1987-07-09 Toshiba Corp イメ−ジセンサ

Also Published As

Publication number Publication date
US4935637A (en) 1990-06-19

Similar Documents

Publication Publication Date Title
US4506272A (en) Thermal printing head
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
JPS6344759A (ja) 光電変換装置
JPS62213261A (ja) 長尺素子アレイ部材
KR870009484A (ko) 반도체 이미지센서
US5166700A (en) Thermal print head
JPS58168284A (ja) 多連光結合素子
JPS61248456A (ja) 混成集積回路装置及びそれに使用するリ−ドフレ−ム
JPH028771Y2 (ja)
JPH06278313A (ja) 画像装置
JPH01200971A (ja) サーマルヘッド
JPH028772Y2 (ja)
JPS5895860A (ja) 多層構造半導体装置
JPS60172554A (ja) サ−マルヘツド
JPS60218968A (ja) 光学的読取装置
JPS5845974A (ja) サ−マルヘツド
JPS5950069B2 (ja) 発光表示装置
JPS6134970A (ja) フオトセンサ
JPS6362462A (ja) 光電変換ユニツト
JPS60172555A (ja) サ−マルヘツド
JPH04243163A (ja) 密着型イメージセンサ
JPS61148072A (ja) サ−マルヘツド
JPH02117857A (ja) サーマルヘッド
JPH05308137A (ja) 半導体装置
JPS6110283A (ja) 発光素子アレ−