JP2002222811A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002222811A
JP2002222811A JP2001015671A JP2001015671A JP2002222811A JP 2002222811 A JP2002222811 A JP 2002222811A JP 2001015671 A JP2001015671 A JP 2001015671A JP 2001015671 A JP2001015671 A JP 2001015671A JP 2002222811 A JP2002222811 A JP 2002222811A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
pad opening
insulating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001015671A
Other languages
English (en)
Inventor
Tomoyuki Furuhata
智之 古畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001015671A priority Critical patent/JP2002222811A/ja
Priority to US10/053,910 priority patent/US6828681B2/en
Publication of JP2002222811A publication Critical patent/JP2002222811A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 パッド開口部が達している配線層の下方の層
間絶縁層においてクラックが生じるのが抑えられた半導
体装置およびその製造方法を提供する。 【解決手段】 半導体装置は、保護絶縁層５０と、保護
絶縁層５０において設けられたパッド開口部６０と、パ
ッド開口部が達している配線層とを含む。パッド開口部
が達している配線層４０より下のレベルにおいて第１お
よび第２の配線層３０，３２が設けられている。パッド
開口部が達している配線層４０より下のレベルの第１お
よび第２の配線層３０，３２は、平面的にみてパッド開
口部６０の領域外において形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボンディングパッ
ド領域を有する半導体装置およびその製造方法に関す
る。
【０００２】
【背景技術】現在、半導体装置の微細化の進展に伴い、
半導体装置において配線層が多層にわたって形成されて
いる。半導体装置は、一般に、配線層の最上層に達する
パッド開口部が設けられ、そのパッド開口部において、
外部と配線層の最上層の電気的接続が果たされる。
【０００３】図９に、半導体装置のパッド形成領域を模
式的に示す断面図を示す。一般に、パッド開口部が達し
ている配線層３４０より下のレベルの配線層３３２，３
３０は、パッド開口部３６０の下方の領域においも形成
されている。しかし、パッド開口部３６０の下方の領域
において、配線層３３２，３３０を形成すると、図１０
に示すように、パッド開口部３６０においてワイヤボン
ディングを行う際に、層間絶縁層３２２，３２４におい
てクラック３１０が生じる場合がある。
【０００４】
【発明が解決しようとする課題】本発明の目的は、パッ
ド開口部が達している配線層の下方の層間絶縁層におい
てクラックが生じるのが抑えられた半導体装置およびそ
の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】（半導体装置） （Ａ）本発明の第１の半導体装置は、保護絶縁層と、前
記保護絶縁層において設けられたパッド開口部と、前記
パッド開口部が達している配線層とを含み、前記パッド
開口部が達している配線層より下のレベルにおいて配線
層が設けられ、前記パッド開口部が達している配線層よ
り下のレベルの配線層は、平面的にみて前記パッド開口
部の領域外において形成されている。
【０００６】ここで、「パッド開口部が達している配線
層より下のレベルにある配線層」とは、パッド開口部が
達している配線層が形成されている層間絶縁層より下方
にある層間絶縁層に形成された配線層をいう。
【０００７】本発明においては、パッド開口部が達して
いる配線層より下のレベルにある配線層は、平面的にみ
てパッド開口部の領域外において形成されている。すな
わち、パッド開口部が達している配線層より下のレベル
にある配線層は、パッド開口部の下方の領域には形成さ
れていない。このため、ワイヤボンディングの際に、パ
ッド開口部が達している配線層に衝撃が加わっても、そ
の衝撃を層間絶縁層で受けることができる。その結果、
パッド開口部が達している配線層の下方の層間絶縁層に
おいてクラックが生じるのを抑えることができる。
【０００８】前記パッド開口部が達している配線層は、
１層からなる態様、または、２層からなる態様をとるこ
とができる。
【０００９】前記パッド開口部が達している配線層は、
その厚さが、該パッド開口部が達している配線層より下
のレベルの配線層より厚くすることができる。
【００１０】（Ｂ）本発明の第２の半導体装置は、半導
体層の上方に第１の層間絶縁層を介して形成された第１
の配線層と、前記第１の配線層の上方に第２の層間絶縁
層を介して形成された、パッド部となる第２の配線層
と、前記第２の配線層および前記第２の層間絶縁層上に
形成された保護絶縁層と、前記保護絶縁層に形成された
パッド開口部と、を有する半導体装置であって、前記第
１の層間絶縁層の上面は、鉛直上方に前記保護絶縁層が
形成される第１の領域を有し、前記第１の配線層は、前
記第１の領域上に形成されてなる。
【００１１】前記第１の層間絶縁層の上面は、鉛直上方
に前記パッド開口部が形成される第２の領域をさらに有
し、前記第２の領域上には、主として絶縁層が形成され
てなることができる。
【００１２】前記第１の配線層は、同一層に複数の配線
層をさらに有し、前記複数の配線層は、前記第１の領域
上に形成されてなることができる。
【００１３】（半導体装置の製造方法） （ａ）層間絶縁層の上に、配線層を形成する工程、
（ｂ）前記層間絶縁層および前記配線層の上に、保護絶
縁層を形成する工程、および（ｃ）前記保護絶縁層にお
いて、前記配線層に達するパッド開口部を形成する工
程、を含む、半導体装置の製造方法であって、前記半導
体装置は、前記パッド開口部が達している配線層より下
のレベルに形成された配線層を含み、前記パッド開口部
は、前記パッド開口部が達している配線層より下のレベ
ルの配線層が、平面的にみて該パッド開口部の領域外に
おいて配置されるように、形成される。
【００１４】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
【００１５】［半導体装置］図１は、半導体装置を模式
的に示す平面図である。図２（ａ）は、図１の領域Ａ１
０を拡大した図である。図２（ｂ）は、図２（ａ）にお
けるＡ−Ａ線に沿った断面を模式的に示す断面図であ
る。
【００１６】まず、半導体装置１０００の平面構造を説
明する。半導体装置１０００は、図１に示すように、能
動部１００と、パッド領域２００とを有する。パッド領
域２００は、能動部１００の周辺に形成されている。
【００１７】次に、半導体装置１０００の断面構造を説
明する。能動部における半導体基板１０の表面上には、
半導体素子（図示せず）が形成されている。半導体素子
は、たとえばＭＩＳトランジスタ、メモリトランジスタ
である。半導体基板１０の上には、第１の層間絶縁層２
０が形成されている。第１の層間絶縁層２０の上には、
第１の配線層３０が形成されている。第１の層間絶縁層
２０および第１の配線層３０の上には、第２の層間絶縁
層２２が形成されている。具体的には、上方に後述の保
護絶縁層５０が形成されている第１の層間絶縁層２０の
上面を第１の領域とすると、第１の配線層３０は、第１
の領域の上に形成されている。また、上方に後述のパッ
ド開口部６０が形成されている第１の層間絶縁層２０の
上面を第２の領域とすると、第２の領域の上には、第２
の層間絶縁層２２が形成されている。第２の層間絶縁層
２２において、第１の配線層３０と第２の配線層３２と
を電気的に接続するための第１のプラグ７０が形成され
ている。
【００１８】第２の層間絶縁層２２および第１のプラグ
７０の上には、第２の配線層３２が形成されている。第
２の層間絶縁層２２および第２の配線層３２の上には、
第３の層間絶縁層２４が形成されている。具体的には、
上方に後述の保護絶縁層５０が形成されている第２の層
間絶縁層２２の上面を第３の領域とすると、第２の配線
層３２は、第３の領域の上に形成されている。また、上
方に後述のパッド開口部６０が形成されている第２の層
間絶縁層２２の上面を第４の領域とすると、第４の領域
の上には、第３の層間絶縁層２４が形成されている。
【００１９】第３の層間絶縁層２４の上には、第３の配
線層４０が形成されている。第３の配線層４０の厚さ
は、第１および第２の配線層３０，３２より厚いことが
好ましい。第３の層間絶縁層２４において、第３の配線
層４０と第２の配線層３２とを電気的に接続するための
第２のプラグ７２が形成されている。
【００２０】第３の層間絶縁層２４およびプラグ配線層
４０の上において、保護絶縁層５０が形成されている。
保護絶縁層５０において、パッド開口部６０が形成され
ている。パッド開口部６０は、第３の配線層４０の上面
に達している。パッド開口部６０の幅は、たとえば３０
〜１５０μｍである。パッド開口部６０の平面の面積
は、たとえば３０×３０〜１５０×１５０μｍ2であ
る。このパッド開口部６０において、外部と第３の配線
層４０とを電気的に接続するために、たとえばワイヤボ
ンディングがなされる。
【００２１】次に、本実施の形態における特徴点を説明
する。第３の配線層４０の下のレベルにおいて形成され
た、第１および第２の配線層３０，３２は、平面的にみ
てパッド開口部６０の領域外において形成されている。
つまり、パッド開口部６０の下方の領域において、第１
および第２の配線層３０，３２が形成されていない。こ
のため、たとえばワイヤボンディングの際に、第３の配
線層４０に衝撃が加わっても、その衝撃を層間絶縁層２
０，２２，２４のみで受けることができる。その結果、
第３の配線層４０の下の層間絶縁層２０，２２，２４に
おいてクラックが生じるのを抑えることができる。ま
た、配線層と層間絶縁層との界面において、膜はがれが
生じるのを抑えることができる。
【００２２】［半導体装置の製造方法］以下、図２を参
照して、実施の形態に係る半導体装置の製造方法を説明
する。
【００２３】まず、半導体基板１０の上に、半導体素子
（たとえばＭＩＳトランジスタ，メモリトランジスタ）
を形成する。次に、公知の方法により、酸化シリコンか
らなる第１の層間絶縁層２０を形成する。第１の層間絶
縁層２０は、必要に応じて、化学的機械的研磨法（ＣＭ
Ｐ法）により、平坦化される。
【００２４】次に、第１の層間絶縁層２０の上に、第１
の配線層３０を形成する。第１の配線層３０は、公知の
方法により導電層（たとえばアルミニウム層、アルミニ
ウムと銅との合金層）を形成し、その導電層をパターニ
ングすることにより形成される。第１の配線層３０は、
パッド開口部６０が形成される領域以外の領域に形成さ
れるようにする。
【００２５】次に、第１の配線層３０および第１の層間
絶縁層２０の上において、公知の方法により、酸化シリ
コンからなる第２の層間絶縁層２２を形成する。第２の
層間絶縁層２２は、必要に応じて、ＣＭＰ法により平坦
化される。次に、第２の層間絶縁層２２において、第１
の配線層３０に達するスルーホール２２ａを形成する。
スルーホール２２ａの幅は、たとえば０．２〜０．５μ
ｍである。スルーホール２２ａの平面の面積は、たとえ
ば０．２×０．２〜０．５×０．５μｍ2である。次
に、スルーホール２２ａ内に、第１のプラグ７０を形成
する。第１のプラグ７０は、タングステン層を全面に形
成し、そのタングステン層をエッチバックすることによ
り形成される。
【００２６】次に、第１のプラグ７０および第２の層間
絶縁層２２の上に、第２の配線層３２を形成する。第２
の配線層３２は、公知の方法により導電層（たとえばア
ルミニウム層、アルミニウムと銅との合金層）を形成
し、その導電層をパターニングすることにより形成され
る。第２の配線層３２は、パッド開口部６０が形成され
る領域以外の領域に形成されるようにする。
【００２７】次に、第２の層間絶縁層２２および第２の
配線層３２の上に、公知の方法により、酸化シリコンか
らなる第３の層間絶縁層２４を形成する。第３の層間絶
縁層２４は、必要に応じて、ＣＭＰ法により平坦化され
る。次に、第３の層間絶縁層２４において、第２の配線
層３２に達するスルーホール２４ａを形成する。スルー
ホール２４ａの幅は、たとえば０．２〜０．５μｍであ
る。スルーホール２４ａの平面の面積は、たとえば０．
２×０．２〜０．５×０．５μｍ2である。次に、スル
ーホール２４ａ内に、第２のプラグ７２を形成する。第
２のプラグ７２は、タングステン層を全面に形成し、そ
のタングステン層をエッチバックすることにより形成さ
れる。
【００２８】次に、第３の層間絶縁層２４および第２の
プラグ７２の上に、第３の配線層４０を形成する。第３
の配線層４０は、公知の方法により導電層（たとえばア
ルミニウム層、アルミニウムと銅との合金層）を形成
し、その導電層をパターニングすることにより形成され
る。
【００２９】次に、第３の配線層４０の上に、公知の方
法により、保護絶縁層（たとえば酸化シリコン層）５０
を形成する。次に、リソグラフィ技術を利用して、保護
絶縁層４０を選択的にエッチングすることにより、第３
の配線層４０に達するパッド開口部６０を形成する。パ
ッド開口部６０は、第１および第２の配線層３０，３２
が平面的にみてパッド開口部６０の領域外において配置
されるように、形成される。
【００３０】（作用効果）本実施の形態に係る半導体装
置の製造方法の作用効果を説明する。
【００３１】本実施の形態においては、第１および第２
の配線層３０，３２をパッド開口部６０の領域外におい
て形成されるようにしている。このため、パッド開口部
６０の下方の領域において、第１および第２の配線層３
０，３２が形成されていない。その結果、ボンディング
の際にかかる応力は、第１〜第３の層間絶縁層２０，２
２，２４のみで受けることができる。このため、第１〜
第３の層間絶縁層２０，２２，２４においてクラックが
生じるのを抑えることができる。また、層間絶縁層と配
線層との界面において、膜はがれが生じるのを抑えるこ
とができる。
【００３２】［変形例］本実施の形態は、次の変形が可
能である。
【００３３】（１）上記の実施の形態においては、第３
の配線層４０は、１層であった。しかし、図３に示すよ
うに、第３の配線層１４０は、２層構造であってもよ
い。具体的には、第３の配線層１４０は、次の構成を有
することができる。第３の配線層１４０は、下部配線層
１４０ａと上部配線層１４０ｂとを有する。下部配線層
１４０ａの上に絶縁層８０が設けられ、その絶縁層８０
において貫通孔８２が設けられている。上部配線層１４
０ｂは、貫通孔８０を充填するようにして形成され、か
つ、絶縁層８０の上にも形成されている。
【００３４】なお、第３の配線層１４０は、３層以上か
らなってもよい。
【００３５】（２）第２の配線層３２と第３の配線層４
０とを電気的に接続するための第２のプラグ７２におけ
る構成は、次の構成であることもできる。図４に示すよ
うに、第２のプラグ７２と第３の層間絶縁層２４との間
において、チタン膜９０および窒化チタン膜９２が介在
していてもよい。チタン膜９０の厚さは、たとえば１０
〜２０ｎｍである。窒化チタン膜９２の厚さは、たとえ
ば２０〜８０ｎｍである。
【００３６】チタン膜９０と窒化チタン膜９２と第２の
プラグ７２とは、たとえば次のようにして形成すること
ができる。まず、図５に示すように、第２の層間絶縁層
２４において、第２の配線層３２に達するスルーホール
２４ａを形成する。次に、全面に、チタン膜９０および
窒化チタン膜９２とを順次堆積する。次に、タングステ
ン層７２ａを堆積する。次に、図６に示すように、タン
グステン層７２ａを平坦化し、第２のプラグ７２を形成
する。次に、第２の層間絶縁層２４の上に形成された、
チタン膜９０および窒化チタン膜９２とを除去する。チ
タン膜９０および窒化チタン膜９２の除去方法は、たと
えば、ＣＭＰ法により研磨して除去する方法、リソグラ
フィ技術を利用して選択的にエッチング除去する方法を
挙げることができる。
【００３７】（３）第１のプラグ７０は、変形例（２）
における第２のプラグ７２と同様の構成をとることがで
きる。
【００３８】（４）変形例（２）において、図７に示す
ように、チタン膜９０および窒化チタン膜９２を除去す
ることなく、チタン膜９０および窒化チタン膜９２を、
第２の層間絶縁層２４と第３の配線層４０との間に介在
させてもよい。
【００３９】（５）第３の配線層４０の上に、反射防止
膜を形成してもよい。なお、反射防止膜を形成した場合
には、ボンディングボールと第３の配線層４０との密着
性を向上させる観点から、パッド開口部６０における反
射防止膜を除去することが好ましい。反射防止膜は、た
とえば、窒化チタン膜からなる。窒化チタン膜の厚さ
は、たとえば２０〜８０ｎｍである。
【００４０】（６）上記実施の形態においては、第３の
配線層４０の下の配線層は、第１の配線層および第２の
配線層であり、２層であった。しかし、第３の配線層４
０の下の配線層は、１層であってもよく、または、３層
以上であってもよい。
【００４１】（７）第１のプラグ７０は、図８に示すよ
うに、千鳥状に形成することができる。また、第２のプ
ラグ７２も、図８に示すように、千鳥状に形成すること
ができる。第２のプラグ７２は、第１のプラグと平面的
にみて重ならないように、形成することができる。
【００４２】図２（ｂ）及び図８のように、第１の配線
層３０と第２の配線層３２とを、複数の第１のプラグ７
０を介して接続することで、仮に複数の第１のプラグ７
０のいずれかが非導電状態となった場合でも、他の第１
のプラグ７０を介して確実に第１と第２の配線層を電気
的に接続することができる。また、複数のプラグにする
ことで、エレクトロマイグレーション耐性を良好にする
ことができる。第２のプラグ７２を複数設けた場合につ
いても、複数の第１のプラグ７０と同じく、第２の配線
層３２と第３の配線層４０との電気的接続の信頼性を高
め、エレクトロマイグレーションを良好にすることがで
きる。
【００４３】また、第２のプラグ７２を第１のプラグ７
０と平面的にみて重ならないように配置することで、第
１と第２のプラグ間の電気抵抗を下げることができる。
【００４４】本発明は、上記の実施の形態に限定され
ず、本発明の要旨を超えない範囲で種々の変更が可能で
ある。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置を模式的に示す平
面図である。
【図２】（ａ）は図１のＡ１０の領域を拡大した平面図
であり、（ｂ）は（ａ）のＡ−Ａ線に沿った断面を模式
的に示す断面図である。
【図３】変形例に係る半導体装置を模式的に示す断面図
である。
【図４】プラグの変形例を模式的に示す断面図である。
【図５】変形例に係るプラグの形成工程を模式的に示す
断面図である。
【図６】変形例に係るプラグの形成工程を模式的に示す
断面図である。
【図７】変形例に係る半導体装置の一部を模式的に示す
断面図である。
【図８】第１のプラグと第２のプラグとの平面パターン
を示す平面図である。
【図９】（ａ）は従来例に係る半導体装置を模式的に示
す平面図であり、（ｂ）は（ａ）のＢ−Ｂ線に沿った断
面を模式的に示す断面図である。
【図１０】従来例に係る半導体装置の問題点を模式的に
示す図である。
【符号の説明】
１０ 半導体基板 ２０ 第１の層間絶縁層 ２２ 第２の層間絶縁層 ２４ 第３の層間絶縁層 ３０ 第１の配線層 ３２ 第２の配線層 ４０ 第３の配線層 ５０ 保護絶縁層 ６０ パッド開口部 ７０ 第１のプラグ ７２ 第２のプラグ ８０ 絶縁層 ８２ 貫通孔 ９０ チタン膜 ９２ 窒化チタン膜 １００ パッド領域 ２００ 能動部 １０００ 半導体装置

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 保護絶縁層と、 前記保護絶縁層において設けられたパッド開口部と、 前記パッド開口部が達している配線層とを含み、 前記パッド開口部が達している配線層より下のレベルに
    おいて配線層が設けられ、 前記パッド開口部が達している配線層より下のレベルの
    配線層は、平面的にみて前記パッド開口部の領域外にお
    いて形成されている、半導体装置。
  2. 【請求項２】 請求項１において、 前記パッド開口部が達している配線層は、１層からな
    る、半導体装置。
  3. 【請求項３】 請求項１において、 前記パッド開口部が達している配線層は、２層からな
    る、半導体装置。
  4. 【請求項４】 請求項１〜３のいずれかにおいて、 前記パッド開口部が達している配線層は、その厚さが、
    該パッド開口部が達している配線層より下のレベルの配
    線層より厚い、半導体装置。
  5. 【請求項５】 半導体層の上方に第１の層間絶縁層を介
    して形成された第１の配線層と、 前記第１の配線層の上方に第２の層間絶縁層を介して形
    成された、パッド部となる第２の配線層と、 前記第２の配線層および前記第２の層間絶縁層上に形成
    された保護絶縁層と、 前記保護絶縁層に形成されたパッド開口部と、を有する
    半導体装置であって、 前記第１の層間絶縁層の上面は、鉛直上方に前記保護絶
    縁層が形成される第１の領域を有し、 前記第１の配線層は、前記第１の領域上に形成されてな
    る、半導体装置。
  6. 【請求項６】 請求項５において、 前記第１の層間絶縁層の上面は、鉛直上方に前記パッド
    開口部が形成される第２の領域をさらに有し、 前記第２の領域上には、主として絶縁層が形成されてな
    る、半導体装置。
  7. 【請求項７】 請求項５または６において、 前記第１の配線層は、同一層に複数の配線層をさらに有
    し、 前記複数の配線層は、前記第１の領域上に形成されてな
    る、半導体装置。
  8. 【請求項８】 （ａ）層間絶縁層の上に、配線層を形成
    する工程、（ｂ）前記層間絶縁層および前記配線層の上
    に、保護絶縁層を形成する工程、および（ｃ）前記保護
    絶縁層において、前記配線層に達するパッド開口部を形
    成する工程、を含む、半導体装置の製造方法であって、 前記半導体装置は、前記パッド開口部が達している配線
    層より下のレベルに形成された配線層を含み、 前記パッド開口部は、前記パッド開口部が達している配
    線層より下のレベルの配線層が、平面的にみて該パッド
    開口部の領域外において配置されるように、形成され
    る、半導体装置の製造方法。
  9. 【請求項９】 請求項８において、 前記パッド開口部が達している配線層は、１層からな
    る、半導体装置の製造方法。
  10. 【請求項１０】 請求項８において、 前記パッド開口部が達している配線層は、２層からな
    る、半導体装置の製造方法。
  11. 【請求項１１】 請求項８〜１０のいずれかにおいて、 前記パッド開口部が達している配線層は、その厚さが、
    該パッド開口部が達している配線層より下のレベルの配
    線層より厚い、半導体装置の製造方法。
JP2001015671A 2001-01-24 2001-01-24 半導体装置およびその製造方法 Pending JP2002222811A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001015671A JP2002222811A (ja) 2001-01-24 2001-01-24 半導体装置およびその製造方法
US10/053,910 US6828681B2 (en) 2001-01-24 2002-01-24 Semiconductor devices having contact pads and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001015671A JP2002222811A (ja) 2001-01-24 2001-01-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002222811A true JP2002222811A (ja) 2002-08-09

Family

ID=18882179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001015671A Pending JP2002222811A (ja) 2001-01-24 2001-01-24 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6828681B2 (ja)
JP (1) JP2002222811A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363173A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp 半導体装置および半導体装置の製造方法
WO2005083767A1 (ja) * 2004-02-26 2005-09-09 Renesas Technology Corp. 半導体装置
JP2008028400A (ja) * 2006-07-21 2008-02-07 Dongbu Hitek Co Ltd 半導体チップ
US7888802B2 (en) 2008-12-18 2011-02-15 Samsung Electronics Co., Ltd. Bonding pad structure and manufacturing method thereof
WO2015050000A1 (ja) * 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
JP2015173284A (ja) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． パッド構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
WO2008020402A2 (en) * 2006-08-17 2008-02-21 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
DE102008042106A1 (de) 2008-09-15 2010-03-18 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum Verkapseln
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
JPS6481236A (en) 1987-09-24 1989-03-27 Hitachi Ltd Semiconductor integrated circuit device
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad
US5834125A (en) * 1993-06-16 1998-11-10 Integrated Device Technology, Inc. Non-reactive anti-reflection coating
JPH08213422A (ja) 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US5939790A (en) * 1996-04-09 1999-08-17 Altera Corporation Integrated circuit pad structures
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US6197685B1 (en) * 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
JP3660799B2 (ja) 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363173A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp 半導体装置および半導体装置の製造方法
WO2005083767A1 (ja) * 2004-02-26 2005-09-09 Renesas Technology Corp. 半導体装置
US7701063B2 (en) 2004-02-26 2010-04-20 Renesas Technology Corp. Semiconductor device
US8178981B2 (en) 2004-02-26 2012-05-15 Renesas Electronics Corporation Semiconductor device
JP2008028400A (ja) * 2006-07-21 2008-02-07 Dongbu Hitek Co Ltd 半導体チップ
US7888802B2 (en) 2008-12-18 2011-02-15 Samsung Electronics Co., Ltd. Bonding pad structure and manufacturing method thereof
JP2015173284A (ja) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． パッド構造
US9699897B2 (en) 2012-09-28 2017-07-04 Taiwan Semiconductor Manufacturing Company Limited Pad structure
WO2015050000A1 (ja) * 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
JPWO2015050000A1 (ja) * 2013-10-04 2017-03-09 ソニー株式会社 半導体装置および固体撮像素子
US10026769B2 (en) 2013-10-04 2018-07-17 Sony Corporation Semiconductor device and solid-state imaging device
US10804313B2 (en) 2013-10-04 2020-10-13 Sony Corporation Semiconductor device and solid-state imaging device

Also Published As

Publication number Publication date
US20020121701A1 (en) 2002-09-05
US6828681B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
US7067928B2 (en) Method of forming a bonding pad structure
JP4136053B2 (ja) 多層パッドを具備した半導体素子及びその製造方法
JP2916326B2 (ja) 半導体装置のパッド構造
US7148575B2 (en) Semiconductor device having bonding pad above low-k dielectric film
US6746951B2 (en) Bond pad of semiconductor device and method of fabricating the same
JP2002222811A (ja) 半導体装置およびその製造方法
KR100284738B1 (ko) 다층금속배선을갖는반도체소자의패드및그제조방법
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
JP3923440B2 (ja) ボンディングパッド下部に補強構造を有する半導体素子及びその製造方法
JP2007214349A (ja) 半導体装置
JP4001115B2 (ja) 半導体装置及びその製造方法
KR19990052264A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
JP2964999B2 (ja) 半導体装置及びその製造方法
JP2004247522A (ja) 半導体装置及びその製造方法
JP2007129030A (ja) 半導体装置及びその製造方法
JP2005019696A (ja) 半導体装置およびその製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
JP2006041552A (ja) 半導体装置及びその製造方法
JP4209033B2 (ja) 半導体装置の製造方法
KR100498647B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2007227970A (ja) 半導体装置及びその製造方法
US8278754B2 (en) Metal line in semiconductor device and method for forming the same
JP2007027234A (ja) 半導体装置及びその製造方法
JPH0462855A (ja) 半導体装置およびその製造方法
KR20020060452A (ko) 반도체 집적 회로 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031216