JP2008028400A - 半導体チップ - Google Patents
半導体チップ Download PDFInfo
- Publication number
- JP2008028400A JP2008028400A JP2007190889A JP2007190889A JP2008028400A JP 2008028400 A JP2008028400 A JP 2008028400A JP 2007190889 A JP2007190889 A JP 2007190889A JP 2007190889 A JP2007190889 A JP 2007190889A JP 2008028400 A JP2008028400 A JP 2008028400A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- metal wiring
- interlayer insulating
- insulating film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】実施例は、半導体チップ上部のチップパッドを通じて加えられる外部荷重に対する層間絶縁膜の構造的強度を改善する。
【解決手段】実施例による半導体チップは、半導体基板上に形成される半導体素子と、該半導体素子を電気的に連結するための複数の金属配線層と、前記半導体素子と金属配線層の間及び前記複数の金属配線層の間に形成される層間絶縁膜と、及び最上側に位置する層間絶縁膜上に形成されて外部回路と電気的に連結される導電性パッドと、が含まれて、少なくとも一つ以上の金属配線層は前記導電性パッドの下側で前記層間絶縁膜を間に置いて分離形成されることで前記導電性パッドの一部領域の下のみに形成されることを特徴とする。
【選択図】図3
【解決手段】実施例による半導体チップは、半導体基板上に形成される半導体素子と、該半導体素子を電気的に連結するための複数の金属配線層と、前記半導体素子と金属配線層の間及び前記複数の金属配線層の間に形成される層間絶縁膜と、及び最上側に位置する層間絶縁膜上に形成されて外部回路と電気的に連結される導電性パッドと、が含まれて、少なくとも一つ以上の金属配線層は前記導電性パッドの下側で前記層間絶縁膜を間に置いて分離形成されることで前記導電性パッドの一部領域の下のみに形成されることを特徴とする。
【選択図】図3
Description
本実施例は、半導体素子に関するものである。
一般に、半導体チップ内に形成された複数の半導体素子はチップ上部に形成された導電性パッドによって外部回路と電気的に連結される。
すなわち、図1で見るように、半導体チップ100は、その上面に複数の導電性パッド200を含んで、このパッド200にポンディングワイヤ300を形成してリードフレームなどと連結される。
半導体基板にはMOSトランジスターなどのような複数の単位半導体回路素子が形成されていて、これら単位回路素子を相互連結するために複数の金属配線層が形成される。
そして、単位回路素子及び金属配線層を相互絶縁するための複数の層間絶縁膜が形成される。そして、それぞれの単位回路素子と金属配線層は層間絶縁膜を貫通して形成される複数のコンタクトプラグを通じて電気的に連結される。
半導体チップの上面で外部回路と電気的に連結されるチップパッドも最上層の層間絶縁膜を貫通するコンタクトプラグを通じて最上層の金属配線層と電気的に連結される。よって、半導体基板の上に形成された複数の半導体素子はコンタクトプラグ、金属配線層及びチップパッドを通じて外部回路と連結されることができる。
図2(a)及び図2(b)を通じてチップパッド構造を見ると、チップパッド200下には複数の金属配線層及び複数の層間絶縁膜が積層されている。
図2(a)には最上層の金属配線層と電気的に連結されるための複数のコンタクトプラグの配列状態が示されていて、図2(b)には半導体基板(substrate)に形成された半導体素子を含んだ全体半導体チップの断面が示されている。
先ず、図2(a)を参照すると、チップパッド200真下に配列された複数のコンタクトプラグC3が全体的に菱形または正四角形形態で配置されることを見られる。
そして、図2(b)を参照すると、コンタクトプラグC3は再び最上層の金属配線層M2に連結されて、金属配線層M2は再びコンタクトプラグC2を通じて最下層の第1金属配線層M1と連結される。チップパッド200、金属配線層M1、M2はすべて層間絶縁膜D1、D2によって絶縁される。
そして、前記第1金属配線層M1は、PMD(Polysilicon-Metal Dielectric)によって半導体素子と絶縁されながら、コンタクトプラグC1によってトランジスターを構成するゲート電極202またはソース/ドレーン拡散領域204と選択的に接続される。ここで、図2(a)は説明の便宜上各構成要素を概略的に示したものであり、実際構成要素の寸法を反映するものではない。
上述した構造の半導体チップでは、その上面に形成されたチップパッド200を通じて製品の状態をテストするか、または最終製品のためのパッケージ形成の前にリードフレームなどと連結するためにワイヤポンディングを形成するようになる。
そして、テスト用プローブ(Prove)またはポンディングワイヤによってチップパッドに相当な荷重が加えられるようになる。一般に、半導体チップに形成された半導体素子及び金属配線層の間の絶縁層は酸化膜を利用しているが、酸化物は割れ目(Crack)に非常に脆弱な材質である。
したがって、ワイヤポンディングまたはテストプロービング(Probing)作業時に無理な荷重によって層間絶縁膜に割れ目が発生することがあるし、窮極的には素子の動作不良を引き起こすようになる。チップパッドに無理な荷重が加えられると、チップパッド真下の最上層の層間絶縁膜に直接的に割れ目の発生が惹起されるが、発生された割れ目によるストレスがその下部に積層された層間絶縁膜にも転嫁されてすべての層間絶縁膜に割れ目が発生するようになる。
実施例(embodiment)は、半導体チップ上部のチップパッドを通じて加えられる外部荷重に対する層間絶縁膜の構造的強度を改善するようにする。
実施例による半導体チップは、半導体基板上に形成される半導体素子と、該半導体素子を電気的に連結するための複数の金属配線層と、前記半導体素子と金属配線層との間及び前記複数の金属配線層の間に形成される層間絶縁膜と、及び最上側に位置する層間絶縁膜上に形成されて外部回路と電気的に連結される導電性パッドと、が含まれて、少なくとも一つ以上の金属配線層は前記導電性パッドの下側で前記層間絶縁膜を間に置いて分離形成されることで、前記導電性パッドの一部領域の下のみに形成されることを特徴とする。
以下、添付した図面を参照して実施例による半導体チップのチップパッド構造を詳しく説明する。添付した図面らはすべて説明の便宜上一部構成要素を誇張するか、または略して示したものであり、図面上の寸法が実際製品の寸法を反映するものではない。
先ず、本実施例による半導体チップは、半導体基板に形成された複数の半導体素子と、該半導体素子を電気的に連結する複数の金属配線層と、半導体素子と前記金属配線層の間及び前記複数の金属配線層の間に位置する複数の層間絶縁膜らと、最上層の層間絶縁膜の上に形成されて外部回路と電気的に連結される導電性パッドを含む。
ここで、半導体素子は、MOSトランジスター及び/またはCMOSイメージ素子の場合フォトダイオードを含むことができる。複数の半導体素子を形成した後その上に例えばPMD層間絶縁膜を形成して、多層相互接続工程を通じて複数の金属配線層及び層間絶縁膜らが順次に積層される。
単位半導体素子を形成するための工程、多層相互接続工程などは一般的な半導体製造工程によって進行できることを当業者なら容易に理解することができる。
半導体チップの上面には外部回路との電気的接続のための導電性パッドが形成されるが、図3(a)で見るように、実施例による導電性チップパッド200はパッド中央部220及びパッド周辺部240で定義される。
ここで、パッド中央部220はパッドの中央領域を示して、パッド周辺部240はパッド中央部220を取り囲む周辺領域を示す。特に、パッド200真下に形成される最上層の金属配線層M2は、図3(b)に示されているように、パッド中央部220を除いた残りの領域、すなわちパッド周辺部240のみに形成されることが望ましい。
最上層の金属配線層M2と導電性パッド200の接続は、最上層の層間絶縁膜を貫通して形成される複数のコンタクトプラグC3を通じて行われるが、図3(a)で見るように、コンタクトプラグC3らはすべてパッド周辺部240に形成される。
図3(b)を参照すると、本実施例による半導体チップでは、導電性パッド200下に形成された複数の金属配線層M1、M2のうち少なくとも一つM2がパッド中央部220を除いた残りパッド周辺部領域240に形成されて、パッド周辺部240のみに形成された第2金属配線層M2の上部及び下部に形成された層間絶縁膜D12はパッド中央部220下の領域を通じてお互いに連続されるように形成される。
詳しく、提案される実施例の半導体チップには外部回路との電気接続のための導電性パッド200が上部に形成される。そして、前記導電性パッド200の下側には半導体素子の層間接続のために第3コンタクトプラグC3が形成されるが、前記第3コンタクトプラグC3は前記導電性パッド200の下側領域すべてに形成されないで、前記導電性パッド200の中央一部を除いた周辺領域に形成される。
すなわち、前記導電性パッド200に接触する第3コンタクトプラグC3は前記導電性パッド200の下側で前記層間絶縁膜D12を間に置いて二つの領域で分けて形成されて、それぞれの第3コンタクトプラグC3は下には第2金属配線層M2が形成されて、前記第2金属配線層M2の下には第2コンタクトプラグC2が形成される。
ここで、前記第2金属配線層M2と第2コンタクトプラグC2も前記層間絶縁膜D12を間に置いて二つの領域で分けて形成される。
したがって、前記第3コンタクトプラグC3、第2金属配線層M2及び第2コンタクトプラグC2は一つの層間絶縁膜M12によって分離したまま前記導電性パッド200の下部に形成される。
ワイヤポンディングまたはテスト作業時、主にパッド中央部220に荷重が集中されることがあるが、図3(b)で見るように、パッド中央部220下に形成された層間絶縁膜D12は従来に比べてより厚く形成されることができて、外部荷重に対する構造的強度が著しく向上することができる。
すなわち、実施例よるチップパッド構造では、少なくとも一つ以上の金属配線層がパッド周辺部の下の領域のみに形成されて、その上部及び下部の層間絶縁膜がパッド中央部220を通じて連続されて形成される。よって、前記パッド中央部220下の層間絶縁膜D12は従来の構造と比べる時、約2.5倍以上の厚さで形成されることができる。よって、外部荷重に対する構造的強度が向上するので、層間絶縁膜内の割れ目発生が著しく減少される。
図3(b)には前記パッド周辺部240に第2金属配線層M2だけが形成されるものとして示されて、前記層間絶縁膜D12が前記第2金属配線層M2の間のパッド中央部220に形成されることが示されている。一方、前記第2金属配線層M2と共に第1金属配線層M1もパッド周辺部240領域に形成されることができるし、これは図3(c)に示されている。
図3(c)を参照すると、導電性パッド200下に積層された複数の金属配線層M1、M2すべてをパッド周辺部240下の領域のみに形成して、前記導電性パッド200下には積層された複数の層間絶縁膜すべてがパッド中央部220でお互いに連続されるように形成される。
すなわち、前記パッド中央部220下の領域で連続される層間絶縁膜D4を通じて前記導電性パッド200に加えられる外部荷重に対する構造的強度を極大化することができる。
一方、図3(b)及び図3(c)の層間絶縁膜D12、D4の構造は導電性パッド200に加えられる外部荷重に対する緩衝役割を遂行するように構成されている。そして、緩衝效果を増加させるために前記パッド中央部220が占める面積を導電性パッド200の全体面積に対して25%〜50%で維持しておくことができる。そして、前記パッド中央部220の一側の長さを前記導電性パッド200一側長さの50〜70%でデザインしても良い。
前記パッド中央部220の面積が全体パッド面積の25%未満の場合には緩衝效果が落ちて、反対に50%超過の場合は導電性パッド200を形成する前最上層の層間絶縁膜のCMP(Chemical Mechanical Polishing)工程ディッシング(Dishing)現象が発生することがある。
また、パッド周辺部240では相変らず従来の構造のように金属配線層及び層間絶縁膜が繰り返し積層された構造になっているから、割れ目に対する構造的強度は相変らず脆弱なことがある。
しかし、前記導電性パッド200に加えられる荷重は主に、パッド中央部220に集中されるから、パッド周辺部240が従来と類似の構造であるとしても割れ目の発生率は著しく低下されることができる。但し、パッド周辺部240の構造的強度をさらに補強するために、各層の層間絶縁膜に形成されるコンタクトプラグC2、C3の中心線L2、L3が各層別にお互いに交差されるように形成することが望ましい。
さらに詳しく説明すると、図3(b)で見るように、パッド200と第2金属配線層M2を接続するコンタクトプラグC3の中心線をL3として、第2金属配線層M2及び第1金属配線層M1を接続するコンタクトプラグC2の中心線をL2とする時、L2及びL3が一直線をなさないで交差されるように配置される。
したがって、コンタクトプラグの形成による層間絶縁膜の欠損領域がお互いに重畳されないで交差されることができるので、割れ目に対する構造的強度が向上することができる。ここで、“コンタクトプラグの中心線が各層別で交差”されるということは、図3(b)で見るように、各層に形成されたコンタクトプラグの中心線が一直線をなさないように行き違うように配置されるということを意味する。
以上では本発明を実施例によって詳細に説明したが、本発明は実施例によって限定されず、本発明が属する技術分野において通常の知識を有するものであると、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
200 導電性チップパッド
220 パッド中央部
240 パッド周辺部
220 パッド中央部
240 パッド周辺部
Claims (7)
- 半導体基板上に形成される半導体素子と、
前記半導体素子を電気的に連結するための複数の金属配線層と、
前記半導体素子と金属配線層との間及び前記複数の金属配線層の間に形成される層間絶縁膜と、及び
最上側に位置する層間絶縁膜上に形成されて外部回路と電気的に連結される導電性パッドと、が含まれて、
少なくとも一つ以上の金属配線層は、前記導電性パッドの下側で前記層間絶縁膜を間に置いて分離形成されることで、前記導電性パッドの一部領域の下のみに形成されることを特徴とする半導体チップ。 - 前記導電性パッドはパッド中央部と、前記パッド中央部を囲むパッド周辺部で定義されて、
前記導電性パッドの下に形成された複数の金属配線層のうちで少なくとも一つ以上の金属配線層は前記パッド中央部を除いた前記パッド周辺部下側に形成されることを特徴とする請求項1に記載の半導体チップ。 - 前記パッド周辺部下側には層間絶縁のための層間絶縁膜が前記金属配線層の上部と下部に形成されて、
前記層間絶縁膜は前記パッド中央部下側の領域で連続されるように延長形成されることを特徴とする請求項2に記載の半導体チップ。 - 前記パッド周辺部に形成される前記金属配線層は前記複数の金属配線層のうちで最上層に位置することを特徴とする請求項2に記載の半導体チップ。
- 前記パッド中央部は前記導電性パッド面積の25%ないし50%範囲以内の面積であることを特徴とする請求項2に記載の半導体チップ。
- 前記半導体素子、複数の金属配線層及び導電性パッドを電気的に連結するための複数のコンタクトプラグが含まれて、
前記コンタクトプラグのうちの一部は前記金属配線層を間に置いてそれらの中心線が相互一致しないように形成されることを特徴とする請求項1に記載の半導体チップ。 - 前記半導体素子はCMOSイメージセンサーであることを特徴とする請求項1に記載の半導体チップ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060068719A KR100741910B1 (ko) | 2006-07-21 | 2006-07-21 | 구조적 강도가 향상된 칩 패드 구조를 가지는 반도체 칩 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008028400A true JP2008028400A (ja) | 2008-02-07 |
Family
ID=38499351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190889A Pending JP2008028400A (ja) | 2006-07-21 | 2007-07-23 | 半導体チップ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080017991A1 (ja) |
JP (1) | JP2008028400A (ja) |
KR (1) | KR100741910B1 (ja) |
CN (1) | CN100536120C (ja) |
DE (1) | DE102007033234A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902584B1 (ko) * | 2007-12-03 | 2009-06-11 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
KR101589690B1 (ko) | 2008-12-18 | 2016-01-29 | 삼성전자주식회사 | 반도체 소자의 본딩 패드 및 그의 제조방법 |
JP2021072341A (ja) | 2019-10-30 | 2021-05-06 | キオクシア株式会社 | 半導体装置 |
WO2022236712A1 (en) | 2021-05-11 | 2022-11-17 | Innoscience (suzhou) Semiconductor Co., Ltd. | Integrated semiconductor device and method for manufacturing the same |
CN116995061A (zh) * | 2022-04-25 | 2023-11-03 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186320A (ja) * | 1997-12-09 | 1999-07-09 | Samsung Electron Co Ltd | 多層パッドを具備した半導体素子及びその製造方法 |
JP2002222811A (ja) * | 2001-01-24 | 2002-08-09 | Seiko Epson Corp | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62237737A (ja) | 1986-04-08 | 1987-10-17 | Nec Corp | 半導体集積回路装置 |
US6893906B2 (en) * | 1990-11-26 | 2005-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
KR19990052264A (ko) * | 1997-12-22 | 1999-07-05 | 윤종용 | 다층 패드를 구비한 반도체 소자 및 그 제조방법 |
KR20000009043A (ko) * | 1998-07-21 | 2000-02-15 | 윤종용 | 다층 패드를 구비한 반도체 소자 및 그 제조방법 |
US6909196B2 (en) * | 2002-06-21 | 2005-06-21 | Micron Technology, Inc. | Method and structures for reduced parasitic capacitance in integrated circuit metallizations |
JP3961399B2 (ja) * | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置の製造方法 |
US7057296B2 (en) * | 2003-10-29 | 2006-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding pad structure |
-
2006
- 2006-07-21 KR KR1020060068719A patent/KR100741910B1/ko not_active IP Right Cessation
-
2007
- 2007-07-16 US US11/778,431 patent/US20080017991A1/en not_active Abandoned
- 2007-07-17 DE DE102007033234A patent/DE102007033234A1/de not_active Withdrawn
- 2007-07-20 CN CNB2007101373095A patent/CN100536120C/zh not_active Expired - Fee Related
- 2007-07-23 JP JP2007190889A patent/JP2008028400A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186320A (ja) * | 1997-12-09 | 1999-07-09 | Samsung Electron Co Ltd | 多層パッドを具備した半導体素子及びその製造方法 |
JP2002222811A (ja) * | 2001-01-24 | 2002-08-09 | Seiko Epson Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100536120C (zh) | 2009-09-02 |
CN101110402A (zh) | 2008-01-23 |
US20080017991A1 (en) | 2008-01-24 |
KR100741910B1 (ko) | 2007-07-24 |
DE102007033234A1 (de) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10026769B2 (en) | Semiconductor device and solid-state imaging device | |
US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
US20080001296A1 (en) | Bond pad structures and semiconductor devices using the same | |
TWI546872B (zh) | 電子元件與半導體元件 | |
US7795615B2 (en) | Capacitor integrated in a structure surrounding a die | |
JP2008258258A (ja) | 半導体装置 | |
TW201351585A (zh) | 半導體元件及其製造方法 | |
JP4938983B2 (ja) | 半導体集積回路 | |
TW201742153A (zh) | 半導體裝置及其製造方法 | |
US10504861B2 (en) | Semiconductor device with over pad metal electrode and method for manufacturing the same | |
US20100065954A1 (en) | Bond pad structures and semiconductor devices using the same | |
JP2006332533A (ja) | 半導体素子及びその製造方法 | |
JP2006196668A (ja) | 半導体装置及びその製造方法 | |
JP2011146563A (ja) | 半導体装置 | |
TW200822330A (en) | Bonding pad structure and method for forming thereof | |
JP2008028400A (ja) | 半導体チップ | |
JP2007250965A (ja) | 半導体集積回路装置 | |
US7026547B1 (en) | Semiconductor device and a method for fabricating a semiconductor device | |
KR20100070633A (ko) | 반도체 소자의 본딩 패드 구조 및 그의 제조방법 | |
JP3725527B2 (ja) | 半導体装置 | |
JP2005005564A (ja) | パッド構造 | |
KR100871551B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP5759029B2 (ja) | 半導体装置 | |
KR20000009043A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
TWI831615B (zh) | 功率晶片封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |