DE102007033234A1 - Halbleiterchip und Verfahren zur Ausbildung desselben - Google Patents

Halbleiterchip und Verfahren zur Ausbildung desselben Download PDF

Info

Publication number
DE102007033234A1
DE102007033234A1 DE102007033234A DE102007033234A DE102007033234A1 DE 102007033234 A1 DE102007033234 A1 DE 102007033234A1 DE 102007033234 A DE102007033234 A DE 102007033234A DE 102007033234 A DE102007033234 A DE 102007033234A DE 102007033234 A1 DE102007033234 A1 DE 102007033234A1
Authority
DE
Germany
Prior art keywords
wiring layer
intermediate dielectric
dielectric layer
contact plug
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007033234A
Other languages
English (en)
Inventor
Jin Han Echeon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007033234A1 publication Critical patent/DE102007033234A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Halbleiterchip kann ein leitendes Pad zum Verbinden eines Halbleiterbauelements mit einer äußeren Schaltung einschließen. Mindestens ein Halbleiterbauelement kann auf einem Halbleitersubstrat ausgebildet sein. Mindestens eine Metallverdrahtungslage kann über mindestens einem Halbleiterbauelement ausgebildet sein. Die Vielzahl von Metallverdrahtungslagen kann elektrische Verbindungen zu Halbleiterbauelementen auf dem Halbleiterchip bereitstellen. Mindestens eine Metallverdrahtungslage kann einen Bereich haben, der in der Mitte der Metallverdrahtungslage offen ist. Mindestens eine Zwischendielektrikumschicht kann zwischen dem Halbleiterbauelement und dem leitenden Pad ausgebildet sein. Mindestens eine der Zwischendielektrikumschichten füllt einen offenen Bereich einer Metallverdrahtungslage aus.

Description

  • HINTERGRUND
  • Eine Vielzahl von Halbleiterbauelementen kann in einem Halbleiterchip ausgebildet sein. Die Vielzahl von Halbleiterbauelementen kann durch ein auf einer Oberseite des Chips ausgebildetes leitendes Pad mit einer äußeren Schaltung elektrisch verbunden sein. Das Beispiel von 1 veranschaulicht einen Halbleiterchip 100, der ein leitendes Pad 200 einschließt, das durch einen Bonddraht 300 mit einer äußeren Schaltung (z.B. einem Anschlussrahmen) verbunden ist.
  • Eine Vielzahl von Halbleiterschaltungselementen (z.B. MOS-Transistoren) kann auf einem Halbleitersubstrat ausgebildet sein und eine Vielzahl von Metallverdrahtungslagen kann ausgebildet sein, um elektrische Verbindung zu diesen Schaltungselementen bereitzustellen. Eine Vielzahl von Zwischendielektrikumschichten kann ausgebildet sein, um das Schaltungselement der Einheit und die Metallverdrahtungslage voneinander zu isolieren. Jeweilige Schaltungselemente der Einheit und Metallverdrahtungslagen können durch eine Vielzahl von Kontaktsteckern, welche die Zwischendielektrikumschicht durchdringen, elektrisch miteinander verbunden sein.
  • Ein Chip-Pad auf der Oberseite des Halbleiterchips kann mit einer äußeren Schaltung elektrisch verbunden sein. Das Chip-Pad kann auch durch Kontaktstecker, die eine Zwischendielektrikumschicht durchdringen, elektrisch mit einer Metallverdrahtungslage (z.B. einer obersten Verdrahtungslage) verbunden sein. Demgemäß kann eine Vielzahl von auf einem Halbleitersubstrat ausgebildeten Halbleiterbauelementen durch Kontaktstecker sowie mindestens eine Metallverdrahtungslage und ein Chip-Pad mit einer äußeren Schaltung verbunden sein.
  • 2a und 2b stellen ein Chip-Pad, eine Vielzahl von Metallverdrahtungslagen und eine Vielzahl von Zwischendielektrikumschichten unter dem Chip-Pad dar. Das Beispiel von 2a veranschaulicht eine Vielzahl von Kontaktsteckern C3, die mit einer Metallverdrahtungslage unter den Kontaktsteckern C3 elektrisch verbunden sind. Das Beispiel von 2b zeigt einen Querschnitt eines Halbleiterchips, der ein auf einem Halbleitersubstrat ausgebildetes Halbleiterbauelement einschließt. Wie in 2a veranschaulicht wird, kann eine Vielzahl von Kontaktsteckern C3 direkt unter dem Chip-Pad 200 rautenförmig und/oder quadratisch angeordnet sein.
  • Wie das Beispiel von 2b veranschaulicht, können Kontaktstecker C3 mit Metallverdrahtungslage M2 verbunden sein. Metallverdrahtungslage M2 kann mit erster Metallverdrahtungslage M1 durch Kontaktstecker C2 verbunden sein. Chip-Pad 200, Metallverdrahtungslage M1 und Metallverdrahtungslage M2 können durch Zwischendielektrikumschicht D1 und Zwischendielektrikumschicht D2 isoliert sein.
  • Erste Metallverdrahtungslage M1 kann durch ein Polysilizium/Metall-Dielektrikum (PMD) von einem Halbleiterbauelement isoliert sein. Erste Metallverdrahtungslage M1 kann durch Kontaktstecker C1 mit einer Gateelektrode 202 oder einem Source-/Drain-Diffusionsgebiet 204 eines Transistors verbunden sein.
  • Der Halbleiterchip kann durch elektrische Verbindung mit einer äußeren Vorrichtung über Chip-Pad 200 auf Zuverlässigkeit und Leistungsfähigkeit geprüft werden. Eine äußere Vorrichtung kann durch Drahtbonden vor der Bildung eines Gehäuses, welches das endgültige Halbleiterprodukt beherbergen wird, an Chip-Pad 200 angeschlossen werden. Während der Prüfung kann eine relativ große Last durch eine Prüfsonde an ein Chip-Pad angelegt werden. Eine Oxidschicht kann als eine Isolierschicht zwischen Halbleiterbauelementen und Metallverdrahtungslagen verwendet werden. Doch kann Oxid in stofflicher Hinsicht relativ schwach sein und reißen.
  • Rissbildung aufgrund einer zu großen Last an einem Chip-Pad während der Prüfung kann Risse in einer Zwischendielektrikumschicht verursachen, was zum Ausfall der Vorrichtung führen kann. Ein Riss kann sich in einer oberen Zwischendielektrikumschicht unter dem Chip-Pad bilden. Doch kann sich die Rissbildung auf Zwischendielektrikumschichten unter der oberen Zwischendielektrikumschicht ausweiten.
  • ZUSAMMENFASSUNG
  • Ausführungsformen können die strukturelle Festigkeit einer Zwischendielektrikumschicht verbessern, was die Widerstandsfähigkeit gegen relativ größere externe Lasten ermöglichen kann, die an ein Chip-Pad eines Halbleiterchips angelegt werden.
  • In Ausführungsformen kann ein Halbleiterchip mindestens eines der folgenden einschließen:
    ein auf einem Halbleitersubstrat ausgebildetes Halbleiterbauelement;
    mindestens eine Metallverdrahtungslage, die mit einer äußeren Schaltung elektrisch verbunden ist, wobei mindestens eine Metallverdrahtungslage in der Mitte offen ist;
    mindestens eine Zwischendielektrikumschicht ist über dem Halbleiterbauelement ausgebildet, wobei mindestens eine Zwischendielektrikumschicht den offenen Bereich von der mindestens einen Metallverdrahtungslage ausfüllt;
    ein über der mindestens einen Zwischendielektrikumschicht ausgebildetes leitendes Pad, das mit einer äußeren Schaltung elektrisch verbunden sein kann.
  • In Ausführungsformen können leitende Durchkontaktierungen zwischen einem leitenden Pad und der mindestens einen Metallverdrahtungslage und/oder zwischen zwei oder mehr Metallverdrahtungslagen ausgebildet sein. Gemäß den Ausführungsformen können die leitenden Durchkontaktierungen zwischen verschiedenen Durchkontaktierungsschichten versetzt angeordnet sein.
  • ZEICHNUNGEN
  • 1 stellt eine perspektivische Ansicht einer Drahtbondung bei einem über einem Halbleiterchip ausgebildeten Chip-Pad dar.
  • 2a stellt eine Draufsicht einer Chip-Pad-Struktur dar.
  • 2b stellt eine Querschnittsansicht einer Chip-Pad-Struktur dar.
  • 3a stellt eine Draufsicht eines Chip-Pads mit entlang dem Randbereich des Chip-Pads ausgebildeten Kontaktsteckern gemäß Ausführungsformen dar.
  • 3b stellt eine Querschnittsansicht von einem leitenden Pad, leitenden Durchkontaktierungen und Metallverdrahtungslagen gemäß Ausführungsformen dar.
  • 3c stellt eine Querschnittsansicht einer unteren Struktur eines Chip-Pads gemäß Ausführungsformen dar.
  • BESCHREIBUNG
  • In Ausführungsformen kann ein Halbleiterchip ein leitendes Pad zum Verbinden eines Halbleiterbauelements mit einer äußeren Schaltung enthalten. Mindestens ein Halbleiterbauelement kann auf einem Halbleitersubstrat ausgebildet sein. Mindestens eine Metallverdrahtungslage kann über mindestens einem Halbleiterbauelement ausgebildet sein. Die Vielzahl von Metallverdrahtungslagen kann elektrische Verbindungen zu Halbleiterbauelementen auf dem Halbleiterchip bereitstellen. Mindestens eine Metallverdrahtungslage kann einen Bereich haben, der in der Mitte der Metallverdrahtungslage offen ist. Mindestens eine Zwischendielektrikumschicht kann zwischen dem Halbleiterbauelement und dem leitenden Pad ausgebildet sein. Mindestens eine der Zwischendielektrikumschichten füllt einen offenen Bereich einer Metallverdrahtungslage aus.
  • In Ausführungsformen kann ein Halbleiterbauelement eine Fotodiode und/oder einen MOS-Transistor enthalten, wenn das Halbleiterbauelement Teil eines CMOS-Bildgeräts ist. Eine Zwischendielektrikumschicht in Form eines Polysilizium/Metall-Zwischendielektrikums (PMD) kann über mindestens einem Halbleiterbauelement ausgebildet sein. Mindestens eine Metallverdrahtungslage und mindestens eine Zwischendielektrikumschicht können aufeinander folgend übereinander geschichtet werden.
  • Wie im Beispiel von 3a dargestellt, kann ein leitendes Chip-Pad 200 einen Mittenbereich 220 und einen Randbereich 240 gemäß Ausführungsformen haben. Wie im Beispiel von 3b dargestellt, kann sich unter Chip-Pad 200 Metallverdrahtungslage M2 befinden. Metallverdrahtungslage M2 kann unter dem Randbereich 240 des Chip-Pads ausgebildet, aber unter einem Mittenbereich 220 von Chip-Pad 200 gemäß Ausführungsformen offen sein. In Ausführungsformen ist mindestens eine Zwischendielektrikumschicht D12 zwischen Chip-Pad 200 und Metallverdrahtungslage M2. In Ausführungsformen füllt mindestens eine Dielektrikumschicht D12 den offenen Bereich von Metallverdrahtungslage M2 aus. Es kann sich ein Halbleitersubstrat SUB unter Metallverdrahtungslage M1 befinden.
  • Metallverdrahtungslage M1 kann unter Metallverdrahtungslage M2 gemäß Ausführungsformen ausgebildet sein. In Ausführungsformen kann Metallverdrahtungslage M1 keinen offenen Bereich haben. Mindestens eine Dielektrikumschicht D12 kann zwischen Metallverdrahtungslage M1 und Metallverdrahtungslage M2 gemäß Ausführungsformen ausgebildet sein. Kontaktstecker C3 können Metallverdrahtungslage M2 und Chip-Pad 200 elektrisch verbinden. Kontaktstecker C2 können Metallverdrahtungslage M1 und Metallverdrahtungslage M2 elektrisch verbinden. In Ausführungsformen können Kontaktstecker C2 und Kontaktstecker versetzt angeordnet sein. In Ausführungsformen können, mit anderen Worten, eine Mittellinie L3 von Kontaktsteckern C3 und eine Mittellinie L2 von Kontaktsteckern C2 nicht kollinear sein. Kontaktstecker C2 und Kontaktstecker C3 können durch mindestens eine Zwischendielektrikumschicht D12 hindurch ausgebildet sein (z.B. durch Durchkontaktierungslöcher).
  • In Ausführungsformen kann ein relativ dicker Bereich von mindestens einer Zwischendielektrikumschicht D12 zwischen Chip-Pad 200 und Metallverdrahtungslage M1 die strukturelle Integrität maximieren und dem Chip-Pad ermöglichen, einer größeren an das Chip-Pad 200 während der Prüfung angelegten Last standzuhalten. In Ausführungsformen kann, mit anderen Worten, mit Hilfe der in der Mitte offenen Metallverdrahtungslage M2 mindestens eine Zwischendielektrikumschicht D12 unter dem Mittenbereich 220 von Chip-Pad 200 dicker sein. In Ausführungsformen kann die versetzte Anordnung von Kontaktsteckern C2 und Kontaktsteckern C3 die strukturelle Integrität maximieren und dem Chip-Pad ermöglichen, einer größeren an das Chip-Pad 200 während der Prüfung angelegten Last standzuhalten.
  • Obgleich das Beispiel von 3b nur eine in der Mitte offene Metallverdrahtungslage (z.B. Metallverdrahtungslage M2) darstellt, können mehrere Metallverdrahtungslagen mit Öffnungen übereinander ausgebildet werden, um die Dicke von mindestens einer Zwischendielektrikumschicht gemäß Ausführungsformen zu erhöhen. Wie das Beispiel von 3c veranschaulicht, kann eine untere Metallverdrahtungslage (d.h. zweite Metallverdrahtungslage M2) gemäß Ausführungsformen auch in der Mitte offen sein. Obgleich das Beispiel von 3b versetzt angeordnete Kontaktstecker C2 und Kontaktstecker C3 darstellt, können Kontaktstecker C2 und Kontaktstecker C3 gemäß Ausführungsformen ausgerichtet sein.
  • In Ausführungsformen können Kontaktstecker (z.B. Kontaktstecker C2 und Kontaktstecker C3) nur unter dem Randbereich 240 des Chip-Pads 200 ausgebildet sein. Kontaktstecker C3 können in zwei Gebiete unterteilt sein (d.h. getrennt unter Mittenbereich 220), wobei sich mindestens eine Zwischendielektrikumschicht D12 zwischen den zwei Gebieten befindet. Gleichermaßen können Kontaktstecker C2 in zwei Gebiete unterteilt sein (d.h. getrennt unter Mittenbereich 220), wobei sich mindestens eine Zwischendielektrikumschicht D12 zwischen den zwei Gebieten befindet. Metallverdrahtungslage M2 kann in zwei Gebiete unterteilt sein (d.h. getrennt unter Mittenbereich 220), wobei sich mindestens eine Zwischendielektrikumschicht D12 zwischen den zwei Gebieten befindet.
  • Während des Drahtbondens und/oder einem Prüfvorgang kann eine Last hauptsächlich auf Mittenbereich 220 des Pads konzentriert sein. Wie im Beispiel von 3b veranschaulicht, ist die unter dem Mittenbereich 220 des Pads ausgebildete Zwischendielektrikumschicht D12 relativ dick (wegen der mittleren Öffnung in Metallverdrahtungslage M2), was die strukturelle Integrität gegenüber einer relativ großen Last gemäß Ausführungsformen maximieren kann.
  • In Ausführungsformen kann, da mindestens eine Zwischendielektrikumschicht D12 relativ dick sein kann, ein Reiften der mindestens einen Zwischendielektrikumschicht D12 und folglich der Ausfall der Vorrichtung verhindert werden.
  • Wie im Beispiel von 3c dargestellt, sind alle der Vielzahl von Metallverdrahtungslagen (z.B. Metallverdrahtungslagen M1 und M2) unter dem Randbereich 240 des Pads ausgebildet und offen unter dem Mittenbereich 220 des Pads. Demgemäß kann mindestens eine dielektrische Zwischenschicht D4 relativ dick ausgebildet sein, was die strukturelle Integrität gegenüber einer relativ großen externen Last gemäß Ausführungsformen verstärken kann.
  • In Ausführungsformen lassen die Struktur von mindestens einer im Beispiel von 3b dargestellten Zwischendielektrikumschicht D12 und mindestens eine im Beispiel von 3c dargestellte Zwischendielektrikumschicht D4 das Puffern gegen die an das leitende Pad 200 angelegte externe Last zu. In Ausführungsformen kann der Flächeninhalt des Mittenbereichs 220 des Pads zwischen ungefähr 25% und ungefähr 50% des Flächeninhalts des leitenden Pads 200 betragen. In Ausführungsformen kann die Länge einer Seite des Mittenbereichs 220 des Pads zwischen ungefähr 50% und ungefähr 70% der Länge einer Seite des leitenden Pads 200 betragen. Ein Fachmann wird andere relative Proportionen des Mittenbereichs 220 des Pads in Bezug auf das leitende Pad 200 anerkennen. Wenn die Fläche des Mittenbereichs 220 des Pads zu klein ist, kann eine Pufferwirkung möglicherweise nicht optimiert werden. Wenn die Fläche des Mittenbereichs 220 des Pads zu groß ist, kann bei einem chemisch-mechanischen Polierprozess einer oberen Zwischendielektrikumschicht ein Dishing-Effekt auftreten.
  • In Ausführungsformen kann, da eine Last im wesentlichen auf das leitende Pad 200 im Mittenbereich 200 des Pads konzentriert ist, die Möglichkeit des Reißens von der mindestens einen Zwischendielektrikumschicht (z.B. D12 und/oder D4) minimiert werden. In Ausführungsformen können, um die strukturelle Festigkeit des Randbereichs 240 des Pads zu verstärken, Mittellinien (z.B. L2 und L3) der Kontaktstecker (z.B. C2 und C3) nicht kollinear sein und können versetzt angeordnet sein. Das Beispiel von 3b veranschaulicht z.B., dass die Mittellinie L3 von Kontaktstecker C3 und die Mittellinie von Kontaktstecker C2 entlang anderer Linien gemäß Ausführungsformen verlaufen. In Ausführungsformen können sich die auf die Ausbildung von Kontaktsteckern zurückzuführenden Verlustbereiche der Zwischendielektrikumschicht überschneiden, ohne einander zu überdecken.
  • Obgleich oben Ausführungsformen beschrieben wurden, versteht es sich von selbst, dass zahlreiche andere Abwandlungen und Ausführungsformen vom Fachmann entwickelt werden können, die dem Geist und dem Bereich der Prinzipien dieser Offenbarung entsprechen. Verschiedene Varianten und Abwandlungen sind innerhalb des Bereichs der Offenbarung, der Zeichnungen und der angefügten Ansprüche möglich.

Claims (22)

  1. Eine Vorrichtung, umfassend: ein Halbleitersubstrat; mindestens eine Zwischendielektrikumschicht, die über dem Halbleitersubstrat ausgebildet ist; und ein leitendes Pad, das über der genannten mindestens einen Zwischendielektrikumschicht ausgebildet ist, wobei das leitende Pad einen Randbereich und einen Mittenbereich hat, und wobei die genannte mindestens eine Zwischendielektrikumschicht unter dem Mittenbereich dicker ist als unter dem Randbereich.
  2. Die Vorrichtung nach Anspruch 1, die ferner mindestens eine erste Verdrahtungslage zwischen dem leitenden Pad und dem Halbleitersubstrat umfasst, wobei die genannte mindestens eine erste Verdrahtungslage nur unter dem Randbereich ausgebildet ist.
  3. Die Vorrichtung nach Anspruch 2, wobei die genannte mindestens eine Zwischendielektrikumschicht zwischen genannter mindestens einen ersten Verdrahtungslage und genanntem leitenden Pad ausgebildet ist.
  4. Die Vorrichtung nach Anspruch 2 oder 3, wobei genannte mindestens eine Zwischendielektrikumschicht zwischen genannter mindestens einen ersten Verdrahtungslage und dem Halbleitersubstrat ausgebildet ist.
  5. Die Vorrichtung nach einem der Ansprüche 2 bis 4, wobei: genannte mindestens eine erste Verdrahtungslage eine erste Verdrahtungslage und eine zweite Verdrahtungslage umfasst; und genannte mindestens eine Zwischendielektrikumschicht zwischen der ersten Verdrahtungslage und der zweiten Verdrahtungslage ausgebildet ist.
  6. Die Vorrichtung nach Anspruch 5, umfassend: mindestens einen ersten Kontaktstecker, der die erste Verdrahtungslage elektrisch mit dem leitenden Pad verbindet; und mindestens einen zweiten Kontaktstecker, der die erste Verdrahtungslage elektrisch mit der zweiten Verdrahtungslage verbindet.
  7. Die Vorrichtung nach Anspruch 6, wobei eine Achse des genannten mindestens einen ersten Kontaktsteckers und eine Achse des genannten mindestens einen zweiten Kontaktsteckers nicht kollinear sind.
  8. Die Vorrichtung nach Anspruch 6 oder 7, wobei genannter mindestens eine erste Kontaktstecker und genannter mindestens eine zweite Kontaktstecker in genannter mindestens einen Zwischendielektrikumschicht ausgebildet sind.
  9. Die Vorrichtung nach einem der Ansprüche 2 bis 8, die mindestens eine zweite Verdrahtungslage umfasst, wobei genannte mindestens eine zweite Verdrahtungslage unter sowohl dem Mittenbereich als auch dem Randbereich ausgebildet ist.
  10. Die Vorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Flächeninhalt des Mittenbereichs zwischen ungefähr 25% und ungefähr 50% des Flächeninhalts des leitenden Pads beträgt.
  11. Die Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung in einem CMOS-Bildsensor eingeschlossen ist.
  12. Ein Verfahren, umfassend: Ausbilden von mindestens einer Zwischendielektrikumschicht über einem Halbleitersubstrat; und Ausbildeneines leitenden Pads über genannter mindestens einen Zwischendielektrikumschicht, wobei das leitende Pad einen Randbereich und einen Mittenbereich hat, und wobei genannte mindestens eine Zwischendielektrikumschicht unter dem Mittenbereich dicker ist als unter dem Randbereich.
  13. Das Verfahren nach Anspruch 12, das ein Ausbilden mindestens einer ersten Verdrahtungslage über dem Halbleitersubstrat umfasst, wobei genannte mindestens eine erste Verdrahtungslage nur unter dem Randbereich ausgebildet wird.
  14. Das Verfahren nach Anspruch 13, wobei genannte mindestens eine Zwischendielektrikumschicht zwischen genannter mindestens einen ersten Verdrahtungslage und genanntem leitenden Pad ausgebildet wird.
  15. Das Verfahren nach Anspruch 13 oder 14, wobei genannte mindestens eine Zwischendielektrikumschicht zwischen genannter mindestens einen ersten Verdrahtungslage und dem Halbleitersubstrat ausgebildet wird.
  16. Das Verfahren nach einem der Ansprüche 13 bis 15, wobei: die genannte mindestens eine erste Verdrahtungslage eine erste Verdrahtungslage und eine zweite Verdrahtungslage umfasst; und genannte mindestens eine Zwischendielektrikumschicht zwischen der ersten Verdrahtungslage und der zweiten Verdrahtungslage ausgebildet wird.
  17. Das Verfahren nach Anspruch 16, umfassend: Ausbilden von mindestens einem ersten Kontaktstecker, der die erste Verdrahtungslage elektrisch mit dem leitenden Pad verbindet; und Ausbilden von mindestens einem zweiten Kontaktstecker, der die erste Verdrahtungslage elektrisch mit der zweiten Verdrahtungslage verbindet.
  18. Das Verfahren nach Anspruch 17, wobei eine Achse des genannten mindestens einen ersten Kontaktsteckers und eine Achse des genannten mindestens einen zweiten Kontaktsteckers nicht kollinear sind.
  19. Das Verfahren nach Anspruch 16 oder 17, wobei genannter mindestens eine erste Kontaktstecker und genannter mindestens eine zweite Kontaktstecker in genannter mindestens einen Zwischendielektrikumschicht ausgebildet werden.
  20. Das Verfahren nach einem der Ansprüche 13 bis 19, aufweisend ein Ausbilden von mindestens einer zweiten Verdrahtungslage, wobei genannte mindestens eine zweite Verdrahtungslage unter sowohl dem Mittenbereich als auch dem Randbereich ausgebildet wird.
  21. Das Verfahren nach einem der Ansprüche 12 bis 20, wobei ein Flächeninhalt des Mittenbereichs zwischen ungefähr 25% und ungefähr 50% des Flächeninhalts des leitenden Pads beträgt.
  22. Das Verfahren nach einem der Ansprüche 12 bis 21, wobei das leitende Pad in einem CMOS-Bildsensor eingeschlossen ist.
DE102007033234A 2006-07-21 2007-07-17 Halbleiterchip und Verfahren zur Ausbildung desselben Withdrawn DE102007033234A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0068719 2006-07-21
KR1020060068719A KR100741910B1 (ko) 2006-07-21 2006-07-21 구조적 강도가 향상된 칩 패드 구조를 가지는 반도체 칩

Publications (1)

Publication Number Publication Date
DE102007033234A1 true DE102007033234A1 (de) 2008-01-31

Family

ID=38499351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007033234A Withdrawn DE102007033234A1 (de) 2006-07-21 2007-07-17 Halbleiterchip und Verfahren zur Ausbildung desselben

Country Status (5)

Country Link
US (1) US20080017991A1 (de)
JP (1) JP2008028400A (de)
KR (1) KR100741910B1 (de)
CN (1) CN100536120C (de)
DE (1) DE102007033234A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902584B1 (ko) * 2007-12-03 2009-06-11 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR101589690B1 (ko) * 2008-12-18 2016-01-29 삼성전자주식회사 반도체 소자의 본딩 패드 및 그의 제조방법
JP2021072341A (ja) 2019-10-30 2021-05-06 キオクシア株式会社 半導体装置
WO2022236712A1 (en) * 2021-05-11 2022-11-17 Innoscience (suzhou) Semiconductor Co., Ltd. Integrated semiconductor device and method for manufacturing the same
CN116995061A (zh) * 2022-04-25 2023-11-03 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237737A (ja) 1986-04-08 1987-10-17 Nec Corp 半導体集積回路装置
US6893906B2 (en) * 1990-11-26 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
KR19990052264A (ko) * 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
KR20000009043A (ko) * 1998-07-21 2000-02-15 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
JP2002222811A (ja) * 2001-01-24 2002-08-09 Seiko Epson Corp 半導体装置およびその製造方法
US6909196B2 (en) * 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure

Also Published As

Publication number Publication date
JP2008028400A (ja) 2008-02-07
CN100536120C (zh) 2009-09-02
CN101110402A (zh) 2008-01-23
US20080017991A1 (en) 2008-01-24
KR100741910B1 (ko) 2007-07-24

Similar Documents

Publication Publication Date Title
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE102004004532B4 (de) Halbleitervorrichtung
DE69033229T2 (de) Anschlussfläche für Halbleiteranordnung
DE69527104T2 (de) Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts
DE69528409T2 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE102013104236B4 (de) Halbleitervorrichtung, verfahren zur herstellung derselben und verfahren zum betreiben derseleben
DE102006046182B4 (de) Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren
DE3233195A1 (de) Halbleitervorrichtung
DE102008027466A1 (de) Bond-Pad-Stacks für ESD unter einem Pad und Bonden einer aktiven Schaltung unterhalb eines Pads
DE102020119486B4 (de) Halbleitervorrichtungen umfassend eine dicke Metallschicht
DE112009004375B4 (de) Halbleitervorrichtung
DE112014001274T5 (de) Halbleitervorrichtung
DE102014101074A1 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102009025413A1 (de) Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren
DE102007033234A1 (de) Halbleiterchip und Verfahren zur Ausbildung desselben
DE112021006079B4 (de) Halbleiteranordnung
DE69836947T2 (de) Verbindung zwischen MOS-Transistor und Kapazität
DE102008029794A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung
DE102004048688A1 (de) Halbleitervorrichtung
DE69416355T2 (de) Integrierte Halbleiterschaltungsanordnung
DE102012007954A1 (de) Doppelschichtmetall- (DLM) Leistungs-MOSFET
DE112007000161B4 (de) Multifinger-FET für Hochfrequenz
DE102022130259A1 (de) Galvanische Isolierung unter Verwendung einer Isolationsunterbrechung zwischen Umverteilungsschichtelektroden
DE10309261A1 (de) Kondensator, gebildet in einer Mehrlagen-Verdrahtungsstruktur eines Halbleiterbauelements
WO2004090977A1 (de) Gekapselte leistungshalbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120110

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120201