CN116995061A - 半导体结构及半导体结构的制作方法 - Google Patents
半导体结构及半导体结构的制作方法 Download PDFInfo
- Publication number
- CN116995061A CN116995061A CN202210464674.1A CN202210464674A CN116995061A CN 116995061 A CN116995061 A CN 116995061A CN 202210464674 A CN202210464674 A CN 202210464674A CN 116995061 A CN116995061 A CN 116995061A
- Authority
- CN
- China
- Prior art keywords
- layer
- recess
- opening
- semiconductor structure
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000012360 testing method Methods 0.000 claims abstract description 134
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 230000003287 optical effect Effects 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000011056 performance test Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920002577 polybenzoxazole Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括：基体；重布线层，重布线层位于基体上，重布线层包括连接焊盘和测试焊盘，连接焊盘和测试焊盘相邻设置，重布线层形成有凹陷，凹陷位于连接焊盘和测试焊盘之间，从而可以使得凹陷能够作为测试焊盘一侧的光学识别图形，因此可以避免由于连接焊盘和测试焊盘之间不存在光学识别图形而导致测试设备在进行自动化测试时无法识别测试焊盘而出现报错的问题，以此改善半导体结构的测试性能。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制作方法。
背景技术
重布线层(RDL，Re-distribution Layer)是将原来设计的集成电路(IC，Integrated Circuit)线路接点位置(I/O pad)，通过晶圆级金属布线制程和焊垫制程改变其接点位置，使IC能适用于不同的封装形式。
重布线层可以包括测试焊盘和连接焊盘。在测试焊盘和连接焊盘之间不存在光学识别层的情况下，测试设备在进行自动化测试时可能会存在无法识别测试焊盘而出现报错的问题。
发明内容
本公开提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的测试性能。
根据本公开的第一个方面，提供了一种半导体结构，包括：
基体；
重布线层，重布线层位于基体上，重布线层包括连接焊盘和测试焊盘，连接焊盘和测试焊盘相邻设置，重布线层形成有凹陷，凹陷位于连接焊盘和测试焊盘之间。
在本公开的一个实施例中，凹陷为一个，凹陷的相对两侧分别为连接焊盘和测试焊盘。
在本公开的一个实施例中，凹陷的开口宽度均相一致。
在本公开的一个实施例中，凹陷的开口宽度的至少部分呈渐缩式变化。
在本公开的一个实施例中，凹陷的开口宽度由相对的两个边缘区域向中间区域逐渐缩小。
在本公开的一个实施例中，凹陷为多个，多个凹陷形成的相对两侧分别为连接焊盘和测试焊盘。
在本公开的一个实施例中，凹陷沿第一方向延伸，多个凹陷沿垂直于第一方向的第二方向间隔设置；
其中，第一方向基本平行于测试焊盘朝向连接焊盘的边缘线。
在本公开的一个实施例中，多个凹陷沿第一方向间隔设置，第一方向基本平行于测试焊盘朝向连接焊盘的边缘线。
在本公开的一个实施例中，沿垂直于第一方向的第二方向多个凹陷为至少两行。
在本公开的一个实施例中，基体包括：
衬底；
导电层，导电层位于衬底上，重布线层与导电层相连接；
介质层，介质层位于衬底上，介质层上设置有第一开口，凹陷在衬底上的第一正投影位于第一开口在衬底上的第二正投影内。
在本公开的一个实施例中，重布线层填充第一开口的一部分。
在本公开的一个实施例中，重布线层朝向第一开口的一侧形成有气隙。
在本公开的一个实施例中，第一开口暴露导电层。
在本公开的一个实施例中，第一开口的宽度不大于3um。
在本公开的一个实施例中，第一开口的宽度为1um-3um。
在本公开的一个实施例中，半导体结构还包括：
光学识别层，光学识别层位于重布线层上；
其中，光学识别层上设置有第二开口，以暴露连接焊盘、测试焊盘以及凹陷。
根据本公开的第二个方面，提供了一种半导体结构的制作方法，包括：
提供基体；
在基体内形成第一开口；
在基体上形成重布线层，以使得重布线层的连接焊盘和测试焊盘之间形成有凹陷；
其中，凹陷在基体上的第一正投影位于第一开口在基体上的第二正投影内。
在本公开的一个实施例中，在基体内形成一个第一开口，以在重布线层上形成一个凹陷；
或，在基体内形成多个第一开口，以在重布线层上形成多个凹陷。
在本公开的一个实施例中，基体包括在衬底、以及在衬底上依次形成的导电层和介质层，第一开口形成于介质层上，重布线层形成于介质层上。
在本公开的一个实施例中，半导体结构的制作方法，还包括：
在重布线层上形成光学识别层；
在光学识别层上形成第二开口，以暴露连接焊盘、测试焊盘以及凹陷。
本公开实施例的半导体结构包括基体和重布线层，重布线层位于基体上，而重布线层包括相邻设置的连接焊盘和测试焊盘，通过在重布线层上形成凹陷，且凹陷位于连接焊盘和测试焊盘之间，从而可以使得凹陷能够作为测试焊盘一侧的光学识别图形，因此可以避免由于连接焊盘和测试焊盘之间不存在光学识别图形而导致测试设备在进行自动化测试时无法识别测试焊盘而出现报错的问题，以此改善半导体结构的测试性能。
附图说明
通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标，特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的制作方法的流程示意图；
图2是根据一示例性实施方式示出的一种半导体结构的剖面结构示意图；
图3是根据第一个示例性实施方式示出的一种半导体结构的结构示意图；
图4是根据第二个示例性实施方式示出的一种半导体结构的结构示意图；
图5是根据第三个示例性实施方式示出的一种半导体结构的结构示意图；
图6是根据第四个示例性实施方式示出的一种半导体结构的结构示意图；
图7是根据第五个示例性实施方式示出的一种半导体结构的结构示意图；
图8是根据第六个示例性实施方式示出的一种半导体结构的结构示意图。
附图标记说明如下：
10、基体；11、衬底；12、导电层；13、介质层；131、第一开口；20、重布线层；21、连接焊盘；22、测试焊盘；23、凹陷；231、边缘区域；232、中间区域；24、气隙；30、光学识别层；31、第二开口。
具体实施方式
体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本公开。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
本公开的至少一个实施例提供了一种半导体结构的制作方法，请参考图1至图8，该半导体结构的制作方法包括：
S101，提供基体10；
S103，在基体10内形成第一开口131；
S105，在基体10上形成重布线层20，以使得重布线层20的连接焊盘21和测试焊盘22之间形成有凹陷23；
其中，凹陷23在基体10上的第一正投影位于第一开口131在基体10上的第二正投影内。
本公开一个实施例的半导体结构的制作方法通过在基体10内形成第一开口131，从而在基体10上形成重布线层20的过程中，可以在重布线层20的连接焊盘21和测试焊盘22之间形成有凹陷23，凹陷23能够作为测试焊盘22一侧的光学识别图形，因此可以避免由于连接焊盘21和测试焊盘22之间不存在光学识别图形而导致测试设备在进行自动化测试时无法识别测试焊盘22而出现报错的问题，以此改善半导体结构的测试性能。
需要说明的是，由于基体10内形成第一开口131，从而在基体10上沉积金属材料形成重布线层20的过程中，部分金属材料会下沉至第一开口131内，因此会在重布线层20的上表面形成一个凹陷23，凹陷23可以作为测试焊盘22一侧的光学识别图形。以重布线层20的材料包括铝(Al)为例，由于第一开口131的宽度偏小，在沉积Al以形成重布线层20的过程中，第一开口131的底部和底部边缘不会沉积Al，自下而上Al沉积的厚度会越来越多，从而形成凹陷23及位于凹陷下方的气隙24，如图2所示。
在一个实施例中，第一开口131的宽度不大于3um，在保证重布线层20能够形成凹陷23的基础上，不会使得形成重布线层20的过程中，大量金属材料沉积到第一开口131内，从而在重布线层20上形成一个较大尺寸的凹陷23，以此影响重布线层20的结构性能。
在一个实施例中，第一开口131的宽度为1um-3um，不仅可以保证重布线层20能够形成凹陷23，也可以避免凹陷23的尺寸过小，从而使得凹陷23能够可靠作为测试焊盘22的光学识别图形。
在一些实施例中，第一开口131的宽度可以为1um、1.1um、1.2um、1.3um、1.5um、1.6um、1.8um、2um、2.1um、2.2um、2.3um、2.5um、2.6um、2.7um、2.8um、2.9um或者3um等等。
在一个实施例中，在基体10内形成一个第一开口131，以在重布线层20上形成一个凹陷23，如图3和图4所示，凹陷23的相对两侧分别为连接焊盘21和测试焊盘22，从而可以使得凹陷23能够作为测试焊盘22周围的光学识别图形，以此保证测试焊盘22能够实现半导体结构的电性能测试。
在一个实施例中，在基体10内形成多个第一开口131，以在重布线层20上形成多个凹陷23，如图5至图7所示，多个凹陷23形成的相对两侧分别为连接焊盘21和测试焊盘22，从而可以使得多个凹陷23共同作为测试焊盘22周围的光学识别图形，以此保证测试焊盘22能够实现半导体结构的电性能测试。
需要说明的是，对于凹陷23的数量以及具体结构形式可以不作限定，只要能够保证凹陷23可以作为测试焊盘22的光学识别图形即可。第一开口131的结构形式可以大致与凹陷23相一致，例如，第一开口131可以为一个，此时，在重布线层20上可以形成一个凹陷23。或者，第一开口131可以为多个，此时，在重布线层20上可以形成多个凹陷23。第一开口131的开口宽度可以均相一致。第一开口131的开口宽度可以呈渐缩式变化。
在一些实施例中，第一开口131可以为一个，第一开口131的开口宽度可以均相一致，从而可以使得形成的凹陷23的开口宽度均相一致，如图3所示。
在一些实施例中，第一开口131可以为一个，第一开口131的开口宽度的至少部分呈渐缩式变化，从而可以使得形成的凹陷23的开口宽度的至少部分呈渐缩式变化，如图4所示。
在一些实施例中，第一开口131可以为多个，例如，第一开口131可以为两个，两个第一开口131可以间隔设置，从而可以使得形成的两个凹陷23间隔设置，如图5所示。
在一些实施例中，第一开口131可以为多个，多个第一开口131可以沿第一方向间隔设置，第一方向基本平行于测试焊盘22朝向连接焊盘21的边缘线，从而可以使得形成的多个凹陷23沿第一方向间隔设置，如图6所示。
在一些实施例中，第一开口131可以为多个，沿垂直于第一方向的第二方向多个第一开口131可以为至少两行，从而可以形成至少两行凹陷23，例如，第一开口131可以为两行，从而形成了两行凹陷23，如图7所示。在一个实施例中，重布线层20朝向第一开口131的一侧形成有气隙24，从而可以使得凹陷23的下方形成空气隔离，因此也可以保证在形成重布线层20的过程中在重布线层20的上表面形成有凹陷23，如图2所示。
在一个实施例中，如图2所示，基体10包括在衬底11、以及在衬底11上依次形成的导电层12和介质层13，第一开口131形成于介质层13上，重布线层20形成于介质层13上，并且重布线层20与导电层12相连接。介质层13上形成有第一开口131，从而可以在介质层13上形成重布线层20的过程中，在重布线层20上形成凹陷23，以此简化半导体结构的制作难度，提高半导体结构的制作效率。
在一个实施例中，衬底11上可以形成有多个导电层12，重布线层20可以与一个导电层12相连接，例如，在介质层13上形成一个通孔，通孔可以暴露一个导电层12，通过在通孔内沉积金属材料，以此在形成重布线层20的过程中实现重布线层20与导电层12的电连接。
在一个实施例中，第一开口131暴露导电层12，即第一开口131可以是通孔，以此增加第一开口131的深度，从而保证重布线层20上能够形成可靠的凹陷23。
在某些实施例中，第一开口131可以不暴露导电层12，即第一开口131的底壁可以位于介质层13内，以此减少第一开口131形成的制作时间。
在一个实施例中，衬底11可以包括由含硅材料形成的部分。衬底11可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
介质层13可以为绝缘层，例如，介质层13的材料可以包括但不限于氧化硅、氮化硅和正硅酸乙酯(TEOS)等绝缘材料中的一种或多种。
导电层12由导电材料制备而成，导电层12可以由金属材料制备而成，例如，导电层12可以由铝材料制备而成，或者，导电层12可以由铜材料制备而成。重布线层20由导电材料制备而成，重布线层20可以由金属材料制备而成，例如，重布线层20可以由铝材料制备而成，或者，重布线层20可以由铜材料制备而成。
在一个实施例中，导电层12可以由铝材料制备而成，重布线层20可以由铝材料制备而成，从而可以提高导电层12与重布线层20的连接能力，保证导电层12与重布线层20形成可靠的电连接。
在一个实施例中，半导体结构的制作方法，还包括：在重布线层20上形成光学识别层30；在光学识别层30上形成第二开口31，以暴露连接焊盘21、测试焊盘22以及凹陷23。光学识别层30可以实现对重布线层20的保护。例如，光学识别层30的反射率低于测试焊盘22的反射率，凹陷23的反射率也低于测试焊盘22的反射率，从而，光学识别层30和凹陷23可以组合以作为测试焊盘22周围的光学识别图形。
光学识别层30可以是光阻层，光学识别层30可以是聚合物层，聚合物层的材料可以包括但不限于聚酰亚胺或聚苯并噁唑等。采用光刻工艺对光学识别层30进行处理，从而形成第二开口31，第二开口31暴露连接焊盘21、测试焊盘22以及凹陷23。
在一个实施例中，光学识别层30上可以形成有多个第二开口31，多个第二开口31可以间隔设置，每个第二开口31可以同时暴露连接焊盘21、测试焊盘22以及凹陷23，例如，第二开口31可以为3个，三个第二开口31可以同时暴露相应的连接焊盘21、测试焊盘22以及凹陷23，如图8所示。
本公开的至少一个实施例还提供了一种半导体结构，请参考图2至图8，半导体结构包括：基体10；重布线层20，重布线层20位于基体10上，重布线层20包括连接焊盘21和测试焊盘22，连接焊盘21和测试焊盘22相邻设置，重布线层20形成有凹陷23，凹陷23位于连接焊盘21和测试焊盘22之间。
本公开一个实施例的半导体结构包括基体10和重布线层20，重布线层20位于基体10上，而重布线层20包括相邻设置的连接焊盘21和测试焊盘22，通过在重布线层20上形成凹陷23，且凹陷23位于连接焊盘21和测试焊盘22之间，从而可以使得凹陷23能够作为测试焊盘22一侧的光学识别图形，因此可以避免由于连接焊盘21和测试焊盘22之间不存在光学识别图形而导致测试设备在进行自动化测试时无法识别测试焊盘22而出现报错的问题，以此改善半导体结构的测试性能。
需要说明的是，在使用测试设备(例如，测试设备包括探针)对半导体结构进行电性能测试时，测试设备与测试焊盘22相接触，在此过程中，需要通过光学设备识别测试焊盘22的周向区域，如果，连接焊盘21和测试焊盘22之间不存在光学识别图形，例如，连接焊盘21和测试焊盘22直接相连通，此时，光学设备无法准确识别到测试焊盘22的位置区域，从而会出现报错，以此影响半导体结构的电性能测试。而本实施例中，通过在重布线层20上形成凹陷23，凹陷23位于连接焊盘21和测试焊盘22之间，因此，凹陷23可以作为连接焊盘21和测试焊盘22之间的光学识别图形，从而可以准备识别到测试焊盘22的位置区域，以此实现对半导体结构的电性能测试。
在一个实施例中，重布线层20上设置有光学识别层30，光学识别层30实现对重布线层20的保护，而光学识别层30需要暴露连接焊盘21、测试焊盘22以及凹陷23，从而可以使得连接焊盘21用于与外部器件相连接，而测试焊盘22可以用于半导体结构的电性能测试。
连接焊盘21和测试焊盘22之间可以直接设置有凹陷23，即凹陷23的开口的两侧边缘分别与连接焊盘21和测试焊盘22相连接，此时，测试焊盘22周围的光学识别层30和凹陷23可以组合以作为测试焊盘22周围的光学识别图形。
在一个实施例中，基体10上设置有第一开口131，第一开口131朝向重布线层20，凹陷23在基体10上的第一正投影位于第一开口131在基体10上的第二正投影内，重布线层20上设置有光学识别层30，光学识别层30上设置有第二开口31，以暴露连接焊盘21、测试焊盘22以及凹陷23。
第一开口131的设置可以在形成重布线层20的过程中，在重布线层20上形成凹陷23，而第二开口31实现对连接焊盘21、测试焊盘22以及凹陷23的暴露，以此使得连接焊盘21用于与外部器件相连接，而测试焊盘22可以用于半导体结构的电性能测试，而凹陷23可以作为测试焊盘22周围的光学识别图形。
在一个实施例中，凹陷23为一个，凹陷23的相对两侧分别为连接焊盘21和测试焊盘22，从而可以使得凹陷23能够作为测试焊盘22周围的光学识别图形，以此保证测试焊盘22能够实现半导体结构的电性能测试。
凹陷23的开口包括第一边缘和第二边缘，第一边缘和第二边缘分别与连接焊盘21和测试焊盘22的边缘相交，凹陷23可以作为测试焊盘22周围的光学识别图形，并与测试焊盘22周围的光学识别层30共同实现对测试焊盘22的周向环绕。
在一个实施例中，如图3所示，凹陷23的开口宽度均相一致，不仅结构简单，且凹陷23的制作也较为方便，以此简化半导体结构的制作效率，并且开口宽度相一致的凹陷23可以作为测试焊盘22周围的光学识别图形。
在一个实施例中，凹陷23的开口宽度的至少部分呈渐缩式变化，以此使得凹陷23形成的图形更加方便识别，从而提高图形的识别效率。
在一个实施例中，如图4所示，凹陷23的开口宽度由相对的两个边缘区域231向中间区域232逐渐缩小，不仅可以使得凹陷23形成的图形更加方便识别，且能够保证凹陷23不会占用测试焊盘22以及连接焊盘21过多的面积，以此提高重布线层20的结构利用率。
结合图4所示，凹陷23的中间区域232的一部分开口宽度可以均相一致，而凹陷23的两个外侧区域部分的开口宽度为变尺寸结构。在某些实施例中，不排除凹陷23整体由两个渐缩式部分组成。
在一个实施例中，凹陷23为多个，多个凹陷23形成的相对两侧分别为连接焊盘21和测试焊盘22，从而可以使得多个凹陷23共同作为测试焊盘22周围的光学识别图形，以此保证测试焊盘22能够实现半导体结构的电性能测试。
在一个实施例中，凹陷23沿第一方向延伸，多个凹陷23沿垂直于第一方向的第二方向间隔设置；其中，第一方向基本平行于测试焊盘22朝向连接焊盘21的边缘线，即测试焊盘22和连接焊盘21之间可以具有至少两个间隔设置的凹陷23。
测试焊盘22和连接焊盘21的形状大致为矩形，而测试焊盘22和连接焊盘21直接相对的边缘线基本平行，此时，测试焊盘22和连接焊盘21直接相对的边缘线的延伸方向可以为第一方向，而垂直于测试焊盘22和连接焊盘21直接相对的边缘线的方向可以为第二方向。结合图5所示，测试焊盘22和连接焊盘21之间可以具有两个间隔设置的凹陷23，凹陷23沿第一方向延伸，并且两个凹陷23沿第二方向间隔设置。
沿第一方向延伸的凹陷23的开口宽度可以均相一致，如图5所示。或者，沿第一方向延伸的凹陷23的开口宽度的至少部分呈渐缩式变化，例如，可以将图5所示的凹陷23利用图4所示的凹陷23替换。对于沿第一方向延伸的凹陷23的具体结构此处不作限定。
在一个实施例中，如图6所示，多个凹陷23沿第一方向间隔设置，第一方向基本平行于测试焊盘22朝向连接焊盘21的边缘线，从而可以使得多个独立的凹陷23共同形成了测试焊盘22的光学识别图形。
在一个实施例中，如图7所示，沿垂直于第一方向的第二方向多个凹陷23为至少两行，以此使得呈阵列的多个凹陷23共同形成了测试焊盘22的光学识别图形。
需要说明的是，对于凹陷23的数量以及具体结构形式可以不作限定，只要能够保证凹陷23可以作为测试焊盘22的光学识别图形即可。
在一个实施例中，重布线层20由导电材料制备而成，重布线层20可以由金属材料制备而成，例如，重布线层20可以由铝材料制备而成，或者，重布线层20可以由铜材料制备而成，对于重布线层20的材料此处不作限定，可以根据实际需求进行选择。
在一个实施例中，如图2所示，基体10包括：衬底11；导电层12，导电层12位于衬底11上，重布线层20与导电层12相连接；介质层13，介质层13位于衬底11上，介质层13上设置有第一开口131，凹陷23在衬底11上的第一正投影位于第一开口131在衬底11上的第二正投影内，第一开口131的设置可以在形成重布线层20的过程中，在重布线层20上形成凹陷23，以此简化半导体结构的制作难度，提高半导体结构的制作效率。
介质层13上的第一开口131可以是孔段，孔段可以仅具有一个开口端，此开口端朝向重布线层20，从而可以在形成重布线层20的过程中，在重布线层20上形成凹陷23。介质层13上的第一开口131可以是通孔，通孔的一个开口端朝向重布线层20，从而可以在形成重布线层20的过程中，在重布线层20上形成凹陷23，介质层13的另一个开口端可以朝向导电层12。
基体10可以包括多个导电层12，重布线层20可以与一个导电层12相连接，例如，在介质层13上形成一个通孔，通孔可以暴露一个导电层12，通过在通孔内沉积金属材料，以此在形成重布线层20的过程中实现重布线层20与导电层12的电连接(图中未示出)。
在一个实施例中，导电层12由导电材料制备而成，导电层12可以由金属材料制备而成，例如，导电层12可以由铝材料制备而成，或者，导电层12可以由铜材料制备而成，对于导电层12的材料此处不作限定，可以根据实际需求进行选择。导电层12可以是金属导线。
在一个实施例中，导电层12可以由铝材料制备而成，重布线层20可以由铝材料制备而成，从而可以提高导电层12与重布线层20的连接能力，保证导电层12与重布线层20形成可靠的电连接。
在一个实施例中，衬底11可以包括由含硅材料形成的部分。衬底11可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
介质层13可以为聚合物层，例如，介质层13可以包括但不限于聚酰亚胺层或聚苯并恶唑层。介质层13也可以为正硅酸乙酯层(TEOS)。
在一个实施例中，重布线层20填充第一开口131的一部分，即在形成重布线层20的过程中，重布线层20的一部分会下沉至第一开口131内，从而可以在重布线层20上形成凹陷23。
需要说明的是，第一开口131的结构形式可以大致与凹陷23相一致，例如，凹陷23可以为一个，此时，第一开口131可以分为一个。或者，凹陷23可以为多个，此时，第一开口131可以分为多个。凹陷23的开口宽度均相一致，此时，第一开口131的开口宽度可以均相一致。凹陷23的开口宽度的至少部分呈渐缩式变化，此时，第一开口131的开口宽度可以呈渐缩式变化。第一开口131的结构形式可以大致与凹陷23相一致，但是并不代表凹陷23的开口宽度和第一开口131的开口宽度必须相一致。
在一个实施例中，如图2所示，重布线层20朝向第一开口131的一侧形成有气隙24，从而可以使得凹陷23的下方形成空气隔离，因此也可以保证在形成重布线层20的过程中在重布线层20的上表面形成有凹陷23。
在一个实施例中，如图2所示，第一开口131暴露导电层12，即第一开口131可以是通孔，以此增加第一开口131的深度，从而保证重布线层20上能够形成可靠的凹陷23。
在某些实施例中，第一开口131可以不暴露导电层12，即第一开口131的底壁可以位于介质层13内，以此减少第一开口131形成的制作时间。
在一个实施例中，第一开口131的宽度不大于3um，在保证重布线层20能够形成凹陷23的基础上，不会使得形成重布线层20的过程中，大量金属材料沉积到第一开口131内，从而在重布线层20上形成一个较大尺寸的凹陷23，以此影响重布线层20的结构性能。
在一个实施例中，第一开口131的宽度为1um-3um，不仅可以保证重布线层20能够形成凹陷23，也可以避免凹陷23的尺寸过小，从而使得凹陷23能够可靠作为测试焊盘22的光学识别图形。
在一些实施例中，第一开口131的宽度可以为1um、1.1um、1.2um、1.3um、1.5um、1.6um、1.8um、2um、2.1um、2.2um、2.3um、2.5um、2.6um、2.7um、2.8um、2.9um或者3um等等。
在一个实施例中，如图2所示，半导体结构还包括：光学识别层30，光学识别层30位于重布线层20上；其中，光学识别层30上设置有第二开口31，以暴露连接焊盘21、测试焊盘22以及凹陷23。光学识别层30可以实现对重布线层20的保护，并且光学识别层30和凹陷23可以组合以作为测试焊盘22周围的光学识别图形。
光学识别层30可以是光阻层，光学识别层30可以是聚合物层，聚合物层可以包括但不限于聚酰亚胺层或聚苯并噁唑层。
在一个实施例中，一个第二开口31可以同时暴露连接焊盘21、测试焊盘22以及凹陷23。
在一个实施例中，结合图8所示，连接焊盘21、测试焊盘22以及凹陷23可以是多个，光学识别层30上可以设置有多个第二开口31，每个第二开口31可以同时暴露相应的连接焊盘21、测试焊盘22以及凹陷23。
在一个实施例中，半导体结构由上述的半导体结构的制作方法形成。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (20)
1.一种半导体结构，其特征在于，包括：
基体；
重布线层，所述重布线层位于所述基体上，所述重布线层包括连接焊盘和测试焊盘，所述连接焊盘和所述测试焊盘相邻设置，所述重布线层形成有凹陷，所述凹陷位于所述连接焊盘和所述测试焊盘之间。
2.根据权利要求1所述的半导体结构，其特征在于，所述凹陷为一个，所述凹陷的相对两侧分别为所述连接焊盘和所述测试焊盘。
3.根据权利要求2所述的半导体结构，其特征在于，所述凹陷的开口宽度均相一致。
4.根据权利要求2所述的半导体结构，其特征在于，所述凹陷的开口宽度的至少部分呈渐缩式变化。
5.根据权利要求4所述的半导体结构，其特征在于，所述凹陷的开口宽度由相对的两个边缘区域向中间区域逐渐缩小。
6.根据权利要求1所述的半导体结构，其特征在于，所述凹陷为多个，多个所述凹陷形成的相对两侧分别为所述连接焊盘和所述测试焊盘。
7.根据权利要求6所述的半导体结构，其特征在于，所述凹陷沿第一方向延伸，多个所述凹陷沿垂直于所述第一方向的第二方向间隔设置；
其中，所述第一方向基本平行于所述测试焊盘朝向所述连接焊盘的边缘线。
8.根据权利要求6所述的半导体结构，其特征在于，多个所述凹陷沿第一方向间隔设置，所述第一方向基本平行于所述测试焊盘朝向所述连接焊盘的边缘线。
9.根据权利要求8所述的半导体结构，其特征在于，沿垂直于所述第一方向的第二方向多个所述凹陷为至少两行。
10.根据权利要求1至9中任一项所述的半导体结构，其特征在于，所述基体包括：
衬底；
导电层，所述导电层位于所述衬底上，所述重布线层与所述导电层相连接；
介质层，所述介质层位于所述衬底上，所述介质层上设置有第一开口，所述凹陷在所述衬底上的第一正投影位于所述第一开口在所述衬底上的第二正投影内。
11.根据权利要求10所述的半导体结构，其特征在于，所述重布线层填充所述第一开口的一部分。
12.根据权利要求11所述的半导体结构，其特征在于，所述重布线层朝向所述第一开口的一侧形成有气隙。
13.根据权利要求10所述的半导体结构，其特征在于，所述第一开口暴露所述导电层。
14.根据权利要求10所述的半导体结构，其特征在于，所述第一开口的宽度不大于3um。
15.根据权利要求10所述的半导体结构，其特征在于，所述第一开口的宽度为1um-3um。
16.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：
光学识别层，所述光学识别层位于所述重布线层上；
其中，所述光学识别层上设置有第二开口，以暴露所述连接焊盘、所述测试焊盘以及所述凹陷。
17.一种半导体结构的制作方法，其特征在于，包括：
提供基体；
在所述基体内形成第一开口；
在所述基体上形成重布线层，以使得所述重布线层的连接焊盘和测试焊盘之间形成有凹陷；
其中，所述凹陷在所述基体上的第一正投影位于所述第一开口在所述基体上的第二正投影内。
18.根据权利要求17所述的半导体结构的制作方法，其特征在于，在所述基体内形成一个所述第一开口，以在所述重布线层上形成一个所述凹陷；
或，在所述基体内形成多个所述第一开口，以在所述重布线层上形成多个所述凹陷。
19.根据权利要求17所述的半导体结构的制作方法，其特征在于，所述基体包括在衬底、以及在所述衬底上依次形成的导电层和介质层，所述第一开口形成于所述介质层上，所述重布线层形成于所述介质层上。
20.根据权利要求17至19中任一项所述的半导体结构的制作方法，其特征在于，还包括：
在所述重布线层上形成光学识别层；
在所述光学识别层上形成第二开口，以暴露所述连接焊盘、所述测试焊盘以及所述凹陷。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210464674.1A CN116995061A (zh) | 2022-04-25 | 2022-04-25 | 半导体结构及半导体结构的制作方法 |
| PCT/CN2022/124201 WO2023206976A1 (zh) | 2022-04-25 | 2022-10-09 | 半导体结构及半导体结构的制作方法 |
| US18/197,240 US20230343656A1 (en) | 2022-04-25 | 2023-05-15 | Semiconductor structure and method for fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210464674.1A CN116995061A (zh) | 2022-04-25 | 2022-04-25 | 半导体结构及半导体结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116995061A true CN116995061A (zh) | 2023-11-03 |
Family
ID=88517145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210464674.1A Pending CN116995061A (zh) | 2022-04-25 | 2022-04-25 | 半导体结构及半导体结构的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116995061A (zh) |
| WO (1) | WO2023206976A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741910B1 (ko) * | 2006-07-21 | 2007-07-24 | 동부일렉트로닉스 주식회사 | 구조적 강도가 향상된 칩 패드 구조를 가지는 반도체 칩 |
| US11088037B2 (en) * | 2018-08-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having probe pads and seal ring |
| CN111834317A (zh) * | 2019-04-18 | 2020-10-27 | 长鑫存储技术有限公司 | 半导体器件及其制造方法 |
| CN111834316A (zh) * | 2019-04-18 | 2020-10-27 | 长鑫存储技术有限公司 | 半导体器件及其制造方法 |
| CN112582364A (zh) * | 2019-09-30 | 2021-03-30 | 长鑫存储技术有限公司 | 焊盘结构及其形成方法、半导体器件及其形成方法 |
| CN112582363A (zh) * | 2019-09-30 | 2021-03-30 | 长鑫存储技术有限公司 | 焊盘结构及其形成方法、半导体器件及其形成方法 |
-
2022
- 2022-04-25 CN CN202210464674.1A patent/CN116995061A/zh active Pending
- 2022-10-09 WO PCT/CN2022/124201 patent/WO2023206976A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023206976A1 (zh) | 2023-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7777345B2 (en) | Semiconductor device having through electrode and method of fabricating the same | |
| US9741659B2 (en) | Electrical connections for chip scale packaging | |
| US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| US7646079B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same | |
| US6445001B2 (en) | Semiconductor device with flip-chip structure and method of manufacturing the same | |
| US6921979B2 (en) | Semiconductor device having a bond pad and method therefor | |
| US8072076B2 (en) | Bond pad structures and integrated circuit chip having the same | |
| CN109585384B (zh) | 半导体结构 | |
| CN109904144B (zh) | 具有测试键结构的半导体晶元 | |
| CN106548996A (zh) | 具有锯齿形边缘的伪金属 | |
| US20200335473A1 (en) | Semiconductor Wafer, Bonding Structure And Wafer Bonding Method | |
| US7271026B2 (en) | Method for producing chip stacks and chip stacks formed by integrated devices | |
| CN113496999A (zh) | 垂直存储器件 | |
| CN112510045A (zh) | 半导体器件 | |
| CN108155155B (zh) | 半导体结构及其形成方法 | |
| CN110112064B (zh) | 一种半导体器件及其制备方法 | |
| CN216403846U (zh) | 一种避免短路的芯片间导电桥结构 | |
| CN116995061A (zh) | 半导体结构及半导体结构的制作方法 | |
| CN113800463A (zh) | 一种芯片间导电桥结构及制造方法 | |
| US20230343656A1 (en) | Semiconductor structure and method for fabricating same | |
| KR20190083170A (ko) | 금속 범프를 갖는 반도체 소자 및 그 제조방법 | |
| US20090246914A1 (en) | Semiconductor package and method of manufacturing the same | |
| US11342236B2 (en) | Wafer, semiconductor device and method for manufacturing the same | |
| US20230207501A1 (en) | Semiconductor structure and method of manufacturing same | |
| CN111834316A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |