CN110112064B - 一种半导体器件及其制备方法 - Google Patents

Abstract

本发明提供一种半导体器件的制备方法，包括：提供半导体结构，所述半导体结构包括核心器件区和形成于所述核心器件区之上的金属焊垫；在所述半导体结构的表面覆盖第一钝化层、第二钝化层和感光保护层；使用第一掩膜去除所述感光保护层的至少部分切割沟道区，所述第一掩膜具有交替布置的透光区和遮光区；使用第二掩膜去除至少部分感光保护层、第一钝化层和第二钝化层，形成连通至所述金属焊垫的开口。

Description

一种半导体器件及其制备方法

技术领域

本发明主要涉及半导体制造领域，尤其涉及一种半导体器件及其制备方法。

背景技术

随着电子产业的迅速进步以及用户需求的增加，电子设备正在变得越来越小型化和多功能化。相应地，对半导体器件的封装尺寸要求也越来越小。通常，对半导体芯片进行封装的过程分为前段、中段、电镀、后段和测试等工艺制程。在半导体器件的后段制程(Back-End-Of-Line，BEOL)中，在半导体器件的顶层制作了金属层间介质层及金属焊垫(PAD)。该金属层间介质层通常为氧化硅，金属焊垫通常为铝焊垫。金属焊垫后续就作为封装互连的连接点。在金属层间介质层和金属焊垫上还会形成钝化层，再对该钝化层进行刻蚀，暴露出部分的金属焊垫以用于后续进行连线。

为了保护半导体器件，减少环境对半导体器件的影响，在半导体器件的顶层会覆盖一层保护层。该保护层的材料可以是聚酰亚胺(Polyimide)，一种高分子聚合物。然而，由于保护层通常是高分子有机材料，在用刀片在芯片上切割以形成划片槽(Scribe Lane)时，会使聚酰亚胺粘在刀片上，影响切割效率及刀片的使用寿命。

发明内容

本发明要解决的技术问题是提供一种具有特定形状感光保护层的半导体器件及其制备方法，可以克服半导体器件封装过程中切割效率低、刀片寿命短的问题。

为解决上述技术问题，本发明的一方面提供了一种半导体器件的制备方法，包括：提供半导体结构，所述半导体结构包括核心器件区和形成于所述核心器件区之上的金属焊垫；在所述半导体结构的表面覆盖第一钝化层、第二钝化层和感光保护层；使用第一掩膜去除所述感光保护层的至少部分切割沟道区，所述第一掩膜具有交替布置的透光区和遮光区；使用第二掩膜去除至少部分感光保护层、第一钝化层和第二钝化层，形成连通至所述金属焊垫的开口。

在本发明的一实施例中，所述第二掩膜具有交替布置的透光区和遮光区，形成的所述开口为台阶状开口，所述台阶的过渡面为弧面。

在本发明的一实施例中，所述第一掩膜和所述第二掩膜为同一张掩膜，通过一次工艺使用所述掩膜去除所述感光保护层的至少部分切割沟道区以及至少部分感光保护层、第一钝化层和第二钝化层。

在本发明的一实施例中，所述第一掩膜和所述第二掩膜为不同的掩膜，通过两次工艺使用所述第一掩膜去除所述感光保护层的至少部分切割沟道区以及使用所述第二掩膜去除至少部分感光保护层、第一钝化层和第二钝化层。

在本发明的一实施例中，所述第一掩膜中透光区和遮光区的宽度占比为1:0.7-1:0.8。

在本发明的一实施例中，所述第二掩膜中透光区和遮光区的宽度占比为1:1.4-1:1.6。

在本发明的一实施例中，所述感光保护层的材料为聚酰亚胺。

在本发明的一实施例中，还包括使用导电材料填充所述开口形成接触线。

本发明的另一方面提供了一种半导体器件，包括：半导体结构，所述半导体结构包括核心器件区和形成于所述核心器件区之上的金属焊垫；覆盖在所述半导体结构表面的第一钝化层、第二钝化层和感光保护层；穿过所述感光保护层、第一钝化层和第二钝化层连通至所述金属焊垫的开口；其中，所述感光保护层的切割沟道区的厚度小于所述感光保护层的最大厚度。

在本发明的一实施例中，所述开口为台阶状开口，所述台阶的过渡面为弧面。

在本发明的一实施例中，所述感光保护层的材料为聚酰亚胺。

在本发明的一实施例中，还包括使用导电材料填充所述开口形成的接触线。

与现有技术相比，本发明在半导体器件的感光保护层形成了切割沟道区，使得后续对晶圆进行封装切割的步骤变得更加容易，可以提高切割效率以及刀片的使用寿命。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是一种半导体器件的截面示意图；

图2是本发明一实施例的半导体器件的制备方法的示例性流程图；

图3是本发明一实施例的半导体器件的半导体结构示意图；

图4是本发明一实施例的覆盖有第一钝化层、第二钝化层和感光保护层的半导体结构示意图；

图5A是本发明一实施例中使用第一掩膜之后的半导体结构示意图；

图5B是本发明一实施例中的第一掩膜的图案示意图；

图5C是本发明一实施例中使用第二掩膜之后的半导体结构示意图

图6A是本发明另一实施例中使用第二掩膜之后的半导体结构示意图；

图6B是本发明一实施例中的第二掩膜的图案示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。

图1是一种半导体器件的截面示意图。参考图1所示，在半导体器件的后段制程(Back-End-Of-Line，BEOL)中，在半导体器件的顶层制作了金属层间介质层11及金属焊垫(PAD)12。该金属层间介质层11通常为氧化硅，金属焊垫12通常为铝焊垫。金属焊垫12后续就作为封装互连的连接点。在金属层间介质层11和金属焊垫12上还会形成钝化层13，再对该钝化层13进行刻蚀，暴露出部分的金属焊垫12以用于后续进行连线。

为了保护半导体器件，减少环境对半导体器件的影响，在半导体器件的顶层会覆盖一层保护层14。该保护层14的材料可以是聚酰亚胺(Polyimide)，一种高分子聚合物。然而，由于保护层14通常是高分子有机材料，在用刀片在芯片上切割以形成划片槽(ScribeLane)时，会使聚酰亚胺粘在刀片上，影响切割效率及刀片的使用寿命。

图2是本发明一实施例的半导体器件的制备方法的示例性流程图。在本发明的实施例中，半导体器件可以是存储器件或者逻辑器件。存储器件可以是三维存储器或动态随机存储器(DRAM)。逻辑器件可以是CMOS电路。参考图2所示，该制备方法包括以下步骤：

步骤210，提供半导体结构，该半导体结构包括核心器件区和形成于核心器件区之上的金属焊垫。

图3是本发明一实施例的半导体器件的半导体结构示意图。参考图3所示，该半导体结构包括核心器件区31和形成于该核心器件区31之上的金属焊垫32。以三维存储器为例，该核心器件区31可以包括存储阵列区，存储阵列区中可以包括若干个存储单元。存储阵列区可以包括衬底和形成于衬底之上的堆叠结构。该堆叠结构可以由绝缘层和导电层交错堆叠而成。其中，该堆叠结构的顶层和底层均为绝缘层。位于核心区的沟道结构贯穿该堆叠结构。在一些实施例中，形成该堆叠结构的绝缘层和导电层可以分别是氧化硅和氮化硅、二氧化硅和氮化硅、或绝缘的二氧化硅和导电的多晶硅等材料组成。

在一些实施例中，该核心器件区31还包括形成于核心器件区上方的金属层间介质层。金属焊垫32形成于该金属层间介质层之上。该金属焊垫32可以与核心器件区31的沟道结构电学连接。

在一些实施例中，在金属层间介质层的表面上还可以依次沉积粘结层、金属层间隔离层等。粘结层的材料可以是金属钛，金属层间隔离层的材料可以是氮化钛。金属焊垫32沉积在金属层间隔离层的表面上。

在一些实施例中，金属焊垫32的材料包括铝。

如图3所示，金属焊垫32的截面宽度小于核心器件区31的截面宽度，并且该金属焊垫32具有一定的厚度，从在核心器件区31的表面上形成一凸起的部件。

在一些实施例中，对该核心器件区31和金属焊垫32的表面进行平坦化处理，使其具有平坦的表面结构。

步骤220，在半导体结构的表面覆盖第一钝化层、第二钝化层和感光保护层。

图4是本发明一实施例的覆盖有第一钝化层、第二钝化层和感光保护层的半导体结构示意图。参考图4所示，在半导体结构的表面上依次覆盖有第一钝化层41、第二钝化层42和感光保护层43。显然，该第一钝化层41覆盖在半导体结构中的核心器件区31和金属焊垫32的表面上。由于金属焊垫32凸出于核心器件区31的表面，因此形成在其上的第一钝化层41在位于金属焊垫32上方的高度也高于其位于核心器件区31上方的高度，并且在由核心器件区31上方过渡到金属焊垫32上方的过渡部分呈一斜面，以使第一钝化层41位于核心器件区31上方的厚度和位于金属焊垫32上方的厚度基本一致。同理，形成于第一钝化层41表面上的第二钝化层42具有与第一钝化层41相似的形态。

在一些实施例中，第一钝化层41的材料可以包括氧化硅，第二钝化层42的材料可以包括氮化硅。

第一钝化层41和第二钝化层42的形成工艺可以是沉积工艺，例如化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等各种方法。

第一钝化层41的作用可以作为应力缓冲层，避免第二钝化层42直接与半导体结构接触而对半导体结构造成较大的应力。

第二钝化层42的作用可以是隔离环境中的水汽。

如图4所示，感光保护层43形成于第二钝化层42的表面上。

在一些实施例中，感光保护层43的材料可以包括聚酰亚胺。聚酰亚胺可以作为光阻材料、热固性极佳的隔热材料和电学绝缘材料，使感光保护层43起到保护半导体器件，减少环境对半导体器件的影响的作用。另外，由聚酰亚胺形成的感光保护层43还可以起到缓冲作用，减少应力对半导体器件的影响。

形成该感光保护层43的工艺可以是旋涂工艺。

步骤230，使用第一掩膜去除感光保护层的至少部分切割沟道区。

经过步骤220之后，在半导体结构的表面已经覆盖了第一钝化层41、第二钝化层42和感光保护层43。为了对半导体器件进行封装，需要用刀片对整个晶圆进行切割，以在每个单独的半导体器件周围形成划片槽。然而，对于图4所示的半导体结构，由于感光保护层为有机材料如聚酰亚胺组成，该种有机材料会粘在刀片上，影响切割效率和刀片的使用寿命。

图5A是本发明一实施例中使用第一掩膜之后的半导体结构示意图。参考图5A所示，经过步骤230，使用第一掩膜去除感光保护层43的至少部分切割沟道区52a，该切割沟道区52a位于半导体结构中不包含金属焊垫32的部位上方，并且切割沟道区52a处感光保护层43并未被完全去除掉，在相应的部位仍然保留了部分感光保护层43，使位于感光保护层43下方的第二钝化层42不被暴露出来。如图5A所示，经过第一掩膜的使用，位于金属焊垫32上方区域的感光保护层43仍然保留，将该部分感光保护层43称为保留感光保护层51a。如图5A所示，该保留感光保护层51a的厚度为感光保护层43的最大厚度。感光保护层43在切割沟道区52a的厚度小于该最大厚度。优选地，感光保护层43的最大厚度为4微米，切割沟道区52a的厚度为0.7微米。

图5B是本发明一实施例中的第一掩膜的图案示意图。以光阻为正胶进行示例性说明，参考图5B所示，该第一掩膜具有交替布置的透光区53和遮光区54。其中，透光区53以白色表示，表示在使用第一掩膜进行光刻时允许紫外线透过，以对位于其下的半导体结构区域进行刻蚀；遮光区54以阴影图案表示，表示在使用第一掩膜进行光刻时阻挡紫外线透过。参考图5B所示，第一掩膜的图案按照区域可以分为第一区域51b和第二区域52b。其中第一区域51b位于该第一掩膜的中部，第二区域52b位于第一掩膜的两端。第一区域51b和第二区域52b邻接，并且一个第一区域51b夹在两个第二区域52b之间。

参考图5A和5B所示，位于第一掩膜的第一区域51b的遮光区54对应于保留感光保护层51a，以保护该部分感光保护层43不被刻蚀；第一掩膜的第二区域52b包括交替布置的透光区53和遮光区54，该透光区53和遮光区54都呈长条状。在一些实施例中，透光区53和遮光区54的宽度占比可以为1:0.7到1:0.8。通过对透光区53和遮光区54的宽度占比的调整，可以控制所要刻蚀形成的切割沟道区52a的厚度。

优选地，第一掩膜第二区域52b的透光区53和遮光区54的宽度占比可以为1：0.75。具体地，透光区53的宽度可以为200纳米，遮光区54的宽度可以为150纳米。

在图5B所示的实施例中，第一掩膜第二区域52b的多个透光区53和遮光区54呈均匀分布，即二者的宽度占比都一样。在其他的实施例中，该多个透光区53和遮光区54可以非均匀分布，即不同的透光区53和遮光区54的宽度占比可以不同。

需要说明的是，由于光的散射性，从透光区53进入半导体结构中的光并不是只会对透光区53以下的半导体结构产生刻蚀作用，而是会对其旁边的部分半导体结构也产生刻蚀作用。因此，对于第一掩膜第二区域52b中交替布置的透光区53和遮光区54来说，光可以从透光区53进入并散射进入遮光区54下方的感光保护层43中，对该部分感光保护层43产生刻蚀作用，从而最终获得如图5A所示的刻蚀结果，即在感光保护层43形成切割沟道区52a。

同样基于光的散射原因，使用第一掩膜对图4所示的感光保护层43进行图案化刻蚀时，第一掩膜第一区域51b的遮光区53的宽度并不严格等于刻蚀完成之后的保留感光保护层51a的宽度。

可以理解的是，图5A和5B所示仅为示意和用于说明本发明的思想，并不代表真实的大小和尺寸，也不用于限制本发明所要保护的范围。

该第一掩膜可以是采用图5B所示的图案进行图案化的光刻胶(Photoresist)层，形成光刻胶层的方法可以是在感光保护层43的上方涂覆光刻胶膜。

根据第一掩膜对感光保护层43进行刻蚀的工艺可以包括湿刻工艺、干刻工艺等。

步骤240，使用第二掩膜去除至少部分感光保护层、第一钝化层和第二钝化层，形成连通至金属焊垫的开口。

图5C是本发明一实施例中使用第二掩膜之后的半导体结构示意图。参考图5C所示，使用第二掩膜去除了至少部分感光保护层43、第一钝化层41和第二钝化层42，并形成了连通至金属焊垫32的开口53。如图5C所示，该开口53的上下宽度一致。可以理解的是，形成图5C所示的开口53的第二掩膜对应于开口53的部位为透光区，而其他的区域为遮光区。

在一些实施例中，在获得了如图5C所示的具有开口53的半导体结构之后，还可以使用导电材料填充该开口53，以形成接触线，使金属焊垫32可以通过该接触线与其他器件进行连线。

在图5C所示的实施例中，由于在感光保护层43形成了切割沟道区52a，使得后续对晶圆进行封装切割的步骤变得更加容易，可以提高切割效率以及刀片的使用寿命。

图6A是本发明另一实施例中使用第二掩膜之后的半导体结构示意图。经过步骤230之后，在图5A所示的半导体结构的基础上，再使用第二掩膜对该半导体结构继续进行刻蚀，形成了图6A所示的结构。参考图6A所示，该半导体结构进一步的去除了部分感光保护层43、第一钝化层41和第二钝化层42，并形成了连通至金属焊垫32的开口61a。如图6A所示，该开口61a位于金属焊垫32的上方，贯穿原来位于金属焊垫32上方的感光保护层43、第一钝化层41和第二钝化层42。开口61a使金属焊垫32的大部分暴露出来，以用于后续的引线连接。金属焊垫32仍有少部分被第一钝化层41、第二钝化层42及感光保护层43所覆盖。

在一些实施例中，经过第二掩膜所形成的开口61a为台阶状开口，包括第一台阶62a和第二台阶63a。经过第二掩膜进行刻蚀之后，位于第一台阶62a处的感光保护层43基本上没有被刻蚀，仍保留原来的高度，即第一台阶62a处的感光保护层43的厚度为感光保护层43的最大厚度；位于第二台阶63a处的感光保护层43经过刻蚀，高度低于第一台阶62a的高度，但是仍然保留有一部分的感光保护层43；位于开口61a中间处的感光保护层43、第二钝化层42和第一钝化层41都被刻蚀掉，并且使位于底部的金属焊垫32暴露出来。如此使得开口61a靠近金属焊垫32的部位开口较窄，远离金属焊垫32的部位开口较宽，在较宽开口与较窄开口之间的过渡面64为弧面，也即从第二台阶63a到第一台阶62a的过渡面64为弧面。图6A所示的实施例中，该过渡面64与第一台阶62a之间具有一定高度差。本发明不对该高度差做出限定。在其他的实施例中，过渡面64与第一台阶62a之间的高度差可以为零。

优选地，感光保护层43的最大厚度为4微米，第二台阶63a的厚度约为2微米。

经过本步骤，去掉了开口61a远离金属焊垫32处的部分感光保护层43，使该处的开口变大，有利于对芯片进行金球推力测试的过程，使测试结果更加准确。

图6B是本发明一实施例中的第二掩膜的图案示意图。以光阻为正胶进行示例性说明，参考图6B所示，第二掩膜具有交替布置的透光区65和遮光区66。其中，透光区65以白色表示，表示在使用第二掩膜进行光刻时允许紫外线的透过，以对位于其下的半导体结构区域进行刻蚀；遮光区66以阴影图案表示，表示在使用第二掩膜进行光刻时阻挡紫外线的透过。

参考图6B所示，第二掩膜的图案按照区域可以分为第一区域61b、第二区域62b和第三区域63b。其中，第一区域61b位于该第二掩膜的中部，第二区域62b位于第一掩膜的两端，第三区域63b位于第一区域61b和第二区域62b之间。第一区域61b和第三区域63b邻接，并且一个第一区域61b夹在两个第二区域63b之间。

参考图6A和6B所示，第二掩膜第一区域61b的透光区65对应于感光保护层43的中间开口区域，以使相应部位的感光保护层43、第二钝化层42和第一钝化层41都被刻蚀掉，使位于底部的金属焊垫32暴露出来。第二掩膜第二区域62b的遮光区66对应于形成于感光保护层43上的第一台阶62a，使该部分感光保护层43不被刻蚀掉。第二掩膜第三区域63b包括交替布置的透光区65和遮光区66，该透光区65和遮光区66都呈长条状。在一些实施例中，透光区65和遮光区66的宽度占比可以为1:1.4到1:1.6。通过对透光区65和遮光区66的宽度占比的调整，可以控制所要刻蚀形成的过渡面64的厚度和弧度。

优选地，第二掩膜第三区域63b的透光区65和遮光区66的宽度占比可以为1：1.5。具体地，透光区65的宽度可以为200nm，遮光区66的宽度可以为300nm。

在图6B所示的实施例中，第二掩膜第三区域63b的多个透光区65和遮光区66呈均匀分布，即二者的宽度占比都一样。在其他的实施例中，该多个透光区65和遮光区66可以非均匀分布，即不同的透光区65和遮光区66的宽度占比可以不同。

需要说明的是，由于光的散射性，从透光区65进入半导体结构中的光并不是只会对透光区65以下的半导体结构产生刻蚀作用，而是会对其旁边的部分半导体结构也产生刻蚀作用。因此，对于第二掩膜第三区域63b中交替布置的透光区65和遮光区66来说，光可以从透光区65进入并散射进入遮光区66下方的感光保护层43中，对该部分感光保护层43产生刻蚀作用，从而最终获得如图6A所示的刻蚀结果，即在第二台阶63a处形成过渡面64。

同样基于光的散射原因，使用第二掩膜对感光保护层43进行图案化刻蚀时，第二掩膜第二区域62b的遮光区66的宽度并不严格等于刻蚀完成之后的第一台阶62a的宽度。

可以理解的是，图6A和6B所示仅为示意和用于说明本发明的思想，并不代表真实的大小和尺寸，也不用于限制本发明所要保护的范围。

该第二掩膜可以是采用图6B所示的图案进行图案化的光刻胶层，形成光刻胶层的方法可以是在感光保护层43的上方涂覆光刻胶膜。

根据第二掩膜对感光保护层43进行刻蚀的工艺可以包括湿刻工艺、干刻工艺等。

在一些实施例中，上述的第一掩膜和第二掩膜为不同的掩膜，通过两次工艺使用第一掩膜去除感光保护层的至少部分切割沟道区52a以及使用第二掩膜去除至少部分感光保护层43、第一钝化层41和第二钝化层42。如上述的步骤230和步骤240所述。

在其他的实施例中，步骤230中所使用的第一掩膜和步骤240中所使用的第二掩膜为同一张掩膜，通过一次工艺使用该掩膜去除感光保护层43的至少部分切割沟道区52a以及至少部分感光保护层43、第一钝化层41和第二钝化层42。在这些实施例中，将图5A所示的第一掩膜和图6A所示的第二掩膜的图案结合起来形成一张新的掩膜，并通过该掩膜一次性的对图4所示的半导体结构进行刻蚀，所获得的结果如图6A所示。

可以理解的是，将第一掩膜和第二掩膜结合起来时，可以通过调整掩膜中的各个区域的宽度，例如透光区和遮光区的宽度占比，以获得所需要的结果。

在一些实施例中，在获得了如图6A所示的具有开口61a的半导体结构之后，还可以使用导电材料填充该开口61a，以形成接触线，使金属焊垫32可以通过该接触线与其他器件进行连线。

本发明还包括一种半导体器件，该半导体器件可以根据上述的制备方法获得。如图6A所示，该半导体器件包括半导体结构，该半导体结构包括核心器件区31和形成于该核心器件区31之上的金属焊垫32。金属焊垫32可以形成于该核心器件区31之上。该半导体器件还包括覆盖在半导体结构表面的第一钝化层41、第二钝化层42和感光保护层43。该半导体器件还包括穿过该感光保护层43、第一钝化层41和第二钝化层42连通至金属焊垫43的开口61a。其中，该感光保护层43上具有至少部分的切割沟道区52a。该切割沟道区52a位于半导体结构中不包含金属焊垫32的部位上方，并且切割沟道区52a的厚度小于感光保护层43的最大厚度。在切割沟道区52a相应的部位仍然保留了部分感光保护层43，使位于感光保护层43下方的第二钝化层42不被暴露出来。

由于该半导体器件的感光保护层43具有切割沟道区52a，使得后续对晶圆进行封装切割的步骤变得更加容易，可以提高切割效率以及刀片的使用寿命。

继续参考图6A所示，该半导体器件的开口61a为台阶状开口，包括第一台阶62a和第二台阶63a。第一台阶62a和第二台阶63a都是由感光保护层43经过掩膜刻蚀而成的。其中，第一台阶62a基本上保留了感光保护层43的最大厚度，第二台阶63a的厚度小于第一台阶62a的厚度，但是仍然保留有一部分的感光保护层43。开口61a靠近金属焊垫32的部位开口较窄，远离金属焊垫32的部位开口较宽，在较宽开口与较窄开口之间的过渡面64为弧面，也即从第二台阶63a到第一台阶62a的过渡面64为弧面。图6A所示的实施例中，该过渡面64与第一台阶62a之间具有一定高度差。本发明不对该高度差做出限定。在其他的实施例中，过渡面64与第一台阶62a之间的高度差可以为零。

该半导体器件去掉了开口61a远离金属焊垫32处的部分感光保护层43，使该处的开口变大，有利于对芯片进行金球推力测试的过程，使测试结果更加准确。

在一些实施例中，本发明的半导体器件中的感光保护层34的材料为聚酰亚胺。

在一些实施例中，还包括使用导电材料填充本发明的半导体器件的开口61a以形成接触线，使金属焊垫32可以通过该接触线与其他器件进行连线。

在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (12)

1.一种半导体器件的制备方法，包括：

提供半导体结构，所述半导体结构包括核心器件区和形成于所述核心器件区之上的金属焊垫；

在所述半导体结构的表面覆盖第一钝化层、第二钝化层和感光保护层；

使用第一掩膜去除所述感光保护层的切割沟道区的部分厚度，所述第一掩膜具有交替布置的透光区和遮光区；

使用第二掩膜去除至少部分感光保护层、第一钝化层和第二钝化层，形成连通至所述金属焊垫的开口。

2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第二掩膜具有交替布置的透光区和遮光区，形成的所述开口为台阶状开口，所述台阶的过渡面为弧面。

3.如权利要求1或2所述的半导体器件的制备方法，其特征在于，所述第一掩膜和所述第二掩膜为同一张掩膜，通过一次工艺使用所述掩膜去除所述感光保护层的至少部分切割沟道区以及至少部分感光保护层、第一钝化层和第二钝化层。

4.如权利要求1或2所述的半导体器件的制备方法，其特征在于，所述第一掩膜和所述第二掩膜为不同的掩膜，通过两次工艺使用所述第一掩膜去除所述感光保护层的至少部分切割沟道区以及使用所述第二掩膜去除至少部分感光保护层、第一钝化层和第二钝化层。

5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一掩膜中透光区和遮光区的宽度占比为1:0.7-1:0.8。

6.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第二掩膜中透光区和遮光区的宽度占比为1:1.4-1:1.6。

7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述感光保护层的材料为聚酰亚胺。

8.如权利要求1所述的半导体器件的制备方法，其特征在于，还包括使用导电材料填充所述开口形成接触线。

9.一种半导体器件，包括：

半导体结构，所述半导体结构包括核心器件区和形成于所述核心器件区之上的金属焊垫；

覆盖在所述半导体结构表面的第一钝化层、第二钝化层和感光保护层；

穿过所述感光保护层、第一钝化层和第二钝化层连通至所述金属焊垫的开口；

其中，所述感光保护层的切割沟道区的厚度小于所述感光保护层的最大厚度。

10.如权利要求9所述的半导体器件，其特征在于，所述开口为台阶状开口，所述台阶的过渡面为弧面。

11.如权利要求9所述的半导体器件，其特征在于，所述感光保护层的材料为聚酰亚胺。

12.如权利要求9所述的半导体器件，其特征在于，还包括使用导电材料填充所述开口形成的接触线。

Images