TW201740548A - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TW201740548A
TW201740548A TW105143683A TW105143683A TW201740548A TW 201740548 A TW201740548 A TW 201740548A TW 105143683 A TW105143683 A TW 105143683A TW 105143683 A TW105143683 A TW 105143683A TW 201740548 A TW201740548 A TW 201740548A
Authority
TW
Taiwan
Prior art keywords
layer
chip package
conductive
substrate
epitaxial layer
Prior art date
Application number
TW105143683A
Other languages
English (en)
Other versions
TWI630712B (zh
Inventor
龍順文
邱國峻
郭孟翰
黃銘傑
林錫堅
陳智綱
陳義彬
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201740548A publication Critical patent/TW201740548A/zh
Application granted granted Critical
Publication of TWI630712B publication Critical patent/TWI630712B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種晶片封裝體，包含一晶片、一絕緣層以及一導電層。晶片具有一基底、一磊晶層、一元件區與一導電墊，其中磊晶層位於基底上，元件區位於磊晶層上，而導電墊位於元件區的一側並連接至元件區，且導電墊凸出於磊晶層的一側面。絕緣層位於基底下並延伸覆蓋磊晶層的側面，而導電層，位於絕緣層下並延伸接觸導電墊，且導電層與磊晶層的側面相隔一第一距離。

Description

晶片封裝體及其製造方法
本發明是有關一種晶片封裝體及一種晶片封裝體的製造方法。
在各項電子產品要求多功能且外型尚須輕薄短小的需求之下，各項電子產品所對應的半導體晶片，不僅其尺寸微縮化，當中之佈線密度亦隨之提升，因此後續在製造半導體晶片封裝體的挑戰亦漸趨嚴峻。其中，晶圓級晶片封裝是半導體晶片封裝方式的一種，係指晶圓上所有晶片生產完成後，直接對整片晶圓上所有晶片進行封裝製程及測試，完成之後才切割製成單顆晶片封裝體的晶片封裝方式。
在半導體晶片尺寸微縮化、佈線密度提高的情形之下，晶片中磊晶層的使用降低了電荷收集(charge collection)時間而進一步提升晶片封裝體的效率。然而，具有導電性的磊晶層易與後續打線形成的導電層間產生錯誤的電性連接關係，而使晶片封裝體產生短路並大幅降低其良率。據此，業界亟須改良晶片封裝體的結構與其製造方法以防止上述的問題產生。
因此，本發明提供一種晶片封裝體與其製備方法，以提升磊晶層與導電層之間的絕緣性質。
本發明之一態樣係提供一種晶片封裝體，包含一晶片、一絕緣層以及一導電層。晶片具有一基底、一磊晶層、一元件區與一導電墊，其中磊晶層位於基底上，元件區位於磊晶層上，而導電墊位於元件區的一側並連接至元件區，且導電墊凸出於磊晶層的一側面。絕緣層位於基底下並延伸覆蓋磊晶層的側面，而導電層，位於絕緣層下並延伸接觸導電墊，且導電層與磊晶層的側面相隔一第一距離。
根據本發明一或多個實施方式，第一距離大於6微米。
根據本發明一或多個實施方式，第一距離介於6至10微米之間。
根據本發明一或多個實施方式，磊晶層的厚度介於4至8微米之間。
根據本發明一或多個實施方式，晶片更包含一反射層位於基底與磊晶層之間。
根據本發明一或多個實施方式，導電層與反射層的一側面相隔一第二距離，且第一距離等於或大於第二距離。
根據本發明一或多個實施方式，反射層的厚度介於1至2微米之間。
根據本發明一或多個實施方式，晶片封裝體更包含一保護層覆蓋導電層，且保護層具有一開口暴露導電層。而一外部導電結構位於開口中，並接觸導電層。
根據本發明一或多個實施方式，其中晶片更包含一感測元件，位於元件區上。
根據本發明一或多個實施方式，晶片封裝體更包含一間隔層環繞感測元件，以及一透明基板位於間隔層上，且覆蓋感測元件。
本發明之一態樣係提供一種晶片封裝體的製造方法，包含下列步驟。先提供一晶圓，晶圓具有一基底、一磊晶層、一元件區與一導電墊，其中磊晶層位於基底上，元件區位於磊晶層上，而導電墊位於元件區的一側並連接至元件區。接著圖案化基底，並以此圖案化基底作為遮罩，移除部分的磊晶層以使導電墊凸出於磊晶層的一側面。形成一絕緣層至基底下並延伸覆蓋磊晶層的側面與導電墊，並形成一缺口於絕緣層中，以暴露導電墊。再形成一導電層於絕緣層下，且導電層延伸至缺口中接觸導電墊。
根據本發明一或多個實施方式，晶片更包含一反射層位於基底與磊晶層之間。
根據本發明一或多個實施方式，移除部分的磊晶層的步驟更包含移除部分的反射層以暴露反射層的一側面。
根據本發明一或多個實施方式，絕緣層更延伸覆蓋反射層的側面。
根據本發明一或多個實施方式，在形成絕緣層至基底下並延伸覆蓋磊晶層的側面前，更包含側向蝕刻磊晶層的側面。
根據本發明一或多個實施方式，晶圓更包含一感測元件，位於元件區上。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含形成一間隔層以環繞感測元件，接著形成一透明基板於間隔層上，以覆蓋感測元件。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含形成一保護層於導電層下，以及形成一開口於保護層中，以暴露導電層。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含形成一外部導電結構於開口中，以接觸導電層。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含下列步驟。沿缺口切割保護層、導電層、間隔層與透明基板，以形成一晶片封裝體。
100‧‧‧晶片封裝體
110‧‧‧晶片
112‧‧‧基底
113‧‧‧反射層
113a‧‧‧側面
114‧‧‧磊晶層
114a‧‧‧側面
115‧‧‧內金屬介電層
116‧‧‧元件區
118‧‧‧導電墊
118a‧‧‧側面
120‧‧‧絕緣層
130‧‧‧導電層
140‧‧‧間隔層
145‧‧‧感測元件
150‧‧‧透明基板
160‧‧‧保護層
162‧‧‧開口
170‧‧‧外部導電結構
210~280‧‧‧步驟
300‧‧‧晶圓
310‧‧‧凹陷
320‧‧‧缺口
330‧‧‧切割道
410‧‧‧凹陷
D1‧‧‧第一距離
D2‧‧‧第二距離
T1‧‧‧厚度
第1A圖繪示根據本發明部分實施方式之一種晶片封裝體的剖面圖；第1B圖繪示本發明部分實施方式中，第1A圖的區域S的局部放大圖； 第1C圖繪示本發明其他部分實施方式中，第1A圖的區域S的局部放大圖；第2圖繪示根據本發明部分實施方式之晶片封裝體的製造方法流程圖；第3A-3H繪示第1A圖的晶片封裝體在製程各個階段的剖面圖；以及第4A-4B繪示本發明部分實施方式的晶片封裝體在製程各個階段的剖面圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』 或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
第1A圖繪示根據本發明部分實施方式之一種晶片封裝體100的剖面圖。如第1A圖所示，一晶片封裝體100包含一晶片110、一絕緣層120與一導電層130，且晶片110包含一基底112、一磊晶層114、一元件區116與一導電墊118。其中，磊晶層114位於基底112上，而元件區116與導電墊118均位於磊晶層114上，且導電墊118位於元件區116的一側並連接至此元件區116。具體而言，元件區116中具有半導體元件。晶片110可選擇性地更包含內層介電層(ILD)、內金屬介電層(IMD)115、鈍化層(passivation layer)與內連金屬結構，其中內連金屬結構中的一或多層金屬層從元件區116內往外延伸以作為晶片封裝體100的導電墊118，並電性連接至元件區116的半導體元件。另外，內金屬介電層115從元件區116內部橫向延伸至元件區116外面，使得至少一部分的內金屬介電層115位於磊晶層114與導電墊118之間。
在本發明之部分實施方式中，基底112為不具有任何元件的空白基板，其材質包含矽或其他半導體元素，如鍺或III-V族元素，但不以此為限。在本發明之部分實施方式中，磊晶層114的的厚度介於4至8微米之間，且其結晶度大於基底112，而材質包含矽磊晶、鍺磊晶或其他III-V族元素的磊晶，但不以此為限。在本發明之其他部分實施方式中，磊晶層114中更可摻雜雜質以形成N型磊晶層，電荷在N型 磊晶層中是以電子型態傳遞，其相對於電洞具有更快的傳遞速度，而能降低電荷收集(charge collection)時間以讓晶片封裝體100具有更快的響應速度。
晶片封裝體100更包含一間隔層140、一感測元件145與一透明基板150。感測元件145位於元件區116上並大致對應元件區116設置，其能偵測入射光線以產生數位訊號，而晶片中的元件區116對這些訊號進行運算處理，並藉由導電墊112即將運算結果傳輸至外部裝置中。間隔層140同樣位於元件區116上，並且環繞感測元件145，而透明基板150位於間隔層140上，並覆蓋感測元件145。透明基板150可使光線通過，而間隔層140使透明基板150與感測元件145間維持一間距，並與透明基板150共同構成一凹穴，以保護感測元件145。在本發明之部分實施例中，感測元件145包含複數個微鏡頭(micro lens)，間隔層140的材質包含合適的絕緣材料，例如為環氧樹酯，而透明基板150的材質包含玻璃或其他合適的透明材料。
在本發明的其他部分實施方式中，晶片110更包含一反射層113夾設於基底112與磊晶層114之間，反射層113使通過透明基板150，但未進入感測元件145的光線能再度反射抵達感測元件145，因此可更有效率的將入射的光訊號轉換為數位訊號。在本發明之其他部分實施方式中，反射層113的厚度介於1至2微米之間，且其材質包含二氧化矽。
如第1A圖所示，導電墊118凸出於磊晶層114的一側面114a，絕緣層120則位於基底112下並延伸覆蓋磊晶層114的此側面114a，而導電層130位於絕緣層120下並延伸接觸 導電墊118，且導電層130並未接觸磊晶層114的側面114a。請同時參閱第1B圖，第1B圖繪示本發明部分實施方式中，第1A圖的區域S的局部放大圖。在第1B圖中，導電層130與磊晶層114的側面相隔一第一距離D1。雖然磊晶層114能提升晶片封裝體100的運作效率，但外部的電流訊號經由導電層130進入磊晶層114時，會導致錯誤的電性連接關係，並連帶使得晶片封裝體100產生短路。為避免上述的情況發生，本發明的導電層130與磊晶層114相隔第一距離D1，且其間更具有絕緣層120以確保導電層130與磊晶層114之間為電性絕緣。據此，電流訊號只能自導電墊118處進入/導出導電層130，而大幅提升了晶片封裝體100的良率。需注意的是，導電層130與磊晶層114之間需具有合適的第一距離D1，過小會使得兩者間的絕緣效果不佳，而過大又會使得磊晶層114降低電荷收集時間的功效降低。在本發明之部分實施方式中，此第一距離D1大於6微米，較佳為介於6至10微米之間。
在本發明之部分實施方式中，絕緣層120的材質包含一高分子材料，且其在未固化前具有流動性。在本發明之部分實施方式中，絕緣層120的高分子材料為環氧樹酯，較佳為感光性環氧樹酯。在本發明之部分實施方式中，導電層160的材質包含鋁、銅、鎳、或任何合適的導電材料。
繼續參閱第1A與1B圖，晶片110中的反射層113也具有些微的導電性，同樣為了避免錯誤的電性連接，反射層113的一側面113a需與導電層130相隔一第二距離D2，而絕緣層120位於導電層130與反射層113之間電性絕緣此兩者。在第 1B圖繪示的實施方式中，磊晶層114的側面114a與反射層113的側面113a大致為共平面，此使得第一距離D1等於第二距離D2，但不以此為限。第1C圖繪示本發明另一實施方式中，第1A圖的區域S的局部放大圖。在第1C圖的實施方式中，磊晶層114的側面114a更相對於反射層113的側面113a凹陷。在凹陷磊晶層114的側面114a之情況下，能進一步增加導電層130與側面114a之間的第一距離D1，而此時的第一距離D1會大於第二距離D2。且如前所述，絕緣層120的高分子材料在未固化前具有流動性，其會流入並填滿磊晶層114的凹陷處。
晶片封裝體中更具有保護層160與外部導電連結170。保護層160位於導電層130下以阻隔外部的水氣侵蝕導電層130，且保護層160具有一開口162暴露導電層130。外部導電結構170則位於此開口162中，並接觸導電層130。藉此，外部導電連結170藉由導電層130與導電墊118電性連接至元件區116，以將產生的運算訊號傳送至外部裝置，例如：印刷電路板，或將外部裝置提供的電流訊號傳送至元件區116。在本發明之部分實施例中，保護層160的材質包含環氧樹脂，例如：感光性環氧樹脂，而外部導電連結170為焊球、凸塊等業界熟知之結構，且形狀可以為圓形、橢圓形、方形、長方形，並不用以限制本發明。
請接著參閱第2圖，第2圖繪示根據本發明部分實施方式之晶片封裝體的製造方法流程圖。同時參閱第3A-3H圖以進一步理解晶片封裝體的製造方法，第3A-3H繪示第2圖的晶片封裝體在製程各個階段的剖面圖。
請先參閱步驟210與第3A圖，提供一晶圓300，晶圓300包含一基底112、一磊晶層114、一元件區116與一導電墊118。其中，磊晶層114位於基底112上，而元件區116與導電墊118均位於磊晶層114上，且導電墊118位於元件區116的一側並連接至此元件區116。此外，晶圓300更包含一反射層113夾設於基底112與磊晶層114之間。具體而言，晶圓300上具有複數個晶片區，在後續製程中會切割此些晶片區以形成複數個如第1A圖所示的晶片110。且如先前於第1A圖中所述，晶圓300中元件區116的內連金屬結構，其中的一或多層金屬層更往外延伸以作為導電墊118，並電性連接至元件區116的半導體元件，且內金屬介電層115位於磊晶層114與導電墊118之間。在本發明之其他部分實施例中，晶圓300更包含感測元件145位於元件區116上並大致對應元件區116設置，並形成一間隔層140以環繞感測元件145，接著形成一透明基板150於間隔層140上，以覆蓋感測元件145。
請繼續參閱步驟220與第3B圖，圖案化基底112。在此步驟中，可利用微影蝕刻的方式移除部分的基底112，以形成一凹陷310暴露其下的反射層113。微影蝕刻的具體步驟包含形成光阻層覆蓋基底112，並使用預定圖案的光罩曝光光阻層，以將此預定圖案轉移至光阻層上。在移除光罩後，以合適的溶劑或電漿氣體蝕刻未被光阻層保護的基底112，直到暴露出反射層113為止。
接著參閱步驟230與3C圖，以圖案化基底112作為遮罩，移除部分的磊晶層114以使內金屬介電層115及導電 墊118凸出於磊晶層114的一側面114a。在此步驟中不需額外使用光阻層，直接以圖案化後的基底112作為遮罩蝕刻反射層113的暴露部分，以暴露反射層113下的磊晶層114。之後更繼續蝕刻磊晶層114的暴露部分，並調控製程條件使蝕刻製程停止於內金屬介電層115。更清楚的說，此蝕刻製程先移除部分的反射層113以暴露其側面113a於凹陷310中，更接著移除部分的磊晶層114以暴露其側面114a於凹陷310中，並停止於內金屬介電層115的表面。據此，導電墊118並未被蝕刻而能凸出於磊晶層114的側面114a。需注意的是，在此步驟中使用的溶劑或電漿氣體需對反射層113與磊晶層114具有較高的蝕刻選擇性，以避免基底112在此蝕刻製程中也被移除，而影響了其完整性。
接著請參閱步驟240與第3D圖，形成一絕緣層120至基底112下並延伸覆蓋磊晶層114的側面114a與內金屬介電層115。在此步驟中，以高分子材料覆蓋基底112，且此高分子材料具有流動性而會順應覆蓋基底112、反射層113的側面113a、磊晶層114的側面114a與內金屬介電層115的表面。在本發明之部分實施例中，高分子材料例如為感光性環氧樹脂，因此更曝光高分子材料以交聯固化而形成絕緣層120。在本發明之部分實施方式中，形成絕緣層120的方式例如為旋轉塗布、印刷或其他合適的沉積方式。
需注意的是，絕緣層120在磊晶層114的側面114a處的厚度T1將決定後續形成的導電層130與磊晶層114之間的距離，因此更需調控絕緣層120在側面處的厚度T1，以確保磊 晶層114與導電層130間為電性絕緣。在本發明之部分實施方式中，絕緣層120在側面處的厚度T1大於6微米，較佳為介於6至10微米之間。
之後請參閱步驟250與第3E圖，形成一缺口320於絕緣層120中，以暴露導電墊118。在此步驟中，係使用刀具切除部分的絕緣層120、部分的導電墊118與部分的間隔層140，而形成的缺口320會暴露導電墊118的一側面118a。
請接著參閱步驟260與第3F圖，形成一導電層130於絕緣層120下，且導電層130延伸至缺口320中接觸導電墊118的側面118a。可利用例如是濺鍍、蒸鍍、電鍍或無電鍍的方式來沉積導電材料，之後再以微影蝕刻方式圖案化導電材料以形成導電層130。如前所述，絕緣層120在磊晶層114的側面114a處的厚度T1使此側面114a與導電層130之間維持第一距離D1以避免導電層130與磊晶層114之間產生錯誤的電性連接而造成短路，其中厚度T1大致同於第一距離D1。在本發明之部分實施方式中，反射層113的側面113a與導電層130之間維持第二距離D2，其大致同於第一距離D1。此外，因直接使用刀具切割形成暴露導電墊118的缺口320，更節省了使用繁複的曝光顯影移除絕緣層120的所需成本。在本發明之部分實施例中，導電層130的材質例如可以採用鋁(aluminum)、銅(copper)、鎳(nickel)或其他合適的導電材料。
請接著參閱步驟270與第3G圖，形成一保護層160於導電層130下，並形成開口162於保護層160中以暴露導電層130。可藉由刷塗環氧樹脂系的材料於導電層130下，以 形成覆蓋導電層130的保護層160。接著，再圖案化保護層160以形成開口162，使部分的導電層130於保護層160的開口162中暴露出來。在本實施例中，此保護層160之材質為感光性環氧樹脂，因此可直接以曝光顯影方式來圖案化保護層160以形成開口162，而不需使用光阻層即可定義保護層160的圖案。在本發明之部分實施例中，保護層160之材質同於絕緣層120之材質，但並不以此為限。
最後請參閱步驟290，並請參閱第3H圖，形成一外部導電結構170於開口162中，並沿缺口320切割晶圓300，以形成第1A圖所示的晶片封裝體100。外部導電結構170為焊球、凸塊等業界熟知之結構，且形狀可以為圓形、橢圓形、方形、長方形，並不用以限制本發明。在形成外部導電結構170後，沿著缺口320中的切割道330切割保護層160、導電層130、間隔層140與透明基板150，以分離晶圓300上個多個晶片區，形成獨立的晶片封裝體。在本實施例中，切割道330係位於缺口320中。
接著請參閱第4A與4B圖。第4A與4B圖繪示本發明其他部分實施方式中的晶片封裝體在製程各個階段的剖面圖，其中第4A圖的製程步驟是接續前述的第3C圖。如第4A圖所示，在移除部分的磊晶層114與反射層113後，更側向蝕刻磊晶層114的側面114a。原本磊晶層114的側面114a與反射層113的側面113a大致為共平面而使與導電層130間的第一距離D1與第二距離D2大致相同。為了進一步增加第一距離D1而提升磊晶層114與導電層130的絕緣性，在第4A圖中更相對於反 射層113的側面113a凹陷磊晶層114的側面114a，而形成凹陷410。藉此，可提升磊晶層114的側面114a與後續形成的導電層130間的第一距離D1，並且能餘留足夠的反射層113於晶片封裝體中，而使晶片封裝體維持良好的光轉換效率。
在本發明之部分實施方式中，側向蝕刻需對磊晶層114具有較大的蝕刻選擇性，也就是說選用的溶劑或電漿氣體對磊晶層114的蝕刻速度大於對反射層113與內金屬介電層115的蝕刻速度。
接著請參閱第4B圖，形成絕緣層120至基底112下並延伸覆蓋磊晶層114的側面114a與內金屬介電層115的表面。如先前於第3D圖中所述，絕緣層120的高分子材料具有流動性，因此其除了順應覆蓋基底112、反射層113的側面113a、磊晶層114的側面114a與內金屬介電層115的表面外，更會流入凹陷410中以將其填滿。形成絕緣層120的方式可參閱第3D圖，在此不再詳述。在完成第4B圖的步驟後，可接續第3E、3F、3G與3H圖的製程步驟，而形成獨立的晶片封裝體。在第4A與4B圖的實施方式中進一步增加了磊晶層114的側面114a與導電層130間第一距離D1，使其大於反射層113的側面113a與導電層130間第二距離D2。
與習知技術相較，本發明之晶片封裝體中的磊晶層與導電層無接觸且相隔一距離，其間更設置絕緣層以使磊晶層與導電層間為電性絕緣，藉此確保電流無法自磊晶層進入/導出導電層而造成短路。此外，本發明不需使用額外的光阻層即能使導電墊凸出於磊晶層的側面，而簡化了製程步驟與成 本。另一方面，晶片封裝體在切割製程前，係以晶圓尺寸(wafer level)的製程製作，因此製作的成本較習知打線製程低。另一方面，在切割製程後的晶片封裝體為晶片尺寸封裝(CSP)，對於微小化設計有所助益。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片封裝體
110‧‧‧晶片
112‧‧‧基底
113‧‧‧反射層
113a‧‧‧側面
114‧‧‧磊晶層
114a‧‧‧側面
115‧‧‧內金屬介電層
116‧‧‧元件區
118‧‧‧導電墊
120‧‧‧絕緣層
130‧‧‧導電層
140‧‧‧間隔層
145‧‧‧感測元件
150‧‧‧透明基板
160‧‧‧保護層
162‧‧‧開口
170‧‧‧外部導電結構

Claims (20)

  1. 一種晶片封裝體，包含：一晶片，包含：一基底；一磊晶層，位於該基底上；一元件區，位於該磊晶層上；以及一導電墊，位於該元件區的一側並連接至該元件區，且該導電墊凸出於該磊晶層的一側面；一絕緣層，位於該基底下並延伸覆蓋該磊晶層的該側面；以及一導電層，位於該絕緣層下並延伸接觸該導電墊，且該導電層與該磊晶層的該側面相隔一第一距離。
  2. 如請求項1所述之晶片封裝體，其中該第一距離大於6微米。
  3. 如請求項2所述之晶片封裝體，其中該第一距離介於6至10微米之間。
  4. 如請求項1所述之晶片封裝體，其中該磊晶層的厚度介於4至8微米之間。
  5. 如請求項1所述之晶片封裝體，其中該晶片更包含一反射層位於該基底與該磊晶層之間。
  6. 如請求項5所述之晶片封裝體，其中該導電層與該反射層的一側面相隔一第二距離，且該第一距離等於或大於該第二距離。
  7. 如請求項5所述之晶片封裝體，其中該反射層的厚度介於1至2微米之間。
  8. 如請求項1所述之晶片封裝體，更包含：一保護層，覆蓋該導電層，並具有一開口暴露該導電層；以及一外部導電結構位於該開口中，並接觸該導電層。
  9. 如請求項8所述之晶片封裝體，其中該晶片更包含：一感測元件，位於該元件區上。
  10. 如請求項9所述之晶片封裝體，更包含：一間隔層，環繞該感測元件；以及一透明基板，位於該間隔層上，且覆蓋該感測元件。
  11. 一種晶片封裝體的製造方法，包含：提供一晶圓，該晶圓包含：一基底；一磊晶層，位於該基底上；一元件區，位於該磊晶層上；以及 一導電墊，位於該元件區的一側並連接至該元件區；圖案化該基底；以該圖案化基底作為遮罩，移除部分的該磊晶層以使該導電墊凸出於該磊晶層的一側面；形成一絕緣層至該基底下並延伸覆蓋該磊晶層的該側面與該導電墊；形成一缺口於該絕緣層中，以暴露該導電墊；以及形成一導電層於該絕緣層下，且該導電層延伸至該缺口中接觸該導電墊。
  12. 如請求項11所述之晶片封裝體的製造方法，其中該晶片更包含：一感測元件，位於該元件區上；以及一反射層位於該基底與該磊晶層之間。
  13. 如請求項12所述之晶片封裝體的製造方法，其中移除部分的該磊晶層的步驟更包含移除部分的該反射層以暴露該反射層的一側面。
  14. 如請求項13所述之晶片封裝體的製造方法，其中該絕緣層更延伸覆蓋該反射層的該側面。
  15. 如請求項11所述之晶片封裝體的製造方法，在形成該絕緣層至該基底下並延伸覆蓋該磊晶層的該側面前，更包含側向蝕刻該磊晶層的該側面。
  16. 如請求項11所述之晶片封裝體的製造方法，其中該晶圓更包含：一感測元件，位於該元件區上。
  17. 如請求項16所述之晶片封裝體的製造方法，更包含：形成一間隔層以環繞該感測元件；以及形成一透明基板於該間隔層上，以覆蓋該感測元件。
  18. 如請求項17所述之晶片封裝體的製造方法，更包含：形成一保護層於該導電層下；以及形成一開口於該保護層中，以暴露該導電層。
  19. 如請求項18所述之晶片封裝體的製造方法，更包含：形成一外部導電結構於該開口中，以接觸該導電層。
  20. 如請求項19所述之晶片封裝體的製造方法，更包含：沿該缺口切割該保護層、該導電層、該間隔層與該透明基板，以形成一晶片封裝體。
TW105143683A 2015-12-29 2016-12-28 晶片封裝體及其製造方法 TWI630712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562272603P 2015-12-29 2015-12-29
US62/272,603 2015-12-29

Publications (2)

Publication Number Publication Date
TW201740548A true TW201740548A (zh) 2017-11-16
TWI630712B TWI630712B (zh) 2018-07-21

Family

ID=59087417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143683A TWI630712B (zh) 2015-12-29 2016-12-28 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US9859320B2 (zh)
CN (1) CN106935558A (zh)
TW (1) TWI630712B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744163B (zh) * 2020-01-06 2021-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
US11695199B2 (en) * 2020-08-25 2023-07-04 Xintec Inc. Antenna device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
TWI395346B (zh) * 2008-05-23 2013-05-01 Xintec Inc 發光元件的封裝結構
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
CN102157462B (zh) * 2010-01-21 2016-03-02 精材科技股份有限公司 晶片封装体及其制造方法
US9768223B2 (en) * 2011-12-21 2017-09-19 Xintec Inc. Electronics device package and fabrication method thereof
US8916980B2 (en) * 2012-02-16 2014-12-23 Omnivision Technologies, Inc. Pad and circuit layout for semiconductor devices
KR102171024B1 (ko) * 2014-06-16 2020-10-29 삼성전자주식회사 반도체 발광소자 패키지의 제조 방법

Also Published As

Publication number Publication date
TWI630712B (zh) 2018-07-21
US9859320B2 (en) 2018-01-02
US20170186797A1 (en) 2017-06-29
CN106935558A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
US8273657B2 (en) Method for manufacturing a semiconductor apparatus having a through-hole interconnection
TWI515838B (zh) 電子元件封裝體及其製造方法
TWI512932B (zh) 晶片封裝體及其製造方法
TWI559495B (zh) 晶片封裝體及其製造方法
TWI511253B (zh) 晶片封裝體
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
TWI624039B (zh) 晶片封裝體及其製造方法
TWI551199B (zh) 具電性連接結構之基板及其製法
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US9780251B2 (en) Semiconductor structure and manufacturing method thereof
TWI593121B (zh) 感測器裝置及其形成方法
TWI716124B (zh) 半導體封裝結構及其製造方法
TW201535551A (zh) 晶片封裝體及其製造方法
TWI591764B (zh) 晶片封裝體及其製造方法
TWI540655B (zh) 半導體結構及其製造方法
US20160355393A1 (en) Chip package and manufacturing method thereof
JP2020077855A (ja) チップパッケージおよびその製造方法
TWI585870B (zh) 晶片封裝體及其製造方法
US8513109B2 (en) Method of manufacturing an interconnect structure for a semiconductor device
TWI630712B (zh) 晶片封裝體及其製造方法
TWI520322B (zh) 低輪廓感測器模組及其製造方法
US20110204487A1 (en) Semiconductor device and electronic apparatus
KR20110134703A (ko) 반도체 패키지의 제조 방법
US20210210539A1 (en) Sensor and method for manufacturing the same