DE102004048688A1 - Halbleitervorrichtung - Google Patents
Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102004048688A1 DE102004048688A1 DE102004048688A DE102004048688A DE102004048688A1 DE 102004048688 A1 DE102004048688 A1 DE 102004048688A1 DE 102004048688 A DE102004048688 A DE 102004048688A DE 102004048688 A DE102004048688 A DE 102004048688A DE 102004048688 A1 DE102004048688 A1 DE 102004048688A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- film
- power semiconductor
- layer
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 108
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 238000007747 plating Methods 0.000 claims description 48
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 134
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 16
- 239000010931 gold Substances 0.000 description 16
- 229910052737 gold Inorganic materials 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Eine Halbleitervorrichtung der vorliegenden Erfindung weist einen Halbleiterchip (1), auf einer ersten Hauptoberfläche des Halbleiterchips (1) gebildete Metallschichten (2b, 2c), eine auf einer zweiten Hauptoberfläche des Halbleiterchips (1) geschichtete, erste Leitungsschicht (3a), die aus einer Vielzahl von Leitungsfilmen besteht, eine auf der Metallschicht (2b) geschichtete, zweite Leitungsschicht (3b) mit einer Schichtstruktur, die aus einer Vielzahl von Leitungsfilmen, die, vom Halbleiterchip (1) aus gesehen, in derselben Reihenfolge wie in der ersten Leitungsschicht (3a) gebildet sind, und eine auf der Metallschicht (2c) geschichtete, dritte Leitungsschicht (3c) mit einer Schichtstruktur, die aus einer Vielzahl von Leitungsfilmen, die, von dem Halbleiterchip (1) aus gesehen, in derselben Reihenfolge wie die erste Leitungsschicht (3a) gebildet sind, aufgebaut ist, auf. Die Vielzahl der Leitungsfilme umfasst einen Nickelfilm (3a2) und einen Leitungsfilm niedrigen Kontaktwiderstands (3a1) mit einem Kontaktwiderstand gegenüber dem Halbleiterchip, der geringer ist als derjenige des Nickelfilms (3a2). Der Leitungsfilm niedrigen Kontaktwiderstands (3a1) und der Nickelfilm (3a2) sind, vom Halbleiterchip (1) aus gesehen, in dieser Reihenfolge gebildet. Mit einer solchen Struktur kann eine Halbleitervorrichtung bereitgestellt werden, die eine Vereinfachung ihres Herstellungsverfahrens sicherstellt.
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung, die eine Art von Direktzuleitungsbondierung verwendet.
- Wenn in Leistungs-Halbleitervorrichtungen des Stands der Technik eine Source-Elektrodenplattierung und eine Drain-Elektrodenplattierung mit einem Leistungs-Halbleiterchip verlötet werden, wird ein Nickelfilm zwischen dem Leistungs-Halbleiterchip und jeder der Elektrodenplattierungen gebildet, um unter Verwendung des Lötmittels eine Bondierung davon sicherzustellen.
- Die Source-Elektrodenplattierung wird auf der Seite einer ersten Hauptoberfläche des Leistungs-Halbleiterchips bereitgestellt. Die Drain-Elektrodenplattierung wird auf der Seite einer zweiten Hauptoberfläche des Leistungs-Halbleiterchips bereitgestellt. Als Leistungs-Halbleiterchip können ein MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), ein IGBT (Isolierter Gate-Bipolartransistor) oder dergleichen verwendet werden.
- Eine solche, oben erwähnte Methode, bei der die Source-Elektrodenplattierung und die Drain-Elektrodenplattierung direkt mit einem vorbestimmten Leitungsfilm (Nickelfilm), der ohne Verdrahtung dazwischen auf dem Leistungs-Halbleiterchip gebildet ist, bondiert werden, wird als "Direktzuleitungsbondierung" bezeichnet. Kürzlich wird die Direktzuleitungsbondierung mehr als zuvor angewandt, um einen niedrigeren Widerstand der Vorrichtung sicherzustellen.
- Ferner ist gewöhnlich auf der Seite der ersten Hauptoberfläche des Leistungs-Halbleiterchips ein vorbestimmtes Muster gebildet. Um das Muster gegenüber äußeren Kräften zu schützen, wird zwischen der ersten Hauptoberfläche des Leistungs-Halbleiterchips und dem Nickelfilm eine Metallschicht wie etwa Aluminium-Silizium oder dergleichen gebildet.
- Auf der Seite der zweiten Hauptoberfläche des Leistungs-Halbleiterchips verursacht die direkte Bildung des Nickelfilms auf der zweiten Hauptoberfläche das Problem, dass der Kontaktwiderstand zwischen dem Leistungs-Halbleiterchip und dem Nickelfilm erhöht wird.
- Daher wird zwischen dem Leistungs-Halbleiterchip und dem Nickelfilm auf der Seite der zweiten Hauptoberfläche ein Leitungsfilm mit niedrigerem Kontaktwiderstand gegenüber dem Leistungs-Halbleiterchip (nachfolgend als "Leitungsfilm niedrigen Kontaktwiderstands" bezeichnet) gebildet.
- Wenn auf die Leistungs-Halbleitervorrichtung eine Hitzebehandlung ausgeführt wird, werden Querspannungen gegenüber dem Nickelfilm und dem Leitungsfilm niedrigen Kontaktwiderstands ausgeübt. Die Querspannungen werden je nach thermischen Expansionskoeffizienten des Nickelfilms und des Leitungsfilms niedrigen Kontaktwiderstands verursacht.
- Wenn jedoch wie oben erwähnt der Leitungsfilm niedrigen Kontaktwiderstands nur auf der Seite der zweiten Hauptoberfläche des Leistungs-Halbleiterchips gebildet ist, entsteht ein Unterschied zwischen einer Querspannung, die auf der Seite der ersten Hauptoberfläche aufgrund der Gegenwart des Nickelfilms verursacht wird, und einer Querspannung, die auf der Seite der zweiten Hauptoberfläche aufgrund der Gegenwart des Nickelfilms und des Leitungsfilms niedrigen Kontaktwiderstands verursacht wird. Aufgrund des Unterschieds dieser Querspannungen wird der Leistungs-Halbleiterchip nachteilhafterweise gekrümmt, so dass die Seite seiner ersten Hauptoberfläche konvex wird.
- Um dieser Krümmung des Leistungs-Halbleiterchips entgegen zu wirken, wurde der Leitungsfilm niedrigen Kontaktwiderstands, der zusätzlich auf der Seite der zweiten Hauptoberfläche bereitgestellt wurde, auch auf der Seite der ersten Hauptoberfläche zwischen dem Nickelfilm und der Metallschicht auf dem Leistungs-Halbleiterchip gebildet. Mit anderen Worten ist die Schichtstruktur, die aus den Leitungsfilmen bestehen, die auf – vom Leistungs-Halbleiterchip ausgesehen – der zweiten Hauptoberfläche des Leistungs-Halbleiterchips gebildet sind, dieselbe wie die, die aus den Leitungsfilmen bestehen, die auf der Seite der ersten Hauptoberfläche gebildet sind.
- Ferner ist neben der Source-Elektrodenplattierung ein Ende eines Aluminiumdrahts mit der Seite der ersten Hauptoberfläche des Leistungs-Halbleiterchips kontaktiert (bondiert). Das andere Ende des Aluminiumdrahts ist mit einer Gate-Elektrode verbunden.
- Stand der Technik, der sich auf die Struktur der obigen Leistungs-Halbleitervorrichtung beziehen, wird z.B. durch
2 der Japanischen Patentanmeldungs-Offenlegungsschrift Nr. 2002-198515 (Patentdokument 1) und1 der Japanischen Patentanmeldungs-Offenlegungsschrift Nr. 2003-243585 (Patentdokument 2) veranschaulicht. - Die Technik des Stands der Technik zur Leistungs-Halbleitervorrichtung führt zu Komplikationen beim Herstellungsverfahren, da ein Prozess der Bondierung der Source-Elektrodenplattierung mit Lötmittel und ein Verdrahtungs-Bondierprozess unter Verwendung des Aluminiumdrahts getrennt auszuführen sind.
- Ferner gibt es bei der Leistungs-Halbleitervorrichtung des Stands der Technik einige Abschnitte auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips, wo kein Leitungsfilm mit der obigen Schichtstruktur gebildet ist (der Aluminiumdraht wird nach der Art und Weise einer Drahtbondierung kontaktiert (bondiert)). Deshalb kann die Leistungs-Halbleitervorrichtung des Stands der Technik der Krümmung des Leistungs-Halbleiterchips nicht ausreichend entgegen wirken.
- Es ist eine Aufgabe der vorliegenden Erfindung, eine Vereinfachung des Herstellungsverfahrens sicherzustellen und eine Leistungs-Halbleitervorrichtung bereitzustellen, die zur Unterdrückung der Krümmung eines Leistungs-Halbleiterchips in der Lage ist.
- Um die Aufgabe zu lösen stellt die vorliegende Erfindung eine Halbleitervorrichtung gemäß Anspruch 1 zur Verfügung. Bevorzugte Ausführungsformen der vorliegenden Erfindung sind in den Unteransprüchen wiedergegeben.
- Gemäß der vorliegenden Erfindung schließt eine Halbleitervorrichtung einen Halbleiterchip, erste und zweite Metallschichten, eine erste Leitungsschicht, eine zweite Leitungsschicht und eine dritte Leitungsschicht ein. Die ersten und zweiten Metallschichten sind auf einer ersten Hauptoberfläche des Halbleiterchips gebildet. Die erste Leitungsschicht ist auf einer zweiten Hauptoberfläche des Halbleiterchips geschichtet und besteht aus einer Vielzahl von Leitungsfilmen. Die zweite Leitungsschicht besitzt eine Schichtstruktur, bestehend aus einer Vielzahl von Leitungsfilmen, die, vom Halbleiterchip aus gesehen, in der gleichen Reihenfolge wie bei der ersten Leitungsschicht gebildet sind und die auf die erste Metallschicht geschichtet sind. Die dritte Leitungsschicht besitzt eine Schichtstruktur, bestehend aus einer Vielzahl von Leitungsfilmen, die, vom Halbleiterchip aus gesehen, in derselben Reihenfolge wie die erste Leitungsschicht gebildet sind und auf die zweite Metallschicht geschichtet sind. Die Vielzahl der Leitungsfilme schließen einen Nickelfilm und einen Leitungsfilm niedrigen Kontaktwiderstands ein. Der Leitungsfilm niedrigen Kontaktwiderstands weist einen Kontaktwiderstand gegenüber dem Halbleiterchip auf, der niedriger ist als derjenige des Nickelfilms. Der Leitungsfilm niedrigen Kontaktwiderstands und der Nickelfilm sind, vom Halbleiterchip aus, in dieser Reihenfolge gebildet.
- Die vorliegende Erfindung macht es möglich, mit Lötmittel eine Elektrodenplattierung mit jeder der Leitungsschichten zu bondieren (kontaktieren). Deshalb können alle Elektrodenplattierungen in demselben Prozess auf Art und Weise einer Direktzuleitungsbondierung gleichzeitig bondiert werden. Dies ermöglicht eine Vereinfachung des Herstellungsverfahrens. Da die Verbindung aller Elektrodenplattierungen direkt mit der Vorrichtung ohne Verdrahtung wie etwa einer Aluminiumverdrahtung möglich wird, ist es ferner möglich, beim Betrieb der Halbleitervorrichtung eine Verminderung des Leistungsverbrauchs sicherzustellen. Da die Elektrodenplattierungen wegen ihrer plattenartigen Gestalt mit hoher Festigkeit auf direktem Weg geformt sind, ohne eine Aluminiumverdrahtung niedriger Festigkeit zu verwenden, kann ferner das Scheitern einer elektrischen Verbindung, etwa ein problematischer Bruch des Aluminiumdrahts, verhindert werden. Da die dritte Leitungsschicht, vom Leistungs-Halbleiterchip aus gesehen, die gleiche Schichtstruktur wie die erste Leitungsschicht aufweist, kann die Halbleitervorrichtung der vorliegenden Erfindung das Krümmen des Halbleiterchips durch die Bildung der dritten Leitungsschicht wirksamer verhindern als die herkömmliche.
- Diese und weitere Aufgaben, Merkmale, Gegenstände und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung bei Betrachtung im Zusammenhang mit den beigefügten Zeichnungen deutlicher.
-
1 ist ein Querschnitt, der eine Struktur einer Leistungs-Halbleitervorrichtung gemäß der vorliegenden Erfindung schematisch zeigt; -
2 u.3 sind Querschnitte, die einen Teil einer Leistungs-Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform zeigen; -
4 u.5 sind Querschnitte, die einen Teil einer Leistungs-Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform zeigen; und -
6 u.7 sind Querschnitte, die einen Teil einer Leistungs-Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform zeigen. - Nun erfolgt eine spezielle Diskussion der vorliegenden Erfindung unter Bezugnahme auf Figuren, die bevorzugte Ausführungsformen davon zeigen.
- (Erste bevorzugte Ausführungsform)
-
1 ist ein Querschnitt, der eine Struktur einer Leistungs-Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform zeigt. In1 werden zur Vereinfachung der Veranschaulichung eine Packung, Terminals der Packung, ein Isoliersubstrat unterhalb einer ersten Hauptelektrodenplattierung (Drain-Elektrodenplattierung) und dergleichen nicht gezeigt. - Wie in
1 gezeigt ist auf einer zweiten Hauptoberfläche eines Leistungs-Halbleiterchips1 (auf einer unteren Oberfläche des Leistungs-Halbleiterchips1 in1 ) eine erste Leitungsschicht3a gebildet. Die erste Leitungsschicht3a wird mit dazwischenliegendem Lötmittel10 im Wege der Direktzuleitungsbondierung mit einer ersten Hauptelektrodenplattierung (Drain-Elektrodenplattierung)6 bondiert. - Die erste Leitungsschicht
3a weist eine Schichtstruktur auf, die aus einer Vielzahl von Leitungsfilmen besteht. Die erste Hauptelektrodenplattierung6 ist aus z.B. Kupfer (Cu) oder dergleichen gebildet. - Obgleich nicht gezeigt ist auf einer ersten Hauptoberfläche des Leistungs-Halbleiterchips
1 (in1 auf einer oberen Oberfläche des Leistungs-Halbleiterchips1 ) ein vorbestimmtes Muster gebildet. Als Leistungs-Halbleiterchip1 kann zum Beispiel ein IGBT (isolierter Gate-Bipolartransistor), eine Diode oder dergleichen verwendet werden. Der Leistungs-Halbleiterchip1 ist bezüglich seiner zweiten Hauptoberfläche so poliert worden, dass er eine vorbestimmte Dicke (z.B. etwa 200μm) aufweist. - Wie in
1 gezeigt sind ferner zwei Metallschichten2b und2c auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Die Metallschichten2b und2c werden bereitgestellt, um das auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildete Muster gegenüber äußeren Kräften zu schützen, mit anderen Worten um als Dämpfungselement zum Schützen des Musters zu dienen. - Die Metallschichten
2b und2c sind gegeneinander elektrisch isoliert und stellen jeweils eine Metallschicht aus Aluminium-Silizium oder dergleichen dar. - Wie in
1 gezeigt ist ferner eine zweite Leitungsschicht3b auf einer der Metallschichten2b gebildet. Andererseits ist eine dritte Leitungsschicht3c auf der anderen Metallschicht2c gebildet. Die zweite Leitungsschicht3b und die dritte Leitungsschicht3c besitzen jeweils eine Schichtstruktur, die aus einer Vielzahl von Leitungsfilmen besteht, wobei die Leitungsfilme, vom Leistungs-Halbleiterchip1 aus gesehen, in derselben Reihenfolge wie die Schichtstruktur der ersten Leitungsschicht3a geschichtet sind. - Nicht nur die Bildung der Leitungsfilme, sondern auch die Dicke der entsprechenden Leitungsfilme können die gleichen sein. Mit anderen Worten können die jeweiligen Dicken der Leitungs filme, die die zweite Leitungsschicht
3b und die dritte Leitungsschicht3c bilden, gleich sein wie die Dicken der entsprechenden Leitungsfilme der ersten Leitungsschicht3a . - Wie in
1 gezeigt ist auf der zweiten Leitungsschicht3b eine zweite Hauptelektrodenplattierung (Source-Elektrodenplattierung)4 bereitgestellt, und auf der dritten Leitungsschicht3c ist eine Steuer-Elektrodenplattierung (Gate-Elektrodenplattierung)5 bereitgestellt. - Die zweite Hauptelektrodenplattierung
4 ist mit dem Lötmittel10 mit der zweiten Leitungsschicht3b bondiert, und die Steuer-Elektrodenplattierung5 ist mit dem Lötmittel10 mit der dritten Leitungsschicht3c bondiert, beides im Wege der Direktzuleitungsbondierung. Die zweite Hauptelektrodenplattierung4 und die Steuer-Elektrodenplattierung5 sind jeweils aus Kupfer (Cu) oder dergleichen gebildet. - Als nächstes werden unter Bezugnahme auf
2 spezielle Strukturen der Leitungsschichten3a und3b beschrieben.2 ist ein vergrößerter Querschnitt, der einen durch die gestrichelte Linie7 der1 umgebenen Bereich zeigt. - Wie in
2 gezeigt weisen die erste Leitungsschicht3a und die zweite Leitungsschicht3b jeweils eine Schichtstruktur auf, die aus einer Vielzahl von Leitungsfilmen besteht. Die Leitungsfilme sind gebildet durch z.B. Sputtern, Dampfabscheidung oder Plattierung. - Die erste Leitungsschicht
3a weist eine Schichtstruktur auf, bei der ein Leitungsfilm niedrigen Kontaktwiderstands3a1 und ein Nickelfilm3a2 in dieser Reihenfolge auf der zweiten Hauptoberfläche gebildet sind. - Der Leitungsfilm niedrigen Kontaktwiderstands
3a1 ist ein Leitungsfilm mit niedrigem Kontaktwiderstand gegenüber dem Leistungs-Halbleiterchip1 . Der Kontaktwiderstand zwischen dem Leitungsfilm niedrigen Knotaktwiderstands3a1 und dem Leistungs-Halbleiterchip1 ist niedriger als der zwischen dem Nickelfilm3a2 und dem Leistungs-Halbleiterchip1 . Der Leitungsfilm niedrigen Kontaktwiderstands3a1 ist, in Kontakt damit, auf der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Der Nickelfilm3a2 ist ein Leitungsfilm, der zur Sicherstellung der Bondierung der ersten Hauptelektrodenplattierung6 mit dem Lötmittel10 gegenüber dem Leistungs-Halbleiterchip1 bereitgestellt ist. - Wie ferner in
2 gezeigt ist, um einer Krümmung des Leistungs-Halbleiterchips1 entgegenzuwirken, die zweite Leitungsschicht3b auf der Metallschicht2b gebildet, wobei sie eine Schichtstruktur aufweist, bei der die Leitungsfilme in der gleichen Reihenfolge, vom Halbleiterchip1 aus gesehen, wie die erste Leitungsschicht3a geschichtet sind (wobei die entsprechenden Leitungsfilme in den ersten und zweiten Leitungsschichten3a und3b die gleiche, oben erwähnte Dicke aufweisen können). - Speziell weist die zweite Leitungsschicht
3b eine Schichtstruktur auf, bei der ein Leitungsfilm niedrigen Kontaktwiderstands3b1 und ein Nickelfilm3b2 in dieser Reihenfolge vom Leistungs-Halbleiterchip1 aus geschichtet sind. Der Nickelfilm3b2 ist vom Leistungs-Halbleiterchip1 aus ein äußerer Film, der zur Sicherstellung der Bondierung der zweiten Hauptelektrodenplattierung4 mit dem Lötmittel10 zu dem Leistungs-Halbleiterchip1 bereitgestellt ist. - Obgleich Goldfilme mit einer Dicke von etwa 200nm zwischen dem Nickelfilm
3a2 und dem Lötmittel10 sowie zwischen dem Nickelfilm3b2 und dem Lötmittel10 zum Verhindern der Oxidation der Nickelfilme3a2 und3b2 vorgesehen sind, werden die Goldfilme beim Bondieren der Hauptelektrodenplattierungen4 und6 aufgelöst und sie verschwinden vollständig. - Als nächstes wird unter Bezugnahme auf
3 eine spezielle Struktur der Leitungsschicht3c beschrieben.3 ist ein vergrößerter Querschnitt, der einen durch die unterbrochene Linie8 von1 umgebenen Bereich zeigt. - Wie in
3 gezeigt weist die dritte Leitungsschicht3c eine Schichtstruktur auf, die aus einer Vielzahl von Leitungsfilmen besteht. Die Leitungsfilme sind zum Beispiel durch Sputtern, Dampfabscheidung oder Plattierung gebildet. - Da die Struktur der ersten Leitungsschicht
3a gleich ist wie die in2 gezeigte, wird eine spezielle Beschreibung davon weggelassen. - Wie in
3 gezeigt ist zum weiteren Entgegenwirken gegen die Krümmung des Leistungs-Halbleiterchips1 die dritte Leitungsschicht3c auf der Metallschicht2c gebildet, wobei diese eine Schichtstruktur aufweist, bei der die Leitungsfilme, vom Leistungs-Halbleiterchip1 aus gesehen, in derselben Reihenfolge wie die erste Leitungsschicht3a geschichtet sind (wobei die entsprechenden Leitungsfilme der ersten und dritten Leitungsschichten3a und3c die gleiche, oben diskutierte Dicke aufweisen können). - Speziell weist die dritte Leitungsschicht
3c eine Schichtstruktur auf, bei der ein Leitungsfilm niedrigen Kontaktwiderstands3c1 und ein Nickelfilm3c2 in dieser Reihenfolge vom Leistungs-Halbleiterchip1 aus geschichtet sind. Der Nickelfilm3c2 ist vom Leistungs-Halbleiterchip1 aus ein äußerer Film, der zur Sicherstellung der Bondierung der Steuer-Elektrodenplattierung5 mit dem Lötmittel10 zu dem Leistungs-Halbleiterchip1 bereitgestellt ist. - Obgleich ein Goldfilm mit einer Dicke von etwa 200nm zwischen dem Nickelfilm
3c2 und dem Lötmittel10 zum Verhindern der Oxidation des Nickelfilms3c2 vorgesehen ist, wird der Goldfilm beim Bondieren der Steuer-Elektrodenplattierung5 aufgelöst und verschwindet vollständig. - Wie aus den
1 und3 gesehen werden kann, ist bei der Leistungs-Halbleitervorrichtung der ersten Ausführungsform die dritte Leitungsschicht3c mit dem Nickelfilm3c2 , der vom Leistungs-Halbleiterchip1 aus ein äußerer Film ist, auf der Seite einer ersten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Dies macht es möglich, die Steuer-Elektrodenplattierung5 mit dem Lötmittel10 im Weg einer Direktzuleitungsbondierung mit dem Leistungs-Halbleiterchip1 zu bondieren. - Dadurch wird es möglich, die zweite Hauptelektrodenplattierung
4 und die Steuer-Elektrodenplattierung5 mit dem Lötmittel10 in demselben Prozess mit dem Leistungs-Halbleiterchip1 zu bondieren. Mit anderen Worten erlaubt dies die gleichzeitige Direktzuleitungsbondierung der zweiten Hauptelektrodenplattierung4 und der Steuer-Elektrodenplattierung5 . Deshalb kann eine Vereinfachung des Herstellungsverfahrens erreicht werden. - Da die Steuer-Elektrodenplattierung
5 direkt mit der Vorrichtung ohne Zwischenlegung eines Drahts wie eines Aluminiumdrahts verbunden wird, ist es möglich, eine Verminderung des Leistungsverbrauchs während des Betriebs der Leistungs-Halbleitervorrichtung sicherzustellen. - Da die Steuer-Elektrodenplattierung
5 mit einer höheren Festigkeit aufgrund ihrer plattenartigen Gestalt auf direkte Weise vorgesehen ist, ohne dass ein Draht wie ein Aluminiumdraht mit niedriger Festigkeit verwendet wird, kann ferner ein Scheitern der elektrischen Verbindung wie ein problematischer Bruch des Aluminiumdrahts verhindert werden. - Da die dritte Leitungsschicht
3c eine Schichtstruktur aufweist, bei der die Leitungsfilme vom Leistungs-Halbleiterchip1 aus betrachtet in der gleichen Reihenfolge wie die erste Leitungsschicht2a geschichtet sind (wobei die entsprechenden Leitungsfilme der ersten und dritten Leitungsschichten3a und3c dieselbe, oben erwähnte Dicke aufweisen können), ist es ferner möglich, durch Bildung der dritten Leitungsschicht3c die Krümmung des Leistungs-Halbleiterchips1 weiter zu unterdrücken. - Wenn speziell eine Hitzebehandlung gegenüber der Leistungs-Halbleitervorrichtung ausgeführt wird, wird aufgrund der Gegenwart der ersten Leitungsschicht
3a eine Querspannung gegenüber der Seite der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 ausgeübt, und aufgrund der Gegenwart der zweiten und dritten Leitungsschichten3b und3c wird eine Querspannung gegenüber der Seite der ersten Hauptoberfläche des Leistungs-Halbleiterchips1 ausgeübt. - Da jedoch die dritte Leitungsschicht
3c die obige Schichtstruktur aufweist, ist es möglich, durch Bildung der dritten Leitungsschicht3c den Unterschied zwischen den Querspannungen zu verringern. - Deshalb kann die Leistungs-Halbleitervorrichtung der ersten bevorzugten Ausführungsform eine solche Krümmung unter Konvexbildung der Seite der ersten Hauptoberfläche des Leistungs-Halbleiterchips
1 durch Bildung der dritten Leitungsschicht3c weiter unterdrücken im Vergleich zu Leistungs-Halbleitervorrichtungen des Stands der Technik, die die dritte Leitungsschicht3c nicht aufweisen. - Obgleich die obige Diskussion für den Fall erfolgte, dass die Metallschichten
2b und2c jeweils aus Aluminium-Silizium oder dergleichen jeweils als eine Einzelschicht vorliegen, können die Metallschichten2b und2c zum Bilden einer größeren Dicke jeweils mehrfach geschichtet sein. Da die Metallschichten2b und2c als Verstärkungen gegenüber der Krümmung des Leistungs-Halbleiterchips1 dienen, wird es möglich, der Krümmung des Leistungs-Halbleiterchips durch Dickmachen der Metallschichten2b und2c weiter entgegenzuwirken. - (Zweite bevorzugte Ausführungsform)
- Eine Leistungs-Halbleitervorrichtung der zweiten bevorzugten Ausführungsform ist in den
4 und5 gezeigt.4 ist ein Querschnitt, der die Leistungs-Halbleitervorrichtung der zweiten bevorzugten Ausführungsform zeigt, wobei ein durch die unterbrochene Linie7 von1 umgebener Bereich vergrößert ist.5 ist ein Querschnitt, der die Leistungs-Halbleitervorrichtung der zweiten bevorzugten Ausführungsform zeigt, wobei ein durch die unterbrochene Linie8 von1 umgebener Bereich vergrößert ist. - Zuerst wird die Struktur von
4 beschrieben. - Wie in
4 gezeigt wird in der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 ein N-Verunreinigungsbereich1a gebildet. Die Verunreinigungskonzentration des N-Verunreinigungsbereichs beträgt 1×1019 oder mehr. - Die auf der Seite der zweiten Hauptoberfläche des Leistungs-Halbleiterchips
1 gebildete erste Leitungsschicht3a besteht aus einem Titanfilm3a1 und dem Nickelfilm3a2 , wie in4 gezeigt. Mit anderen Worten wird der Titanfilm3a1 als dem Leitungsfilm niedrigen Kontaktwiderstands angewandt. - Der Titanfilm
3a1 ist auf der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Der Nickelfilm3a2 ist auf dem Titanfilm3a1 gebildet. Der Titanfilm3a1 besitzt eine Dicke von 30nm. Der Nickelfilm3a2 besitzt eine Dicke von etwa 200nm. - Obgleich ein Goldfilm mit einer Dicke von etwa 400nm zwischen dem Nickelfilm
3a2 und dem Lötmittel10 zum Verhindern der Oxidation des Nickelfilms3a2 vorgesehen ist, wird der Goldfilm beim Bondieren der ersten Hauptelektrodenplattierung6 aufgelöst und verschwindet vollständig. - Wie ferner in
4 gezeigt ist die Metallschicht2b auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Auf der Metallschicht2b ist die zweite Leitungsschicht3b gebildet, die eine Schichtstruktur aufweist, bei der die Leitungsfilme, vom Leistungs-Halbleiterchip1 aus gesehen, in derselben Reihenfolge wie die erste Leitungsschicht3a geschichtet sind (wobei die entsprechenden Leitungsfilme der ersten und zweiten Leitungsschichten3a und3b dieselbe Dicke aufweisen können, wie in der ersten bevorzugten Ausführungsform). - Mit anderen Worten ist die zweite Leitungsschicht
3b aus einem auf der Metallschicht2b gebildeten Titanfilm3b1 und dem auf dem Titanfilm3b1 gebildeten Nickelfilm3b2 aufgebaut. Der Leitungsfilm3b1 besitzt eine Dicke, die gleich ist wie diejenige des Metallfilms3a1 der ersten Leitungsschicht3a , und der Leitungsfilm3b2 besitzt eine Dicke, die gleich ist wie diejenige des Leitungsfilms3a2 der ersten Leitungsschicht3a . - Obgleich ein Goldfilm mit einer Dicke von etwa 400nm zwischen dem Nickelfilm
3b2 und dem Lötmittel10 zum Verhindern der Oxidation des Nickelfilms3b2 vorgesehen ist, wird der Goldfilm beim Bondieren der zweiten Hauptelektrodenplattierung4 aufgelöst und verschwindet vollständig. - Als nächstes wird die Struktur von
5 beschrieben. - Wie in
5 gezeigt wird in der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 der in4 gezeigte N-Verunreinigungsbereich1a gebildet. - Die Struktur der auf der Seite der zweiten Hauptoberfläche des Leistungs-Halbleiterchips
1 gebildeten, ersten Leitungsschicht3a ist die gleiche wie in4 gezeigt. - Wie ferner in
5 gezeigt ist die Metallschicht2c auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Auf der Metallschicht2c ist die dritte Leitungsschicht3c gebildet, die eine Schichtstruktur aufweist, bei der die Leitungsfilme, vom Leistungs-Halbleiterchip aus gesehen, in der gleichen Reihenfolge wie in der ersten Leitungsschicht3a geschichtet sind (wobei die entsprechenden Leitungsfilme der ersten und dritten Leitungsschichten3a und3c wie oben erwähnt dieselben Dicken aufweisen können). - Mit anderen Worten ist die dritte Leitungsschicht
3c aus einem auf der Metallschicht2c gebildeten Titanfilm3c1 und dem auf dem Titanfilm3c1 gebildeten Nickelfilm3c2 aufgebaut. Der Leitungsfilm3c1 weist eine Dicke auf, die gleich ist zu derjenigen des Leitungsfilms3a1 in der ersten Leitungsschicht3a , und der Leitungsfilm3c2 weist eine Dicke auf, die gleich ist zu derjenigen des Leitungsfilms3a2 in der ersten Leitungsschicht3a . - Obgleich ein Goldfilm mit einer Dicke von etwa 400nm zwischen dem Nickelfilm
3c2 und dem Lötmittel10 zum Verhindern der Oxidation des Nickelfilms3c2 vorgesehen ist, wird der Goldfilm beim Bondieren der Steuer-Elektrodenplattierung5 aufgelöst und verschwindet vollständig. - Bei der Leistungs-Halbleitervorrichtung der zweiten bevorzugten Ausführungsform wird als dem Leitungsfilm niedrigen Kontaktwiderstands in Kontakt mit dem in der Hauptoberfläche des Leistungs-Halbleiterchips
1 gebildeten N-Verunreinigungsbereich1a der Titanfilm3a1 angewandt, der einen niedrigen Kontaktwiderstand gegenüber dem N-Verunreinigungsbereich1a aufweist, und daher ist es möglich, den Kontaktwiderstand zwischen dem Leistungs-Halbleiterchip1 und dem Titanfilm3a1 auf einen niedrigeren Wert zu verringern. - Selbstverständlich weist die zweite bevorzugte Ausführungsform ebenfalls den Effekt der Wirkung gegen die Krümmung des Leistungs-Halbleiterchips
1 wie bei der Leistungs-Halbleitervorrichtung der ersten bevorzugten Ausführungsform auf . - (Dritte bevorzugte Ausführungsform)
- Eine Leistungs-Halbleitervorrichtung der dritten bevorzugten Ausführungsform ist in den
6 und7 gezeigt.6 ist ein Querschnitt, der die Leistungs-Halbleitervorrichtung der dritten bevorzugten Ausführungsform zeigt, wobei ein durch die unterbrochene Linie7 von1 umgebener Bereich vergrößert ist.7 ist ein Querschnitt, der die Leistungs-Halbleitervorrichtung der dritten bevorzugten Ausführungsform zeigt, wobei ein durch die unterbrochene Linie8 von1 umgebener Bereich vergrößert ist. - Zuerst wird die Struktur von
6 beschrieben. - Wie in
6 gezeigt ist in der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 ein P-Verunreinigungsbereich1b gebildet. Die Verunreinigungskonzentration des P-Verunreinigungsbereichs beträgt 1×1019 oder mehr. - Die auf der Seite der zweiten Hauptoberfläche des Leistungs-Halbleiterchips
1 gebildete, erste Leitungsschicht3a setzt sich aus einem Aluminiumfilm3a1s , einem Molybdänfilm3a1t und einem Nickelfilm3a2 zusammen, wie in6 gezeigt. Mit anderen Worten werden der Aluminiumfilm3a1s und der Molybdänfilm3a1t als dem Leitungsfilm niedrigen Kontaktwiderstands3a1 angewandt. - Der Aluminiumfilm
3a1s ist auf der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Der Molybdänfilm3a1t ist auf dem Aluminiumfilm3a1s gebildet. Der Nickelfilm3a2 ist auf dem Molybdänfilm3a1t gebildet. Der Aluminiumfilm3a1s besitzt eine Dicke von etwa 800nm. Der Molybdänfilm3a1t besitzt eine Dicke von etwa 180nm. Der Nickelfilm3a2 besitzt eine Dicke von etwa 300nm. - Obgleich ein Goldfilm mit einer Dicke von etwa 200nm zwischen dem Nickelfilm
3a2 und dem Lötmittel10 zum Verhindern der Oxidation des Nickelfilms3a2 vorgesehen ist, wird der Goldfilm beim Bondieren der ersten Hauptelektrodenplattierung6 aufgelöst und verschwindet vollständig. - Wie ferner in
6 gezeigt ist die Metallschicht2b auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips1 gebildet. Auf der Metallschicht2b ist die zweite Leitungsschicht3b gebildet, die eine Schichtstruktur aufweist, bei der die Leitungsfilme in der gleichen Reihenfolge wie die erste Leitungsschicht3a , vom Leistungs-Halbleiterchip1 ausgesehen, geschichtet sind (wobei die entsprechenden Leitungsfilms der ersten und zweiten Leitungsschichten3a und3b die gleiche Dicke wie in der ersten bevorzugten Ausführungsform aufweisen können). - Mit anderen Worten setzt sich die zweite Leitungsschicht
3b aus einem auf der Metallschicht2b gebildeten Aluminiumfilm3b1s , einem auf dem Aluminiumfilm3b1s gebildeten Molybdänfilm3b1t sowie dem auf dem Molybdänfilm3b1t gebildeten Nickelfilm3b2 zusammen. Der Leitungsfilm3b1s besitzt eine Dicke, die gleich ist zu derjenigen des Leitungsfilms3a1s der ersten Leitungsschicht3a , der Leitungsfilm3b1t besitzt eine Dicke, die gleich ist zu derjenigen des Leitungsfilms3a1t der ersten Leitungsschicht3a , und der Leitungsfilm3b2 besitzt eine Dicke, die gleich ist zu derjenigen des Leitungsfilms3a2 der ersten Leitungsschicht3a . - Obgleich ein Goldfilm mit einer Dicke von etwa 200nm zwischen dem Nickelfilm
3b2 und dem Lötmittel10 zum Verhindern der Oxidation des Nickelfilms3b2 vorgesehen ist, wird der Goldfilm beim Bondieren der zweiten Hauptelektrodenplattierung4 aufgelöst und verschwindet vollständig. - Als nächstes wird die Struktur von
7 beschrieben. - Wie in
7 gezeigt ist in der zweiten Hauptoberfläche des Leistungs-Halbleiterchips1 der in6 gezeigte P-Verunreinigungsbereich1b gebildet. - Die Struktur der auf der Seite der zweiten Hauptoberfläche des Leistungs-Halbleiterchips
1 gebildeten, ersten Leitungsschicht3a ist dieselbe wie in6 gezeigt. - Wie ferner in
7 gezeigt ist auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips die Metallschicht2c gebildet. Auf der Metallschicht2c ist die dritte Leitungsschicht3c gebildet, die eine Schichtstruktur aufweist, bei der die Leitungsfilme in derselben Reihenfolge, vom Leistungs-Halbleiterchips1 aus gesehen, wie in der ersten Leitungsschicht3a geschichtet sind (wobei die entsprechenden Leitungsfilme der ersten und dritten Leitungsschichten3a und3c wie oben erwähnt dieselbe Dicke aufweisen können). - Mit anderen Worten setzt sich die dritte Leitungsschicht
3c aus einem auf der Metallschicht2c gebildeten Aluminiumfilm3c1s , einem auf dem Aluminiumfilm3c1s gebildeten Molybdänfilm3c1t und dem auf dem Molybdänfilm3c1t gebildeten Nickelfilm3c2 zusammen. Der Leitungsfilm3c1s besitzt eine Dicke gleich derjenigen des Leitungsfilms3a1s der ersten Leitungsschicht3a , der Leitungsfilms3c1t besitzt eine Dicke gleich derjenigen des Leitungsfilms3a1t in der ersten Leitungsschicht3a , und der Leitungsfilm3c2 besitzt eine Dicke gleich derjenigen des Leitungsfilms3a2 in der ersten Leitungsschicht3a . - Obgleich ein Goldfilm mit einer Dicke von etwa 200nm zwischen dem Nickelfilm
3c2 und dem Lötmittel10 zum Verhindern der Oxidation des Nickelfilms3c2 vorgesehen ist, wird der Goldfilm beim Bondieren der Steuer-Elektrodenplattierung5 aufgelöst und verschwindet vollständig. - Bei der Leistungs-Halbleitervorrichtung der dritten bevorzugten Ausführungsform wird als dem Leitungsfilm niedrigen Kontaktwiderstands in Kontakt mit dem in der Hauptoberfläche des Leistungs-Halbleiterchips
1 gebildeten P-Verunreinigungsbereich1b ein Schichtenfilm angewandt, der aus dem Aluminiumfilm und dem Molybdänfilm, der gegenüber dem P-Verunreinigungsbereich1b einen niedrigen Kontaktwiderstand aufweist, besteht, und deshalb ist es möglich, den Kontaktwiderstand zwischen dem Leistungs-Halbleiterchip1 und dem Schichtenfilm auf einen niedrigeren wert zu verringern. - Selbstverständlich weist auch die dritte bevorzugte Ausführungsform den Effekt des Wirkens gegen die Krümmung des Leistungs-Halbleiterchips
1 wie bei der Leistungs-Halbleitervorrichtung der ersten Ausführungsform auf. - (Vierte bevorzugte Ausführungsform)
- Bei der Leistungs-Halbleitervorrichtung der vierten bevorzugten Ausführungsform schließen die auf der ersten Hauptoberfläche des Leistungs-Halbleiterchips
1 gebildeten Metallschichten2b und2c dieselben Metallelemente ein, wie die Leitungsfilme niedrigen Kontaktwiderstands3b1 und3c1 in ihren Abschnitten haben, mit denen die Metallschichten2b und2c jeweils in Kontakt sind. - Bei der Leistungs-Halbleitervorrichtung der dritten bevorzugten Ausführungsform zum Beispiel ist das Metallelement in einem der Leitungsfilme, die jeweils die Leitungsfilme niedrigen Kontaktwiderstands
3b1 und3c1 aufbauen, die sich in Kontakt mit den Metallschichten2b bzw.2c befinden, Aluminium (siehe6 und7 ). Deshalb schließen die Metallschichten2b und2c dieses Aluminium ein. - Mit einer solchen obigen Struktur können die jeweiligen Potentialbarrieren zwischen den Metallschichten
2b und2c und den Leitungsfilmen niedrigen Kontaktwiderstands3a1 ,3b1 und3c1 verringert werden. Deshalb können die jeweiligen Kontaktwiderstände zwischen den Metallschichten2b und2c und den Leitungsfilmen niedrigen Kontaktwiderstands3b1 und3c1 weiter verringert werden. - In den oben erwähnten bevorzugten Ausführungsformen können als dem Leistungs-Halbleiterchip
1 ein IGBT, ein MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), eine Diode (wenn eine Diode verwendet wird, wird keine Steuer-Elektrode bereitgestellt, und deshalb ist die auf der Steuer-Elektrode zu bildende Metallschicht nicht vorgesehen), ein Thyristor oder dergleichen angewandt werden. - Wenn als Leistungs-Halbleiterchip
1 ein IGBT angewandt wird, kann speziell die folgende Wirkung erzielt werden. - Wenn Drähte im Wege der Drahtbondierung mit der Steuer-Elektrode verbunden werden, verursacht dies speziell beim herkömmlichen IGBT ein Erhitzen des Verbindungsteils, was zu einer nachteiligen Erhöhung des Widerstands im Verbindungsteil führt.
- Bei den Leistungs-Halbleitervorrichtungen der vorliegenden Erfindung kann jedoch das Problem der Erhöhung des Widerstands im Verbindungsteil zwischen dem IGBT und den Drähten aufgrund des Erhitzens gelöst werden, da die Steuer-Elektrodenplattierung im Wege der Direktzuleitungsbondierung ohne Draht dazwischen direkt mit dem IGBT bondiert wird.
- Obgleich die obige Diskussion der bevorzugten Ausführungsformen bezüglich des Falls gemacht wurde, wo der Leistungs-Halbleiterchip
1 als eine einzelne Einheit verwendet wird, können die obigen bevorzugten Ausführungsformen auf einen Fall angewandt werden, wo anstelle des einzelnen Leistungs-Halbleiterchips1 eine HVIC (Integrierte Hochspannungsschaltung), die aus einer Vielzahl von Leistungs-Halbleiterchips1 aufgebaut ist, verwendet wird. - Die Anwendung der oben diskutierten bevorzugten Ausführungsformen ist nicht auf den Leistungs-Halbleiterchip
1 begrenzt, sondern kann auf andere Halbleiterchips als die Leistungs-Halbleiterchips erfolgen. Darüber hinaus können die oben diskutierten bevorzugten Ausführungsformen auf eine LSI (Hochintegrierte Schaltung) angewandt werden, die aus einer Vielzahl von Leistungs-Halbleiterchips besteht. - Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorangehende Beschreibung in allen ihren Aspekten beispielhaft und nicht einschränkend. Die Merkmale der oben erwähnten bevorzugten Ausführungsformen können miteinander kombiniert werden.
Claims (6)
- Halbleitervorrichtung mit: einem Halbleiterchip (
1 ); ersten und zweiten Metallschichten (2b ,2c ), die auf einer ersten Hauptoberfläche des Halbleiterchips gebildet sind; einer ersten Leitungsschicht (3a ), die auf einer zweiten Hauptoberfläche des Halbleiterchips geschichtet ist, bestehend aus einer Vielzahl von Leitungsfilmen; einer zweiten Leitungsschicht (3b ), die auf der ersten Metallschicht geschichtet ist, mit einer Schichtstruktur, die aus einer Vielzahl von Leitungsfilmen besteht, die, vom Halbleiterchip aus gesehen, in derselben Reihenfolge wie bei der ersten Leitungsschicht gebildet sind; und einer dritten Leitungsschicht (3c ), die auf der zweiten Metallschicht geschichtet ist, mit einer Schichtstruktur, die aus einer Vielzahl von Leitungsfilmen besteht, die, vom Halbleiterchip aus gesehen, in derselben Reihenfolge wie bei der ersten Leitungsschicht gebildet sind, wobei die Vielzahl der Leitungsfilme einen Nickelfilm (3a2 ); und einen Leitungsfilm niedrigen Kontaktwiderstands (3a1 ) mit einem Kontaktwiderstand gegenüber dem Halbleiterchip, der niedriger ist als derjenige des Nickelfilms, umfasst, und wobei der Leitungsfilm niedrigen Kontaktwiderstands und der Nickelfilm vom Halbleiterchip aus in dieser Reihenfolge gebildet sind. - Halbleitervorrichtung gemäß Anspruch 1, ferner mit ersten bis dritten Elektrodenplattierungen (
4 ,5 ,6 ), die jeweils mit dazwischenliegenden Lötmitteln (10 ) auf den ersten bis dritten Leitungsschichten vorgesehen sind. - Halbleitervorrichtung gemäß Anspruch 1 oder Anspruch 2, wobei der Halbleiterchip einen in der zweiten Hauptoberfläche gebildeten N-Verunreinigungsbereich (
1a ) aufweist, und wobei der Leitungsfilm niedrigen Kontaktwiderstands ein Titanfilm (3a1 ) ist. - Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei der Halbleiterchip einen in der zweiten Hauptoberfläche gebildeten P-Verunreinigungsbereich (
1b ) aufweist, und wobei der Leitungsfilm niedrigen Kontaktwiderstands aus einem Aluminiumfilm (3a1s ) und einem Molybdänfilm (3a1t ) besteht, die vom Halbleiterchip aus in dieser Reihenfolge aufgeschichtet sind. - Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die ersten und zweiten Metallschichten jeweils dasselbe Metallelement als Abschnitte der Leitungsfilme niedrigen Kontaktwiderstands, die sich jeweils mit den ersten und zweiten Metallschichten in Kontakt befinden, einschließen.
- Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 5, wobei der Halbleiterchip ein isolierter Gatetransistor ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006513A JP4073876B2 (ja) | 2004-01-14 | 2004-01-14 | 半導体装置 |
JP2004-006513 | 2004-01-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004048688A1 true DE102004048688A1 (de) | 2005-08-11 |
DE102004048688B4 DE102004048688B4 (de) | 2013-05-08 |
Family
ID=34737267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004048688A Active DE102004048688B4 (de) | 2004-01-14 | 2004-10-06 | Leistungs-Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US7045831B2 (de) |
JP (1) | JP4073876B2 (de) |
KR (1) | KR100617527B1 (de) |
CN (1) | CN100338751C (de) |
DE (1) | DE102004048688B4 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024829A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4762663B2 (ja) * | 2005-10-14 | 2011-08-31 | 三菱電機株式会社 | 半導体装置 |
US8354692B2 (en) * | 2006-03-15 | 2013-01-15 | Infineon Technologies Ag | Vertical semiconductor power switch, electronic component and methods of producing the same |
US20090080602A1 (en) * | 2006-08-03 | 2009-03-26 | Kenneth Brooks | Dedicated breast radiation imaging/therapy system |
US7960845B2 (en) | 2008-01-03 | 2011-06-14 | Linear Technology Corporation | Flexible contactless wire bonding structure and methodology for semiconductor device |
US7902665B2 (en) * | 2008-09-02 | 2011-03-08 | Linear Technology Corporation | Semiconductor device having a suspended isolating interconnect |
JP2011049393A (ja) | 2009-08-27 | 2011-03-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US8525330B2 (en) * | 2009-09-09 | 2013-09-03 | Hitachi, Ltd. | Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer |
JP5765324B2 (ja) | 2012-12-10 | 2015-08-19 | トヨタ自動車株式会社 | 半導体装置 |
US9716052B2 (en) | 2013-08-28 | 2017-07-25 | Mitsubishi Electric Corporation | Semiconductor device comprising a conductive film joining a diode and switching element |
CN103985743A (zh) * | 2014-05-14 | 2014-08-13 | 中国电子科技集团公司第十三研究所 | 双极型功率晶体管基片及其制作方法 |
US9607243B1 (en) | 2014-10-10 | 2017-03-28 | Google Inc. | Time-lapsed image sequence generation |
JP7180392B2 (ja) * | 2019-01-11 | 2022-11-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4560421A (en) * | 1980-10-02 | 1985-12-24 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JPS60119777A (ja) * | 1983-11-30 | 1985-06-27 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ |
JP2577330B2 (ja) * | 1986-12-11 | 1997-01-29 | 新技術事業団 | 両面ゲ−ト静電誘導サイリスタの製造方法 |
JPH0243725A (ja) * | 1988-08-03 | 1990-02-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
US5184206A (en) * | 1990-10-26 | 1993-02-02 | General Electric Company | Direct thermocompression bonding for thin electronic power chips |
JP4123717B2 (ja) | 2000-12-27 | 2008-07-23 | 松下電器産業株式会社 | チップ型半導体素子の製造方法 |
JP4055399B2 (ja) * | 2001-11-14 | 2008-03-05 | 松下電器産業株式会社 | チップ型半導体素子及びその製造方法 |
JP2003229460A (ja) * | 2002-02-05 | 2003-08-15 | Sanyo Electric Co Ltd | Mosfetおよびその製造方法 |
JP3937860B2 (ja) | 2002-02-15 | 2007-06-27 | 松下電器産業株式会社 | チップ型半導体素子およびその製造方法 |
JP4000877B2 (ja) * | 2002-03-19 | 2007-10-31 | 松下電器産業株式会社 | チップ型半導体素子とその製造方法 |
-
2004
- 2004-01-14 JP JP2004006513A patent/JP4073876B2/ja not_active Expired - Fee Related
- 2004-08-16 US US10/918,355 patent/US7045831B2/en active Active
- 2004-09-14 CN CNB2004100786330A patent/CN100338751C/zh not_active Expired - Fee Related
- 2004-10-06 DE DE102004048688A patent/DE102004048688B4/de active Active
- 2004-12-13 KR KR1020040104732A patent/KR100617527B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN1641851A (zh) | 2005-07-20 |
DE102004048688B4 (de) | 2013-05-08 |
JP4073876B2 (ja) | 2008-04-09 |
JP2005203474A (ja) | 2005-07-28 |
KR100617527B1 (ko) | 2006-09-01 |
KR20050074893A (ko) | 2005-07-19 |
US20050151254A1 (en) | 2005-07-14 |
US7045831B2 (en) | 2006-05-16 |
CN100338751C (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69938585T2 (de) | Integrierte schaltungsanordnung | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE112009005519B4 (de) | Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben | |
DE102008047916B4 (de) | Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren | |
DE19522364C1 (de) | Halbleiter-Bauelement | |
DE102014111931B4 (de) | Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn | |
DE102004048688B4 (de) | Leistungs-Halbleitervorrichtung | |
DE102017209770A1 (de) | Leistungsmodul mit doppelseitiger Kühlung | |
DE3134343A1 (de) | Halbleiteranordnung | |
DE2845612A1 (de) | Halbleiteranordnung mit hoeckerelektroden | |
DE102017200256A1 (de) | Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung | |
DE112009004375T5 (de) | Halbleitervorrichtung | |
DE102005044510B4 (de) | Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode | |
DE102014110655A1 (de) | Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung | |
DE102004059389B4 (de) | Halbleiterbauelement mit Ausgleichsmetallisierung | |
DE102020204406A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102004047306A1 (de) | Leistungs-Halbleiterbauteil | |
DE60217059T2 (de) | Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren | |
DE112004003008T5 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
WO2004090977A1 (de) | Gekapselte leistungshalbleiteranordnung | |
DE10325812A1 (de) | Halbleitervorrichtung | |
DE102012213555B4 (de) | Verfahren zur Herstellung eines Leistungshalbleitermoduls | |
DE102004036142B4 (de) | Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung | |
DE102016103967A1 (de) | Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE102019134674A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20130809 |
|
R084 | Declaration of willingness to licence | ||
R081 | Change of applicant/patentee |
Owner name: ARIGNA TECHNOLOGY LTD., IE Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP |
|
R082 | Change of representative |
Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE |