JP2005203474A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005203474A
JP2005203474A JP2004006513A JP2004006513A JP2005203474A JP 2005203474 A JP2005203474 A JP 2005203474A JP 2004006513 A JP2004006513 A JP 2004006513A JP 2004006513 A JP2004006513 A JP 2004006513A JP 2005203474 A JP2005203474 A JP 2005203474A
Authority
JP
Japan
Prior art keywords
semiconductor chip
film
conductive
power semiconductor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004006513A
Other languages
English (en)
Other versions
JP4073876B2 (ja
Inventor
Atsushi Narasaki
敦司 楢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004006513A priority Critical patent/JP4073876B2/ja
Priority to US10/918,355 priority patent/US7045831B2/en
Priority to CNB2004100786330A priority patent/CN100338751C/zh
Priority to DE102004048688A priority patent/DE102004048688B4/de
Priority to KR1020040104732A priority patent/KR100617527B1/ko
Publication of JP2005203474A publication Critical patent/JP2005203474A/ja
Application granted granted Critical
Publication of JP4073876B2 publication Critical patent/JP4073876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 製造工程の簡略化が可能な半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体チップ１と、半導体チップ１の第一の主面上に形成された金属層２ｂ，２ｃと、半導体チップ１の第二の主面上に積層された複数の導電膜から成る第一の導電層３ａと、金属層２ｂ上に、半導体チップ１から見て第一の導電層３ａと同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層３ｂと、金属層２ｃ上に、半導体チップ１から見て第一の導電層３ａと同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層３ｃとを備えている。また、複数の導電膜は、ニッケル膜３ａ２と、ニッケル膜３ａ２よりも半導体チップとの接触抵抗が低い低接触抵抗導電膜３ａ１とを備えている。また、半導体チップ１の側から、低接触抵抗導電膜３ａ１およびニッケル膜３ａ２の順に形成されている。
【選択図】図１

Description

この発明は、半導体装置に関するものであり、特にダイレクトリードボンディング方式の半導体装置に係る発明である。
従来の電力用半導体装置では、電力用半導体チップに対して、ソース電極板およびドレイン電極板をはんだ付けする際に、当該はんだによる接合を可能にするために、電力用半導体チップと各電極板との間に、ニッケル膜を形成させていた。
ここで、ソース電極板は、電力用半導体チップの第一の主面側に配設されている。ドレイン電極板は、電力用半導体チップの第二の主面側に配設されている。また、電力用半導体チップとして、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎｓｉｓｔｏｒ）等がある。
このように、ワイヤを介さずに、電力用半導体チップ上に形成されている所定の導電膜（ニッケル膜）に直接ソース電極板やドレイン電極板を接合する方法を、ダイレクトリードボンディング方式と称する。ダイレクトリードボンディング方式は、デバイスの低抵抗化を図るために、近年より採用されている。
また、通常、電力用半導体チップの第一の主面側には、所定のパターンが形成されている。当該パターンを外力から保護するために、電力用半導体チップの第一の主面とニッケル膜との間には、アルミニウム−シリコン等の金属層が形成されている。
電力用半導体チップの第二の主面側においては、当該第二の主面に対してニッケル膜を直接形成することにより、電力用半導体チップとニッケル膜との間での接触抵抗が大きくなる問題が生じていた。
そこで、第二の主面側において、電力用半導体チップとニッケル膜との間に、電力用半導体チップとの接触抵抗の低い導電膜（以下、低接触抵抗導電膜と称する。）を形成していた。
ところで、当該電力用半導体装置に対して熱処理を施すと、ニッケル膜や低接触抵抗導電膜には、横方向の応力が働く。当該横方向の応力は、ニッケル膜や低接触抵抗導電膜の熱膨張率に起因して発生する。
しかし、上記のように、電力用半導体チップの第二の主面側のみに低接触抵抗導電膜を形成すると、第一の主面側に生じるニッケル膜に起因した横方向の応力と、第二の主面側に生じるニッケル膜と低接触抵抗導電膜とに起因した横方向との応力との間に差が発生する。当該横方向の応力の差により、電力用半導体チップは、第一の主面側が凸と成るように、反り返るという問題が生じていた。
当該電力用半導体チップの反りを軽減する目的で、第一の主面側においても、ニッケル膜と電力用半導体チップ上の金属層との間に、第二の主面側において追加された低接触抵抗導電膜を形成していた。つまり、電力用半導体チップの第二の主面側に形成される導電膜の層構造と、第一の主面側に形成される導電膜の層構造とは、電力用半導体チップから見て同一構造としていた。
また、電力用半導体チップの第一の主面側には、ソース電極板とは別に、アルミニウムワイヤの一端がワイヤボンディングされている。そして、当該アルミニウムワイヤの他端は、ゲート電極に接続されている。
上記の電力用半導体装置の構造に関連する先行文献として、例えば特許文献１，２に掲載されているものがある。
特開２００２−１９８５１５号公報（第２図） 特開２００３−２４３５８５号公報（第１図）
上記従来の技術に係る電力用半導体装置では、ソース電極板のはんだによる接合処理と、アルミニウムワイヤのワイヤボンディング処理とを別個の工程により行わなければならず、製造工程の煩雑化の要因となっていた。
また、従来の技術に係る電力用半導体装置では、電力用半導体チップの第一の主面上の一部において、上記層構造の導電膜が形成されていない箇所（アルミニウムワイヤがワイヤボンディングされている箇所）があった。したがって、従来の技術に係る電力用半導体装置では、電力用半導体チップの反りを十分に軽減することができなかった。
そこで、この発明は、製造工程の簡略化を図ると伴に、電力用半導体チップの反りをより抑制することができる電力用半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項１に記載の半導体装置は、半導体チップと、前記半導体チップの第一の主面上に形成された第一、第二の金属層と、前記半導体チップの第二の主面上に積層された、複数の導電膜から成る第一の導電層と、前記第一の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層と、前記第二の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層とを、備えており、前記複数の導電膜は、ニッケル膜と、前記ニッケル膜よりも前記半導体チップとの接触抵抗が低い低接触抵抗導電膜とを、備えており、前記半導体チップの側から、前記低接触抵抗導電膜および前記ニッケル膜の順に形成されている。
本発明の請求項１に記載の半導体装置は、半導体チップと、前記半導体チップの第一の主面上に形成された第一、第二の金属層と、前記半導体チップの第二の主面上に積層された、複数の導電膜から成る第一の導電層と、前記第一の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層と、前記第二の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層とを、備えており、前記複数の導電膜は、ニッケル膜と、前記ニッケル膜よりも前記半導体チップとの接触抵抗が低い低接触抵抗導電膜とを、備えており、前記半導体チップの側から、前記低接触抵抗導電膜および前記ニッケル膜の順に形成されているので、各導電層上において、電極板とのはんだによる接合が可能となる。よって、全ての電極板を同一の工程により、同時にダイレクトリードボンディングすることができる。したがって、製造工程の簡略化を図ることができる。また、アルミニウムワイヤ等を介さず直接、全ての電極板をデバイスに対して接続することが可能なので、半導体装置の動作時の電力消費量の低減を図ることができる。また、強度の弱いアルミニウムワイヤを用いず、強度の強い板状の電極板を直接配設するので、問題視されていたアルミニウムワイヤの断線等の電気的不良も解消することができる。さらに、第三の導電層の層構造は、電力用半導体チップから見て第一の導電層と同一の層構造を有しているので、第三の導電層を設けた分だけ、従来より、半導体チップの反りをより抑制することができる。
以下、この発明をその実施の形態を示す図面に基いて具体的に説明する。
＜実施の形態１＞
図１に、本実施の形態に係る電力用半導体装置の断面図を示す。ここで、図１では便宜上、パッケージ、当該パッケージ内の各端子、および第一の主電極板（ドレイン電極板）下部の絶縁基板等を省略している。
図１に示すように、電力用半導体チップ１の第二の主面（図１では、電力用半導体チップ１の下面）上には、第一の導電層３ａが形成されている。また、第一の導電層３ａは、はんだ１０を介して、第一の主電極板（ドレイン電極板）６に接合されている。当該接合は、ダイレクトリードボンディング方式により行われる。
ここで、第一の導電層３ａは、複数の導電膜からなる積層構造を有している。また、第一の主電極板６は、例えばＣｕ等で構成されている。
また、図示されていないが、電力用半導体チップ１の第一の主面（図１では、電力用半導体チップ１の上面）には、所定のパターンが形成されている。ここで、電力用半導体チップ１として、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型トランジスタ）やダイオード等がある。また、電力用半導体チップ１は、所定の厚み（例えば、２００μｍ程度）となるまで、第二の主面に対して研磨処理が施されている。
また、図１に示すように、電力用半導体チップ１の第一の主面には、２つの金属層２ｂ，２ｃが形成されている。当該金属層２ｂ，２ｃは、電力用半導体チップの第一の主面上に形成されているパターンを、外力より保護するために、つまりパターンを保護するクッション材として設けられている。
ここで、金属層２ｂ，２ｃは、相互に電気的に分離している。また、金属層２ｂ，２ｃは、アルミニウム−シリコン等の金属層である。
また、図１に示すように、一方の金属層２ｂ上には、第二の導電層３ｂが形成されている。これに対して、他方の金属層２ｃ上には、第三の導電層３ｃが形成されている。ここで、第二の導電層３ｂおよび第三の導電層３ｃは、伴に、複数の導電膜からなる積層構造を有している。さらに、第二の導電層３ｂおよび第三の導電層３ｃは、伴に、電力用半導体チップ１から見て、第一の導電層３ａと同一順序の層構造を有している。
ここで、各導電膜の順序だけが同一だけでなく、各導電膜の膜厚も同一であっても良い。つまり、第二の導電層３ｂおよび第三の導電層３ｃを構成している各導電膜の膜厚が、当該各導電膜に対応している第一の導電層３ａの導電膜の膜厚と、同一であっても良い。
また、図１に示すように、第二の導電層３ｂ上には、第二の主電極板（ソース電極板）４が配設されており、第三の導電層３ｃ上には、制御電極板（ゲート電極板）５が配設されている。
ここで、第二の主電極板４は、はんだ１０により第二の導電層３ｂと接合されており、制御電極板５は、はんだ１０により第三の導電層３ｃと接合されている。当該接合は、ダイレクトリードボンディング方式により行われる。また、第二の主電極板４および制御電極板５は、例えばＣｕ等で構成されている。
次に、図２に示す断面図に基いて、各導電層３ａ，３ｂの具体的な層構成について説明する。ここで、図２は、図１の破線７の領域を拡大した断面図である。
図２に示すように、第一の導電層３ａおよび第二の導電層３ｂは、伴に、複数の導電膜から成る積層構造を有している。ここで、各導電膜は、例えばスパッタリング法や蒸着法、またはメッキ法により形成される。
第一の導電層３ａは、低接触抵抗導電膜３ａ１とニッケル膜３ａ２とが、第二の主面に対して当該順に積層されている層構造を有している。
ここで、低接触抵抗導電膜３ａ１とは、電力用半導体チップ１との接触抵抗の低い導電膜のことである。低接触抵抗導電膜３ａ１と電力用半導体チップ１との接触抵抗は、ニッケル膜３ａ２と電力用半導体チップ１との接触抵抗よりも低い。また、低接触抵抗導電膜３ａ１は、電力用半導体チップ１の第二の主面と接触して形成されている。また、ニッケル膜３ａ２は、第一の主電極６とのはんだ１０による接合を可能にするための導電膜である。
また、図２に示すように、電力用半導体チップ１の反りを軽減する目的で、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第二の導電層３ｂが、金属膜２ａ上に形成されている。
つまり、第二の導電層３ｂは、電力用半導体チップ１から見て、低接触抵抗導電膜３ｂ１とニッケル膜３ｂ２とが、当該順に積層された層構造を有している。ニッケル膜３ｂ２は、電力用半導体チップ１から見て最外側に存しており、当該ニッケル膜３ｂ２により、第二の主電極４とのはんだ１０による接合が可能となる。
なお、ニッケル膜３ａ２，３ｂ２と、はんだ１０との間には、当該ニッケル膜３ａ２，３ｂ２の酸化を防止するために、約２００ｎｍの膜厚の金膜が形成されるが、主電極板４，６との接合処理の際に、溶解して金膜としての実体が消滅する。
次に、図３に示す断面図に基いて、第三の導電層３ｃの具体的な層構成について説明する。ここで、図３は、図１の破線８の領域を拡大した断面図である。
図３に示すように、第三の導電層３ｃは、複数の導電膜から成る積層構造を有している。ここで、各導電膜は、例えばスパッタリング法や蒸着法、またはメッキ法により形成される。
第一の導電層３ａの構成は図２と同じなので、ここでの具体的な説明は省略する。
図３に示すように、電力用半導体チップ１の反りをさらに軽減する目的で、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第三の導電層３ｃが金属膜２ｃ上に形成されている。
つまり、第三の導電層３ｃは、電力用半導体チップ１から見て、低接触抵抗導電膜３ｃ１とニッケル膜３ｃ２とが、当該順に積層された層構造を有している。ニッケル膜３ｃ２は、電力用半導体チップ１から見て最外側に存しており、当該ニッケル膜３ｃ２により、制御電極５とのはんだ１０による接合が可能と成る。
なお、ニッケル膜３ｃ２と、はんだ１０との間には、当該ニッケル膜３ｃ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、制御電極板５との接合処理の際に、溶解して金膜としての実体が消滅する。
図１、３から分かるように、本実施の形態に係る電力用半導体装置では、電力用半導体チップ１から見て最外側にニッケル膜３ｃ２を有する第三の導電層３ｃを、電力用半導体チップ１の第一の主面側に形成している。これにより、ダイレクトリードボンディング方式による制御電極板５とのはんだ１０による接合が可能となる。
よって、第二の主電極板４と制御電極板５とを同一の工程により、はんだ１０を介した接合が可能となる、つまり、第二の主電極板４と制御電極板５とを、同時にダイレクトリードボンディングすることができる。したがって、製造工程の簡略化を図ることができる。
また、アルミニウムワイヤ等を介さず直接、制御電極板５をデバイスに対して接続するので、当該電力用半導体装置の動作時の電力消費量の低減を図ることができる。
また、強度の弱いアルミニウムワイヤを用いず、強度の強い板状の制御電極板５を直接配設するので、問題視されていたアルミニウムワイヤの断線等の電気的不良も解消することができる。
さらに、第三の導電層３ｃの層構造は、電力用半導体チップ１から見て第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有しているので、当該第三の導電層３ｃを設けた分だけ、電力用半導体チップ１の反りを抑制することができる。
すなわち、電力用半導体装置に熱処理等を施すと、電力用半導体チップ１の第二の主面側に第一の導電層３ａに起因する横方向の応力が生じ、第一の主面側に第二および三の導電層３ｂ，３ｃに起因する横方向の応力とが生じる。
しかし、第三の導電層３ｃは上記層構造を有しているので、当該第三の導電層３ｃを設けた分だけ、上述の両横方向の応力の差を、より小さくすることができる。
よって、従来の技術に係る電力用半導体装置（第三の導電層３ｃを有さない電力用半導体装置）よりも、電力用半導体チップ１の第一の主面側に凸状となる反りを、当該第三の導電層３ｃを設けた分だけ、より抑制することができる。
また上記では、アルミニウム−シリコン等の金属層２ｂ，２ｃを単層である場合について記載したが、複層化して膜厚化を図っても良い。金属層２ｂ，２ｃが、電力用半導体チップ１の反りの補強としての役割も果たし、当該金属層２ｂ，２ｃを厚膜化することにより、より電力用半導体チップ１の反りを軽減することができる。
＜実施の形態２＞
本実施の形態に係る電力用半導体装置を、図４および図５に示す。図４は、本実施の形態に係る電力用半導体装置において、図１の破線７の領域を拡大した断面図である。また、図５は、本実施の形態に係る電力用半導体装置において、図１の破線８の領域を拡大した断面図である。
まずはじめに、図４に示す構造について説明する。
図４に示すように、電力用半導体チップ１の第二の主面の表面内には、Ｎ型不純物領域１ａが形成されている。ここで、Ｎ型不純物領域の不純物濃度は、１×１０19以上である。
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａは、図４で示すように、チタン膜３ａ１とニッケル膜３ａ２とで構成されている。つまり、低接触抵抗導電膜としてチタン膜３ａ１を採用している。
ここで、チタン膜３ａ１は、電力用半導体チップ１の第二の主面上に形成されている。また、ニッケル膜３ａ２は、チタン膜３ａ１上に形成されている。チタン膜３ａ１の膜厚は、約３０ｎｍ程度である。ニッケル膜３ａ２の膜厚は、約２００ｎｍ程度である。
なお、ニッケル膜３ａ２と、はんだ１０との間には、当該ニッケル膜３ａ２の酸化を防止するために約４００ｎｍの膜厚の金膜が形成されるが、第一の主電極板６との接合処理の際に、溶解して金膜としての実体が消滅する。
また、図４に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｂが形成されている。そして、金属層２ｂ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、実施の形態１と同様に、対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第二の導電層３ｂが形成されている。
つまり、第二の導電層３ｂは、金属層２ｂ上に形成されるチタン膜３ｂ１と、当該チタン膜３ｂ１上に形成されるニッケル膜３ｂ２とで構成されている。各導電膜３ｂ１，３ｂ２の膜厚も、第一の導電層３ａのそれと同じである。
なお、ニッケル膜３ｂ２と、はんだ１０との間には、当該ニッケル膜３ｂ２の酸化を防止するために約４００ｎｍの膜厚の金膜が形成されるが、第二の主電極板４との接合処理の際に、溶解して金膜としての実体が消滅する。
次に、図５に示す構造について説明する。
図５に示すように、電力用半導体チップ１の第二の主面の表面内には、図４で説明したように、Ｎ型不純物領域１ａが形成されている。
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａの構成は、図４と同じである。
また、図５に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｃが形成されている。そして、金属層２ｃ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第三の導電層３ｃが形成されている。
つまり、第三の導電層３ｃは、金属層２ｃ上に形成されるチタン膜３ｃ１と、当該チタン膜３ｃ１上に形成されるニッケル膜３ｃ２とで構成されている。各導電膜３ｃ１，３ｃ２の膜厚も、第一の導電層３ａのそれと同じである。
なお、ニッケル膜３ｃ２と、はんだ１０との間には、当該ニッケル膜３ｃ２の酸化を防止するために約４００ｎｍの膜厚の金膜が形成されるが、制御電極板５との接合処理の際に、溶解して金膜としての実体が消滅する。
本実施の形態に係る電力用半導体装置では、電力用半導体チップ１に形成されているＮ型不純物領域１ａと接触する低接触抵抗導電膜として、Ｎ型不純物領域１ａとの接触抵抗の低いチタン膜３ａ１を採用しているので、電力用半導体チップ１とチタン膜３ａ１との間の接触抵抗をより低く抑えることができる。
なお、本実施の形態においても、実施の形態１と同様に、電力用半導体チップ１の反りをより軽減する効果を有していることは、言うまでもない。
＜実施の形態３＞
本実施の形態に係る電力用半導体装置を、図６および図７に示す。図６は、本実施の形態に係る電力用半導体装置において、図１の破線７の領域を拡大した断面図である。また、図７は、本実施の形態に係る電力用半導体装置において、図１の破線８の領域を拡大した断面図である。
まずはじめに、図６に示す構造について説明する。
図６に示すように、電力用半導体チップ１の第二の主面の表面内には、Ｐ型不純物領域１ｂが形成されている。ここで、Ｐ型不純物領域の不純物濃度は、１×１０19以上である。
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａは、図６で示すように、アルミニウム膜３ａ１ｓ，モリブデン膜３ａ１ｔおよびニッケル膜３ａ２で構成されている。つまり、低接触抵抗導電膜３ａ１として、アルミニウム膜３ａ１ｓ，モリブデン膜３ａ１ｔを採用している。
ここで、アルミニウム膜３ａ１ｓは、電力用半導体チップ１の第二の主面上に形成されている。また、モリブデン膜３ａ１ｔは、アルミニウム膜３ａ１ｓ上に形成されている。さらに、ニッケル膜３ａ２は、モリブデン膜３ａ１ｔ上に形成されている。アルミニウム膜３ａ１ｓの膜厚は、約８００ｎｍ程度である。モリブデン膜３ａ１ｔの膜厚は、約１８０ｎｍ程度である。また、ニッケル膜３ａ２の膜厚は、約３００ｎｍ程度である。
なお、ニッケル膜３ａ２と、はんだ１０との間には、当該ニッケル膜３ａ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、第一の主電極板６との接合処理の際に、溶解して金膜としての実体が消滅する。
また、図６に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｂが形成されている。そして、金属層２ｂ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、実施の形態１と同様に、対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第二の導電層３ｂが形成されている。
つまり、第二の導電層３ｂは、金属層２ｂ上に形成されるアルミニウム膜３ｂ１ｓと、当該アルミニウム膜３ｂ１ｓ上に形成されるモリブデン膜３ｂ１ｔと、当該モリブデン膜３ｂ１ｔ上に形成されるニッケル膜３ｂ２とで構成されている。各導電膜３ｂ１ｓ，３ｂ１ｔ，３ｂ２の膜厚は、第一の導電層３ａのそれと同じである。
なお、ニッケル膜３ｂ２と、はんだ１０との間には、当該ニッケル膜３ｂ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、第二の主電極板４との接合処理の際に、溶解して金膜としての実体が消滅する。
次に、図７に示す構造について説明する。
図７に示すように、電力用半導体チップ１の第二の主面の表面内には、図６で説明したように、Ｐ型不純物領域１ｂが形成されている。
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａの構成は、図６と同じである。
また、図７に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｃが形成されている。そして、金属層２ｃ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第三の導電層３ｃが形成されている。
つまり、第三の導電層３ｃは、金属層２ｃ上に形成されるアルミニウム膜３ｃ１ｓと、当該アルミニウム膜３ｃ１ｓ上に形成されるモリブデン膜３ｃ１ｔと、当該モリブデン膜３ｃ１ｔ上に形成されるニッケル膜３ｃ２とで構成されている。各導電膜３ｃ１ｓ，３ｃ１ｔ，３ｃ２の膜厚も、第一の導電層３ａのそれと同じである。
なお、ニッケル膜３ｃ２と、はんだ１０との間には、当該ニッケル膜３ｃ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、制御電極板５との接合処理の際に、溶解して金膜としての実体が消滅する。
本実施の形態に係る電力用半導体装置では、電力用半導体チップ１に形成されているＰ型不純物領域１ｂと接触する低接触抵抗導電膜として、Ｐ型不純物領域１ｂとの接触抵抗の低いアルミニウム膜とモリブデン膜とから成る積層膜を採用しているので、電力用半導体チップ１と当該積層膜との間の接触抵抗をより低く抑えることができる。
なお、本実施の形態においても、実施の形態１と同様に、電力用半導体チップ１の反りをより軽減する効果を有していることは、言うまでもない。
＜実施の形態４＞
本実施の形態に係る電力用半導体装置では、電力用半導体チップ１の第一の主面上に形成されている金属層２ｂ，２ｃは、次の金属元素含んでいる。つまり、金属層２ｂ，２ｃと接する部分における低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１と、同じ金属元素を含んでいる。
例えば、実施の形態３に係る電力用半導体装置では、低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１を構成している導電膜のうち、金属層２ｂ，２ｃと接触する導電膜の金属元素は、アルミニウムである（図６，７参照）。したがって、金属層２ｂ，２ｃとして、当該アルミニウムを含んで構成する。
以上のような構成とすることにより、金属層２ｂ，２ｃと低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１との間のバリア障壁を低くすることができる。よって、金属層２ｂ，２ｃと低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１との間での接触抵抗を、さらに低減することができる。
なお、上記各実施の形態において、電力用半導体チップ１として、ＩＧＢＴ、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ダイオード（ダイオードの場合には、制御電極が存在しないため、当該制御電極上に存する金属層も存しない）、またはサイリスタ等を採用することができる。
特に、電力用半導体チップ１としてＩＧＢＴを採用した場合には、以下に示す効果を有する。
つまり、従来よりＩＧＢＴにおいて、ワイヤボンディング方式により、制御電極に配線を接合した場合には、接合部の発熱により、当該接合部における抵抗が上昇するという問題があった。
しかし、本発明に係る電力用半導体装置では、ダイレクトリードボンディング方式により、ＩＧＢＴに対して配線を介さず直接、制御電極板が配設されるので、ＩＧＢＴと配線との結合部における、発熱による抵抗上昇という問題を解消することができる。
また、各実施の形態に係る発明では、電力用半導体チップ１が単体である場合について言及してきた。しかし、複数の電力用半導体チップ１から成るＨＶＩＣ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）と単体の電力用半導体チップ１と置換して、上記各実施の形態を適用しても良い。
また、電力用半導体チップ１に限らず、電力用以外の半導体チップに対して上記各実施の形態を適用することができる。さらに、複数の半導体チップから成るＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）に対して、上記各実施の形態を適用することもできる。
本発明に係る電力用半導体装置の概略構成を示す断面図である。 実施の形態１に係る電力用半導体装置の一部を示す断面図である。 実施の形態１に係る電力用半導体装置の一部を示す断面図である。 実施の形態２に係る電力用半導体装置の一部を示す断面図である。 実施の形態２に係る電力用半導体装置の一部を示す断面図である。 実施の形態３に係る電力用半導体装置の一部を示す断面図である。 実施の形態３に係る電力用半導体装置の一部を示す断面図である。
符号の説明
１ 電力用半導体チップ、２ｂ，２ｃ 金属層、３ａ 第一の導電層、３ｂ 第二の導電層、３ｃ 第三の導電層、４ 第二の主電極板（ソース電極板）、５ 制御電極板、６ 第一の主電極板（ドレイン電極板）、１０ はんだ、３ａ１，３ｂ１，３ｃ１ 低接触抵抗導電膜、３ａ２，３ｂ２，３ｃ２ ニッケル膜、１ａ Ｎ型不純物領域、１ｂ Ｐ型不純物領域。

Claims (6)

  1. 半導体チップと、
    前記半導体チップの第一の主面上に形成された第一、第二の金属層と、
    前記半導体チップの第二の主面上に積層された、複数の導電膜から成る第一の導電層と、
    前記第一の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層と、
    前記第二の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層とを、備えており、
    前記複数の導電膜は、
    ニッケル膜と、
    前記ニッケル膜よりも前記半導体チップとの接触抵抗が低い低接触抵抗導電膜とを、備えており、
    前記半導体チップの側から、前記低接触抵抗導電膜および前記ニッケル膜の順に形成されている、
    ことを特徴とする半導体装置。
  2. 前記第一ないし第三の導電層上に各々、はんだを介して配設される第一ないし第三の電極板とを、さらに備えている、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは、
    前記第二の主面の表面内に形成されるＮ型不純物領域を、備えており、
    前記低接触抵抗導電膜は、チタン膜である、
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記半導体チップは、
    前記第二の主面の表面内に形成されるＰ型不純物領域を、備えており、
    前記低接触抵抗導電膜は、アルミニウム膜とモリブデン膜とが前記半導体チップから見て当該順に積層されたものである、
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  5. 前記第一、第二の金属層は、
    自身と接する部分における前記低接触抵抗導電膜と同じ金属元素を含んでいる、
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  6. 前記半導体チップは、絶縁ゲート型トランジスタである、
    ことを特徴とする請求項１ないし請求項５のいずれかに記載の半導体装置。
JP2004006513A 2004-01-14 2004-01-14 半導体装置 Expired - Fee Related JP4073876B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004006513A JP4073876B2 (ja) 2004-01-14 2004-01-14 半導体装置
US10/918,355 US7045831B2 (en) 2004-01-14 2004-08-16 Semiconductor device
CNB2004100786330A CN100338751C (zh) 2004-01-14 2004-09-14 半导体装置
DE102004048688A DE102004048688B4 (de) 2004-01-14 2004-10-06 Leistungs-Halbleitervorrichtung
KR1020040104732A KR100617527B1 (ko) 2004-01-14 2004-12-13 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006513A JP4073876B2 (ja) 2004-01-14 2004-01-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2005203474A true JP2005203474A (ja) 2005-07-28
JP4073876B2 JP4073876B2 (ja) 2008-04-09

Family

ID=34737267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006513A Expired - Fee Related JP4073876B2 (ja) 2004-01-14 2004-01-14 半導体装置

Country Status (5)

Country Link
US (1) US7045831B2 (ja)
JP (1) JP4073876B2 (ja)
KR (1) KR100617527B1 (ja)
CN (1) CN100338751C (ja)
DE (1) DE102004048688B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024829A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US8294244B2 (en) 2009-08-27 2012-10-23 Mitsubishi Electric Corporation Semiconductor device having an enlarged emitter electrode
JPWO2015029159A1 (ja) * 2013-08-28 2017-03-02 三菱電機株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762663B2 (ja) * 2005-10-14 2011-08-31 三菱電機株式会社 半導体装置
US8354692B2 (en) * 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same
US20090080602A1 (en) * 2006-08-03 2009-03-26 Kenneth Brooks Dedicated breast radiation imaging/therapy system
US7960845B2 (en) * 2008-01-03 2011-06-14 Linear Technology Corporation Flexible contactless wire bonding structure and methodology for semiconductor device
US7902665B2 (en) * 2008-09-02 2011-03-08 Linear Technology Corporation Semiconductor device having a suspended isolating interconnect
US8525330B2 (en) * 2009-09-09 2013-09-03 Hitachi, Ltd. Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
JP5765324B2 (ja) 2012-12-10 2015-08-19 トヨタ自動車株式会社 半導体装置
CN103985743A (zh) * 2014-05-14 2014-08-13 中国电子科技集团公司第十三研究所 双极型功率晶体管基片及其制作方法
US9607243B1 (en) 2014-10-10 2017-03-28 Google Inc. Time-lapsed image sequence generation
JP7180392B2 (ja) * 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560421A (en) * 1980-10-02 1985-12-24 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPS60119777A (ja) * 1983-11-30 1985-06-27 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ
JP2577330B2 (ja) * 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
JPH0243725A (ja) * 1988-08-03 1990-02-14 Fuji Electric Co Ltd 半導体装置の製造方法
US5184206A (en) * 1990-10-26 1993-02-02 General Electric Company Direct thermocompression bonding for thin electronic power chips
JP4123717B2 (ja) 2000-12-27 2008-07-23 松下電器産業株式会社 チップ型半導体素子の製造方法
JP4055399B2 (ja) * 2001-11-14 2008-03-05 松下電器産業株式会社 チップ型半導体素子及びその製造方法
JP2003229460A (ja) * 2002-02-05 2003-08-15 Sanyo Electric Co Ltd Ｍｏｓｆｅｔおよびその製造方法
JP3937860B2 (ja) 2002-02-15 2007-06-27 松下電器産業株式会社 チップ型半導体素子およびその製造方法
JP4000877B2 (ja) * 2002-03-19 2007-10-31 松下電器産業株式会社 チップ型半導体素子とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024829A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US7964939B2 (en) 2004-07-09 2011-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US8294244B2 (en) 2009-08-27 2012-10-23 Mitsubishi Electric Corporation Semiconductor device having an enlarged emitter electrode
JPWO2015029159A1 (ja) * 2013-08-28 2017-03-02 三菱電機株式会社 半導体装置
US9716052B2 (en) 2013-08-28 2017-07-25 Mitsubishi Electric Corporation Semiconductor device comprising a conductive film joining a diode and switching element

Also Published As

Publication number Publication date
DE102004048688B4 (de) 2013-05-08
KR20050074893A (ko) 2005-07-19
JP4073876B2 (ja) 2008-04-09
US20050151254A1 (en) 2005-07-14
DE102004048688A1 (de) 2005-08-11
KR100617527B1 (ko) 2006-09-01
CN1641851A (zh) 2005-07-20
US7045831B2 (en) 2006-05-16
CN100338751C (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
TWI638461B (zh) 半導體裝置及電力變換裝置
JP4073876B2 (ja) 半導体装置
JP2007142138A (ja) 半導体装置
US11710709B2 (en) Terminal member made of plurality of metal layers between two heat sinks
WO2020241238A1 (ja) 半導体装置
JP6440903B2 (ja) 半導体装置およびその製造方法
US20210407954A1 (en) Semiconductor device
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2006196765A (ja) 半導体装置
WO2020241239A1 (ja) 半導体装置
JP5418654B2 (ja) 半導体装置
JP6299568B2 (ja) 半導体装置
JPWO2020149225A1 (ja) 半導体装置
JP2016134547A (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
WO2024029249A1 (ja) 半導体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2023120353A1 (ja) 半導体装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JP7267963B2 (ja) 半導体装置
WO2023112662A1 (ja) 半導体モジュールおよび半導体装置
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
JP7294068B2 (ja) ターミナル、および、その製造方法
WO2024004614A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4073876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees