JP3937860B2 - チップ型半導体素子およびその製造方法 - Google Patents
チップ型半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP3937860B2 JP3937860B2 JP2002038123A JP2002038123A JP3937860B2 JP 3937860 B2 JP3937860 B2 JP 3937860B2 JP 2002038123 A JP2002038123 A JP 2002038123A JP 2002038123 A JP2002038123 A JP 2002038123A JP 3937860 B2 JP3937860 B2 JP 3937860B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thermal stress
- stress buffer
- buffer plate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、チップ型半導体素子とその製造方法に関するものである。
【0002】
【従来の技術】
従来、この種のチップ型半導体素子は、リードフレームとのダイスボンディングやMoのような熱応力緩衝板を取り付ける際、高温はんだを用いている。この高温はんだはPbを90%以上含有しており、融点が約300℃である。しかし近年、たとえば2001年4月家電リサイクル法の施行や2008年「廃電子機器」に関する欧州議会指令が施行されるなど、地球環境保護推進を目的として環境負荷物質であるPbの使用削減や全廃が市場要求となっている。そのため、従来のはんだに変わるろう材を検討することが必要となり、そのろう材としてPbを含有しないPbフリーはんだやAu−Sn合金板やAl−Si合金板が提案されている。前記Pbフリーはんだは未だ実用には至っておらず、またAu−Sn合金板は高価であるため大量生産品には適さず、次にAl−Si合金板は融点が577℃と高温となるため素子特性の性能低下が憂慮される。
【0003】
このような状況の中で、Pbを含有しないPbフリーのチップ型半導体素子を製造するためには、AlとSiの共晶組成からなる合金板(ろう材)を用いたチップ型半導体素子の製造方法特願2000−397699号が挙げられる。
【0004】
特願2000−397699号によるチップ型半導体素子の構造断面図を図4に示す。これは「複数のN層とP層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体10の、先ず片面にAlを蒸着して主電極12及びゲート電極11を形成し、次にもう一方の面にAlを蒸着して主電極13を形成した後、両方の主電極に、それぞれAlとSiからなる合金板20、21を介し、かつそれぞれMoからなる熱応力緩衝板30、31のそれぞれ片面にAlを蒸着して形成したAl膜50、51を介して、580℃ないし630℃の温度範囲の不活性または還元性雰囲気中で、熱応力緩衝板を接着するチップ型半導体素子の製造方法」である。熱応力緩衝板30、31のAl層との反対側にはユーザーでの外部電極とのはんだ付けのために、Ni層3、4を蒸着により形成してある。
【0005】
【発明が解決しようとする課題】
このような特願2000−397699号により製造したチップ型半導体素子は、580℃から630℃での接合を可能としているが、600℃以下での接合では、接合のばらつきに注意する必要があった。特に、Al−Si合金板とAl膜を形成した熱応力緩衝板との接合にばらつきが生じやすい。ばらつきをなくすために十分な余裕を持って接合処理を行うには、処理温度を上げればよいが、これでは素子の特性劣化が起こるため、できるだけ避けたい。また一方で、Mo板にNi膜を形成する際、元々のMo板に生じていた酸化膜物等の汚染によって、Mo板とNi膜との密着性が不十分となることがあった。そのため初期の密着性にもばらつきが生じ、たとえ良い場合でも、580℃から630℃での接合処理後、Mo板と外部電極をはんだ接合した場合に、はんだ接合部の強度が不足し、剥がれてしまうことがあった。
【0006】
そこで、本発明では、Al−Si合金板とAl膜を形成した熱応力緩衝板との接合の処理温度を上げることなく、それによって素子の耐圧特性劣化の程度を少なくし、熱応力緩衝板の接合のばらつきを抑え、かつ外部電極とのはんだ接合部の強度不足を解消する方法を提案することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するために本発明のチップ型半導体素子は、複数のN層とP層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体とWまたはMoからなる熱応力緩衝板がAl−Si合金膜を介して接合されたチップ型半導体素子において、熱応力緩衝板の前記Al−Si合金膜と接合する側の面に熱応力緩衝板から順に第1層にAl膜、第2層にはAg膜を積層して形成し、熱応力緩衝板のもう一方の面には熱応力緩衝板から順にTi膜、Ni膜を積層して形成されたチップ型半導体素子である。これによれば、Al−Si合金板とAl膜を形成した熱応力緩衝板との接合の処理温度を上げることなく、それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板の接合のばらつきを抑え、かつ外部電極とのはんだ接合部の強度不足を解消したチップ型半導体素子である。
【0008】
次に、本発明の製造方法は、複数のN層とP層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体とWまたはMoからなる熱応力緩衝板がAl−Si合金膜を介して接合されたチップ型半導体素子の製造方法において、熱応力緩衝板のAl−Si合金膜と接合する側の面に熱応力緩衝板から順に第1層にAl膜、第2層にはAg膜を積層して形成し、熱応力緩衝板のもう一方の面には熱応力緩衝板から順にTi膜、Ni膜を積層して形成し、第1層にAl膜、第2層にはAg膜の積層膜を形成した面を介して、580℃〜630℃の還元性ないしは不活性雰囲気下で熱応力緩衝板を接合するチップ型半導体素子の製造方法である。
【0009】
さらに、本発明の製造方法は、WまたはMoからなる熱応力緩衝板の片面第1層にAl膜、第2層にはAg膜からなる積層膜を電子線真空蒸着もしくはスパッタリングにより形成し、もう一方の面には150℃〜250℃で加熱しながら熱応力緩衝板から順にTi膜、Ni膜を電子線真空蒸着もしくはスパッタリングにより積層して形成するチップ型半導体素子の製造方法である。これによれば、Al−Si合金板とAl膜を形成した熱応力緩衝板との接合の処理温度を上げることなく、それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板の接合のばらつきを抑え、かつ外部電極とのはんだ接合部の強度不足を解消したチップ型半導体素子を製造することが可能である。
【0010】
できるだけ処理温度を上げることなく、それによって素子の耐圧特性の劣化を防止し、熱応力緩衝板の接合のばらつきを抑え、かつ外部電極とのはんだ接合部の強度不足を解消したチップ型半導体素子を製造することが可能である。
【0011】
【発明の実施の形態】
以下、本発明の一実施の形態について、図1を用いて詳しく説明する。
【0012】
図1は、本発明の実施の形態におけるチップ型半導体素子に係るトライアック(3端子双方向性サイリスタ)の構造断面図である。
【0013】
図1において、10は複数のN層とP層で構成され、その角部がパッシベーション膜15で被覆されてなる半導体素子本体、11はAl膜もしくはAl−Si合金膜とMo膜とNi膜の3層より積層してなるゲート電極、12はAl膜もしくはAl−Si合金膜からなる主電極、13は半導体素子10の反対面のAl膜もしくはAl−Si合金膜からなる主電極である。熱応力緩衝板30、31の片面にはAl膜もしくはAl−Si合金膜50、51とAg膜40、41が積層され、熱応力緩衝板30、31のもう一方の面にはTi膜3、4とNi膜5、6が積層される構成である。これによれば、Al−Si合金板20、21とAl膜を形成した熱応力緩衝板との接合の処理温度を上げることなく、それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板の接合のばらつきを抑え、かつ外部電極とのはんだ接合部の強度不足を解消したチップ型半導体素子となる。
【0014】
本実施の形態では、Si半導体素子本体10のサイズが9.2mm角で厚さ360μm、Al膜もしくはAl−Si合金膜からなる電極12、13の厚みは2〜10μmである。
【0015】
図2は、本発明の実施の形態におけるチップ型半導体素子の製造方法の工程図である。
【0016】
図2において、製造過程を説明すると
(1)まず、熱応力緩衝板30、31の片面にAl膜もしくはAl−Si合金膜50、51をその厚みが2〜10μmとなるように形成し、その上にAg膜40、41をその厚みが0.1〜0.5μmとなるように順次電子線真空蒸着もしくはスパッタリングして積層する。
【0017】
(2)次に、熱応力緩衝板30、31のもう一方の面に、150℃から250℃で加熱しながら、Ti膜3、4をその厚みが0.04〜0.1μmとなるように形成し、その上にNi膜5、6をその厚みが3μm以上となるように順次電子線真空蒸着もしくはスパッタリングして積層する。
【0018】
なお、(1)と(2)は逆に行っても良い。
【0019】
(3)このようにして作成した熱応力緩衝板30、31のAg膜を形成した面とチップ型半導体素子10のAl膜もしくはAl−Si合金膜からなる主電極ととをAl−Si合金板を介して接合するように構成されたものである。これによれば、Al−Si合金板とAl膜を形成した熱応力緩衝板との接合の処理温度を上げることなく、それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板の接合のばらつきを抑え、かつ外部電極とのはんだ接合部の強度不足を解消したチップ型半導体素子を製造することが可能である。
というものである。
【0020】
また、AlとSiからなる合金の比率は88%Al−12%Siで、電子線真空蒸着もしくはスパッタリングにより形成する。
【0021】
なおまた、以上の説明ではチップ型半導体素子本体にトライアックで構成したものを示したが、図3に示したようなサイリスタについても同様に実施可能である。
【0022】
【発明の効果】
以上説明したように本発明によれば、チップ型半導体素子の耐圧特性劣化を防ぎ、熱応力緩衝板の接合のばらつきを抑え、かつ熱応力緩衝板と外部電極とのはんだ接合においても、はんだ接合部の十分な強度を保持することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるチップ型半導体素子に係るトライアック(3端子双方向性サイリスタ)の構造断面図
【図2】同チップ型半導体素子の製造方法の工程図
【図3】本発明の他の実施の形態におけるチップ型半導体素子に係わるサイリスタ(3端子一方向性サイリスタ)の構造断面図
【図4】既に提案されたチップ型半導体素子に係わるトライアックの構造断面図
【符号の説明】
3、4 Ti膜
5、6 Ni膜
10 半導体素子本体
12 Al膜からなる主電極
11 Al膜からなるゲート電極
13 Al膜からなる主電極
15 パッシベーション膜
20、21 Al−Si合金板
30、31 緩衝板
40、41 Ag膜
50、51 Al膜もしくはAl−Si合金膜
Claims (3)
- 複数のN層とP層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体とWまたはMoからなる熱応力緩衝板がAl−Si合金膜を介して接合されたチップ型半導体素子において、前記熱応力緩衝板の前記Al−Si合金膜と接合する側の面に前記熱応力緩衝板から順に第1層にAl膜、第2層にはAg膜を積層して形成し、前記熱応力緩衝板のもう一方の面には前記熱応力緩衝板から順にTi膜、Ni膜を積層して形成されたことを特徴とするチップ型半導体素子。
- 複数のN層とP層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体とWまたはMoからなる熱応力緩衝板がAl−Si合金膜を介して接合されたチップ型半導体素子の製造方法において、前記熱応力緩衝板の前記Al−Si合金膜と接合する側の面に前記熱応力緩衝板から順に第1層にAl膜、第2層にはAg膜を積層して形成し、前記熱応力緩衝板のもう一方の面には前記熱応力緩衝板から順にTi膜、Ni膜を積層して形成し、第1層にAl膜、第2層にはAg膜の積層膜を形成した面を介して、580℃〜630℃の還元性ないしは不活性雰囲気下で熱応力緩衝板を接合したことを特徴とするチップ型半導体素子の製造方法。
- WまたはMoからなる熱応力緩衝板の片面第1層にAl膜、第2層にはAg膜からなる積層膜を電子線真空蒸着もしくはスパッタリングにより形成し、もう一方の面には150℃〜250℃で加熱しながら前記熱応力緩衝板から順にTi膜、Ni膜を電子線真空蒸着もしくはスパッタリングにより積層して形成することを特徴とするチップ型半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038123A JP3937860B2 (ja) | 2002-02-15 | 2002-02-15 | チップ型半導体素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038123A JP3937860B2 (ja) | 2002-02-15 | 2002-02-15 | チップ型半導体素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243585A JP2003243585A (ja) | 2003-08-29 |
JP3937860B2 true JP3937860B2 (ja) | 2007-06-27 |
Family
ID=27779517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002038123A Expired - Fee Related JP3937860B2 (ja) | 2002-02-15 | 2002-02-15 | チップ型半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3937860B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073876B2 (ja) | 2004-01-14 | 2008-04-09 | 三菱電機株式会社 | 半導体装置 |
JP5686128B2 (ja) * | 2012-11-29 | 2015-03-18 | トヨタ自動車株式会社 | 半導体装置 |
-
2002
- 2002-02-15 JP JP2002038123A patent/JP3937860B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243585A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5217922A (en) | Method for forming a silicide layer and barrier layer on a semiconductor device rear surface | |
JPH0810710B2 (ja) | 良熱伝導性基板の製造方法 | |
JP6907546B2 (ja) | パワーモジュール | |
JP3937860B2 (ja) | チップ型半導体素子およびその製造方法 | |
JPS6141135B2 (ja) | ||
JP4000877B2 (ja) | チップ型半導体素子とその製造方法 | |
US11315868B2 (en) | Electronic-component-mounted module design to reduce linear expansion coefficient mismatches | |
JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
JP4244723B2 (ja) | パワーモジュール及びその製造方法 | |
JPH04295065A (ja) | セラミック−金属接合体の製造方法 | |
JPH08102570A (ja) | セラミックス回路基板 | |
JP4123717B2 (ja) | チップ型半導体素子の製造方法 | |
JP3733708B2 (ja) | アルミニウムを用いるシリコンウェハーの接合方法 | |
US4921158A (en) | Brazing material | |
TW492196B (en) | Chip-type semiconductor device | |
JP2019079958A (ja) | パワーモジュール | |
JP7421189B2 (ja) | 電気デバイスの製造方法 | |
JPS63289956A (ja) | ショットキ・バリア・ダイオ−ドの製造方法 | |
TWI745572B (zh) | 電子零件安裝模組 | |
JP4085579B2 (ja) | チップ型半導体素子及びその製造方法及び接着治具組立構造 | |
JP6991885B2 (ja) | 半導体装置およびその製造方法 | |
JPH1041443A (ja) | 半導体装置 | |
JP2809799B2 (ja) | 半導体装置 | |
JPS61111580A (ja) | 薄膜の積層接着方法 | |
JPH08264765A (ja) | パワーチップキャリア及びこれを用いたパワー半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |