JPS61111580A - 薄膜の積層接着方法 - Google Patents
薄膜の積層接着方法Info
- Publication number
- JPS61111580A JPS61111580A JP59233452A JP23345284A JPS61111580A JP S61111580 A JPS61111580 A JP S61111580A JP 59233452 A JP59233452 A JP 59233452A JP 23345284 A JP23345284 A JP 23345284A JP S61111580 A JPS61111580 A JP S61111580A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesion
- thin films
- metal
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 35
- 150000001875 compounds Chemical class 0.000 claims abstract description 17
- 239000000470 constituent Substances 0.000 claims abstract description 5
- 238000003475 lamination Methods 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000010030 laminating Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 abstract description 24
- 229910052751 metal Inorganic materials 0.000 abstract description 24
- 229910045601 alloy Inorganic materials 0.000 abstract description 11
- 239000000956 alloy Substances 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 229910004353 Ti-Cu Inorganic materials 0.000 abstract description 7
- 239000000126 substance Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 37
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 239000010953 base metal Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910017305 Mo—Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003723 Smelting Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002344 gold compounds Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔従来技術とその問題点〕
本発明は各種半導体装置における薄膜の積層方法に関す
る。
る。
例えばフリップチップのような多層電極構造を有する半
導体装置の電極金属の積層、半導体集積回路の配線を形
成する際の絶縁性薄膜と金属薄膜。
導体装置の電極金属の積層、半導体集積回路の配線を形
成する際の絶縁性薄膜と金属薄膜。
または表面保護のために組成の異なる絶縁性薄膜の積層
など各種半導体装置の構成に必要な薄膜を積層して用い
ることが通常行なわれており、これら薄膜は金属−金属
、金属−絶縁膜、または絶縁膜−絶縁膜の相互の接着が
強固に行なわれなければならない。
など各種半導体装置の構成に必要な薄膜を積層して用い
ることが通常行なわれており、これら薄膜は金属−金属
、金属−絶縁膜、または絶縁膜−絶縁膜の相互の接着が
強固に行なわれなければならない。
一般にこれら薄膜の接着には大別して１）界面接着、２
）相互拡散接着、３）中間層接着の三つの形態があるこ
とが知られており、それぞれ次のような得失をもってい
る。
）相互拡散接着、３）中間層接着の三つの形態があるこ
とが知られており、それぞれ次のような得失をもってい
る。
１）界面接着は互いに接している二つの物質量に働く分
子間および原子間相互作用、すなわち、静電的またはＶ
ａｎ ｄｅｒ Ｗａａｌｓ的な相互作用に基づくもので
あって、接着強度は主として接着時の両物質の界面状態
に依存する。したがって界面接着によ如薄膜相互の接着
強度を向上させるためには。
子間および原子間相互作用、すなわち、静電的またはＶ
ａｎ ｄｅｒ Ｗａａｌｓ的な相互作用に基づくもので
あって、接着強度は主として接着時の両物質の界面状態
に依存する。したがって界面接着によ如薄膜相互の接着
強度を向上させるためには。
被接着面の表面処理やこの面に形成される薄膜の生成時
の雰囲気、真空度などに細心の注意を払い。
の雰囲気、真空度などに細心の注意を払い。
最適条件で行なわれねばならないが１通常の抵抗加熱や
電子ビーム加熱によシ蒸着して薄膜を形成する場合には
蒸着面の良好な状態が再現されにくく０表面状態の制御
が困難であるという問題がある。これに対して、蒸着に
かわる手法としてスパッタ法が知られており、スパッタ
を用いればスパッタ薄膜成形前のスパッタクリーニング
により被接着面が表面処理されることと、スパッタされ
た原子の運動エネルギーのために、接着性が向上すると
いう利点があるので、界面接着の場合には有効な薄膜形
成および接着方法であるが、被接着薄膜側の下地にスパ
ッタダメージを与えるという問題がある。したがって薄
膜を蒸着やスパッタによって形成するとともに、被接着
薄膜に新たな薄膜を直接被着する界面接着は、他の二つ
の接着形態に比べて十分な接着強度が得られず、また半
導体素子に対する信頼性にも欠けるものである。
電子ビーム加熱によシ蒸着して薄膜を形成する場合には
蒸着面の良好な状態が再現されにくく０表面状態の制御
が困難であるという問題がある。これに対して、蒸着に
かわる手法としてスパッタ法が知られており、スパッタ
を用いればスパッタ薄膜成形前のスパッタクリーニング
により被接着面が表面処理されることと、スパッタされ
た原子の運動エネルギーのために、接着性が向上すると
いう利点があるので、界面接着の場合には有効な薄膜形
成および接着方法であるが、被接着薄膜側の下地にスパ
ッタダメージを与えるという問題がある。したがって薄
膜を蒸着やスパッタによって形成するとともに、被接着
薄膜に新たな薄膜を直接被着する界面接着は、他の二つ
の接着形態に比べて十分な接着強度が得られず、また半
導体素子に対する信頼性にも欠けるものである。
２）相互拡散接着は例えば界面接着した金属薄膜同志を
さらに高温に加熱して接着界面で薄膜間に相互拡散を起
こさせ、この相互拡散によって生じた合金層の金属結合
によるものであって、界面接合のままよシ接着強度は高
いが接着強度はこの合金層自体の強さでもあるから、相
互拡散を起こしやすい構成金属が選ばれねばならないこ
とと。
さらに高温に加熱して接着界面で薄膜間に相互拡散を起
こさせ、この相互拡散によって生じた合金層の金属結合
によるものであって、界面接合のままよシ接着強度は高
いが接着強度はこの合金層自体の強さでもあるから、相
互拡散を起こしやすい構成金属が選ばれねばならないこ
とと。
相互拡散を起こさせるに必要な高温加熱処理が不可能な
プロセスを含む半導体素子には適用できないという制約
を受ける。
プロセスを含む半導体素子には適用できないという制約
を受ける。
３）中間層接着は金属と酸化膜例えばＡＩ！とＳｉＯ２
などの薄膜の接着のように、両薄膜の間にＡｊ２０３か
らなる中間層が形成され、この中間層はＡ／膜と５ｉｎ
２膜とを共有して結合するので高い強度を有する接着が
得られる。しかしこの場合も酸化されやすい金属同志や
酸化されやすい金属と酸化膜とを組み合わせて接着させ
るときにのみ有効であって。
などの薄膜の接着のように、両薄膜の間にＡｊ２０３か
らなる中間層が形成され、この中間層はＡ／膜と５ｉｎ
２膜とを共有して結合するので高い強度を有する接着が
得られる。しかしこの場合も酸化されやすい金属同志や
酸化されやすい金属と酸化膜とを組み合わせて接着させ
るときにのみ有効であって。
いかなる薄膜に対しても適用できるものではない。
本発明は上述の点に鑑みてなされたものであシ。
その目的は薄膜相互の界面特性に左右されることなく、
いかなる材料の薄膜に対しても適用することができ、接
合強度が高く、シかも半導体素子の特性にもなんら悪影
響を及ぼすことのない薄膜の接着積層方法を提供するこ
とにある。
いかなる材料の薄膜に対しても適用することができ、接
合強度が高く、シかも半導体素子の特性にもなんら悪影
響を及ぼすことのない薄膜の接着積層方法を提供するこ
とにある。
本発明は半導体素子に設けられる金属や酸化物などの薄
膜を接着積層するに際して、接着すべき二つの薄膜の双
方の構成元素を含む組成の極薄の層を下層の薄膜上に蒸
着法や化学気相成長法などＫよシ比較的低温で被着し、
その上に上層の薄膜を形成することによシ両薄膜間に容
易に相互拡散を起こさせ、薄膜の種類にかかわらず大き
な接着強度をもった薄膜の積層を可能にしたものである
。
膜を接着積層するに際して、接着すべき二つの薄膜の双
方の構成元素を含む組成の極薄の層を下層の薄膜上に蒸
着法や化学気相成長法などＫよシ比較的低温で被着し、
その上に上層の薄膜を形成することによシ両薄膜間に容
易に相互拡散を起こさせ、薄膜の種類にかかわらず大き
な接着強度をもった薄膜の積層を可能にしたものである
。
以下本発明を実施例に基づき説明する。
実施例１
第１図は本発明の方法が適用されるフリップチップの電
極部の構造を示した断面図である。このような電極は普
通Ｓｉ基板１上のＡ／配線金属２に被着されたＳ ｔ
０２の表面保護膜３のコンタクトホール部に下から順に
Ｔｉなどの第１層目下地金属４ 、 Ｃｕなどの第２層
目下地金属５ 、 Ｎｉなどの第３層目下地金属７を形
成し、最後に半球状の半田突起電極８を設けるが１本発
明ではとくにＴｉの第１層下地金属４とＣｕの第２層目
の下地金属６との間にＴｉ−■化合物層５を形成させて
Ｔｉ層４とＣｕ層６の接着を強固にしている。このＴｉ
−α合金層を形成するためには、Ｔｉの第１層目４を被
着した後、この上にＴｉ−Ｃｕ合金をソースとして蒸着
するか、金属Ｔｉと金属Ｃｕのソースをそれぞれ別に設
けて両者を同時に蒸発させＴｉ層４の上で合金化させる
ダブルビーム方式、もしくは化学気相成長法などを用い
ることができる。またＴｉとＣｕを接着するために、そ
の間に介在させる両者の合金であるから、この合金の組
成などは厳密に定める必要はなく１両者の拡散が十分性
なわれるように可能な限りいずれも多く含まれるようＫ
すればよい。かぐして得られたＴｉ−Ｃｕ化合物層５の
上に白を第２層目下地金属６として被着する。
極部の構造を示した断面図である。このような電極は普
通Ｓｉ基板１上のＡ／配線金属２に被着されたＳ ｔ
０２の表面保護膜３のコンタクトホール部に下から順に
Ｔｉなどの第１層目下地金属４ 、 Ｃｕなどの第２層
目下地金属５ 、 Ｎｉなどの第３層目下地金属７を形
成し、最後に半球状の半田突起電極８を設けるが１本発
明ではとくにＴｉの第１層下地金属４とＣｕの第２層目
の下地金属６との間にＴｉ−■化合物層５を形成させて
Ｔｉ層４とＣｕ層６の接着を強固にしている。このＴｉ
−α合金層を形成するためには、Ｔｉの第１層目４を被
着した後、この上にＴｉ−Ｃｕ合金をソースとして蒸着
するか、金属Ｔｉと金属Ｃｕのソースをそれぞれ別に設
けて両者を同時に蒸発させＴｉ層４の上で合金化させる
ダブルビーム方式、もしくは化学気相成長法などを用い
ることができる。またＴｉとＣｕを接着するために、そ
の間に介在させる両者の合金であるから、この合金の組
成などは厳密に定める必要はなく１両者の拡散が十分性
なわれるように可能な限りいずれも多く含まれるようＫ
すればよい。かぐして得られたＴｉ−Ｃｕ化合物層５の
上に白を第２層目下地金属６として被着する。
第１図の７リツプチツプ電極構造では、Ｔｉの第１層目
４とＳｉＯ２の表面保護膜２との接着界面は中間層接着
、Ｃｕの第２層目６とＮｉの第３層目７との接着界面お
よびＮｉの第３層目７と半田電極８との接着界面は相互
拡散接着となるのでそれぞれ比較的接着強度が大きいが
、Ｔｉ層４とＣｕ層６を直接接着したとき通常は界面接
着となって接着強度が他の接着個所より低（、Ｔｉ層４
とＣｕ層６の界面から剥離を生ずる危険性が犬であった
のに対し、上述のようにＴｉ−Ｃｕ化合物層５を介在さ
せることにより、界面接着から相互拡散接着へと簡単な
方法で接着形態を変えることができ、チップ全体の接着
強度が向上する。なおＴｉ−Ｃｕ合金層５の厚さは５０
０Ａ程度とするのがよい。
４とＳｉＯ２の表面保護膜２との接着界面は中間層接着
、Ｃｕの第２層目６とＮｉの第３層目７との接着界面お
よびＮｉの第３層目７と半田電極８との接着界面は相互
拡散接着となるのでそれぞれ比較的接着強度が大きいが
、Ｔｉ層４とＣｕ層６を直接接着したとき通常は界面接
着となって接着強度が他の接着個所より低（、Ｔｉ層４
とＣｕ層６の界面から剥離を生ずる危険性が犬であった
のに対し、上述のようにＴｉ−Ｃｕ化合物層５を介在さ
せることにより、界面接着から相互拡散接着へと簡単な
方法で接着形態を変えることができ、チップ全体の接着
強度が向上する。なおＴｉ−Ｃｕ合金層５の厚さは５０
０Ａ程度とするのがよい。
友施月↓
第２図はショットキバリアダイオードの部分的断面図を
示したものであシ１本発明の方法が適用されるのは、実
施例１では金属同志の接着であったのに対し、実施例２
は金属と半導体および金属と絶縁膜との接着の場合であ
る。第２図に示したようにショットキバリアダイオード
ではＳｉ基板戴のＳｉＯ２表面保護膜１０に開口された
コンタクトホール部１１に設けられるＭｏのバリアメタ
ル１２は表面保護膜１０を一部覆うようにオーバーオキ
サイド部を形成する。このと創めバリアメタル１２が接
着するのはＳｉ基板９とＳｉＯ□表面保護膜１０であっ
てこれらの接着はいずれも通常は界面接着となるために
。
示したものであシ１本発明の方法が適用されるのは、実
施例１では金属同志の接着であったのに対し、実施例２
は金属と半導体および金属と絶縁膜との接着の場合であ
る。第２図に示したようにショットキバリアダイオード
ではＳｉ基板戴のＳｉＯ２表面保護膜１０に開口された
コンタクトホール部１１に設けられるＭｏのバリアメタ
ル１２は表面保護膜１０を一部覆うようにオーバーオキ
サイド部を形成する。このと創めバリアメタル１２が接
着するのはＳｉ基板９とＳｉＯ□表面保護膜１０であっ
てこれらの接着はいずれも通常は界面接着となるために
。
接着強度が弱く、これらを相互拡散接着させて接着強度
を高めるには第２図のように、コンタクトホール部１１
およびＳｉＯ２膜１０の一部に対して接するＭＯバリア
メタル１２とそれらの間にＭｏ−８ｉの化合物層１３を
介在させる。このＭｏ−Ｓｉ化合物層１３の形成は実施
例１の場合と同様に５ｏｏＡ程度の厚さに蒸着などによ
）行なう。この場合、基板９と表面保護膜１０の両者に
接着するバリアメタル１２に対してＭｏ−Ｓｉ化合物層
１３のただ一つの介在層を設けることＫよシ、バリアメ
タル１２が異なる相手との接着強度を高めることができ
るという特徴をもっている。
を高めるには第２図のように、コンタクトホール部１１
およびＳｉＯ２膜１０の一部に対して接するＭＯバリア
メタル１２とそれらの間にＭｏ−８ｉの化合物層１３を
介在させる。このＭｏ−Ｓｉ化合物層１３の形成は実施
例１の場合と同様に５ｏｏＡ程度の厚さに蒸着などによ
）行なう。この場合、基板９と表面保護膜１０の両者に
接着するバリアメタル１２に対してＭｏ−Ｓｉ化合物層
１３のただ一つの介在層を設けることＫよシ、バリアメ
タル１２が異なる相手との接着強度を高めることができ
るという特徴をもっている。
秀施例３
次に上記二つの実施例とは異なり、絶縁膜同志を接着す
る場合の例をあげる。半導体素子には通常表面保護膜と
してＳｉＯ２膜が多用されるが、なお完全を期すために
その上にさらに５ｉ３Ｎ４膜を設けて二層積層表面保護
膜を形成することもしばしばある。第３図はこのような
半導体素子の一部を示した断面図であｐ、Ｓｉ基板１４
に被着された８ １０２表面保設膜１５の上にＳｉ３Ｎ
４表面保護膜１６が設けられるが。
る場合の例をあげる。半導体素子には通常表面保護膜と
してＳｉＯ２膜が多用されるが、なお完全を期すために
その上にさらに５ｉ３Ｎ４膜を設けて二層積層表面保護
膜を形成することもしばしばある。第３図はこのような
半導体素子の一部を示した断面図であｐ、Ｓｉ基板１４
に被着された８ １０２表面保設膜１５の上にＳｉ３Ｎ
４表面保護膜１６が設けられるが。
このままでは酸化物と窒化物の接着であるからかなり高
温にしなければ接着せずこれは半導体素子にとって好ま
しいことではない。したがって例えばＣＶＤ法によシ、
５ｉｎ２膜１５を被着しながら、 ＮＨ，を用いて連
続的に０２成分が漸減し、Ｎ２成分が晰増するようにし
て最終的にＳｉ３Ｎ４膜１６が形成されるようにすると
、第３図のごとく二つの表面保護膜１５゜１６の間に組
成割合が緩かに移行する５ｒａＮｙ０４１７が介在され
ることくなり１強固に接着された二層表面保眼膜を２０
０〜３００℃という低温で得ることができる。
温にしなければ接着せずこれは半導体素子にとって好ま
しいことではない。したがって例えばＣＶＤ法によシ、
５ｉｎ２膜１５を被着しながら、 ＮＨ，を用いて連
続的に０２成分が漸減し、Ｎ２成分が晰増するようにし
て最終的にＳｉ３Ｎ４膜１６が形成されるようにすると
、第３図のごとく二つの表面保護膜１５゜１６の間に組
成割合が緩かに移行する５ｒａＮｙ０４１７が介在され
ることくなり１強固に接着された二層表面保眼膜を２０
０〜３００℃という低温で得ることができる。
このような多層絶縁膜を例えばＭＯ８ＩＣなどのフィー
ルド部に用いるときは、従来絶縁膜の界面における組成
の不連続性に起因してその界面に電荷が蓄積することに
より？ｖｌＯ８ＩＣの表面の電流リーク現象を生ずると
いう問題も接着性の改善とともに解決されるという利点
がある。
ルド部に用いるときは、従来絶縁膜の界面における組成
の不連続性に起因してその界面に電荷が蓄積することに
より？ｖｌＯ８ＩＣの表面の電流リーク現象を生ずると
いう問題も接着性の改善とともに解決されるという利点
がある。
以上のよう釦金属薄膜同志、金属−酸化膜２組成の異な
る非金属薄膜などを積層接着するとき。
る非金属薄膜などを積層接着するとき。
これらの薄膜間に介在される金属または非金属化合物層
は、積層薄膜自体に比べてエツチングしにくく、その厚
さを０．１μｍ以上にすると後工程のフォトエツチング
速度が遅くなシ、過度のサイドエッチ量やエツチング形
状のばらつきを生ずるので。
は、積層薄膜自体に比べてエツチングしにくく、その厚
さを０．１μｍ以上にすると後工程のフォトエツチング
速度が遅くなシ、過度のサイドエッチ量やエツチング形
状のばらつきを生ずるので。
０．１μｍ以下に抑えなければならない。適当な範囲は
０．０５〜０．１μｍである。
０．０５〜０．１μｍである。
半導体素子に電極、配線または絶縁膜などの薄膜を２層
以上に積層して設ける際に１例えば金属−金属、金属−
半導体、金バー絶縁膜、絶縁膜−絶縁膜などの組合わせ
による接着界面を強固に接着するために、実施例で述べ
たように、薄膜の組合わせの種類に拘らず、接着すべき
それぞれの薄膜に含まれる構成元素からなる化合物の薄
膜が接着界面に介在するように第１の薄膜上に化合物薄
膜を形成し、その上に第２の薄膜を被着するよ、うにし
たので、本発明によれば、とくに高温処理することなく
、化合物が第１．第２の薄膜の互いに拡散するのを容易
にさせ、拡散接着を形成することによ）、高い接着強度
が得られるものである。
以上に積層して設ける際に１例えば金属−金属、金属−
半導体、金バー絶縁膜、絶縁膜−絶縁膜などの組合わせ
による接着界面を強固に接着するために、実施例で述べ
たように、薄膜の組合わせの種類に拘らず、接着すべき
それぞれの薄膜に含まれる構成元素からなる化合物の薄
膜が接着界面に介在するように第１の薄膜上に化合物薄
膜を形成し、その上に第２の薄膜を被着するよ、うにし
たので、本発明によれば、とくに高温処理することなく
、化合物が第１．第２の薄膜の互いに拡散するのを容易
にさせ、拡散接着を形成することによ）、高い接着強度
が得られるものである。
第１図は本発明の適用されるフリップチップのｘｉ構造
を示す断面図、第２図は同じくショットキバリアダイオ
ードの部分的断面図、第３図は同じく二層絶縁膜構造を
有する半導体素子の部分的断面図である。 １．９．１４・・・Ｓｉ基板、２・・・ＡＩ！、３，１
０．１５・・・５ｉｎ２． ４−−・Ｔｉ、５−Ｃｕ−
Ｔｉ化合物、１２−Ｍｏ、 １３−・Ｍｏ−８ｉ化合物
、１６・・・Ｓｉ３Ｎい１７・・・５ｉ−ＮｙＯ工化金
化合物１図 第２図
を示す断面図、第２図は同じくショットキバリアダイオ
ードの部分的断面図、第３図は同じく二層絶縁膜構造を
有する半導体素子の部分的断面図である。 １．９．１４・・・Ｓｉ基板、２・・・ＡＩ！、３，１
０．１５・・・５ｉｎ２． ４−−・Ｔｉ、５−Ｃｕ−
Ｔｉ化合物、１２−Ｍｏ、 １３−・Ｍｏ−８ｉ化合物
、１６・・・Ｓｉ３Ｎい１７・・・５ｉ−ＮｙＯ工化金
化合物１図 第２図
Claims (1)
- 【特許請求の範囲】 １）半導体基板の所定の領域に導電性、半導電性もしく
は絶縁性を有する薄膜をそれぞれもしくは相互に積層接
着するに当り、接着すべき二つの薄膜の双方の構成元素
を含む化合物膜を前記二つの薄膜間に介在するように設
けることを特徴とする薄膜の積層接着方法。 ２）特許請求の範囲第１項記載の方法において、化合物
膜の厚さを０．０５〜０．１μｍとすることを特徴とす
る薄膜の積層接着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233452A JPS61111580A (ja) | 1984-11-06 | 1984-11-06 | 薄膜の積層接着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233452A JPS61111580A (ja) | 1984-11-06 | 1984-11-06 | 薄膜の積層接着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111580A true JPS61111580A (ja) | 1986-05-29 |
Family
ID=16955258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233452A Pending JPS61111580A (ja) | 1984-11-06 | 1984-11-06 | 薄膜の積層接着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111580A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD921367S1 (en) | 2018-12-14 | 2021-06-08 | The Sherwin-Williams Company | Mini roller |
| USD935786S1 (en) | 2018-12-14 | 2021-11-16 | The Sherwin-Williams Company | Roller end cap |
| USD953749S1 (en) | 2020-03-20 | 2022-06-07 | Swimc Llc | Bent frame paint roller assembly |
-
1984
- 1984-11-06 JP JP59233452A patent/JPS61111580A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD921367S1 (en) | 2018-12-14 | 2021-06-08 | The Sherwin-Williams Company | Mini roller |
| USD935786S1 (en) | 2018-12-14 | 2021-11-16 | The Sherwin-Williams Company | Roller end cap |
| USD974047S1 (en) | 2018-12-14 | 2023-01-03 | The Sherwin-Williams Company | Mini roller |
| USD994349S1 (en) | 2018-12-14 | 2023-08-08 | The Sherwin-Williams Company | Roller end cap |
| USD953749S1 (en) | 2020-03-20 | 2022-06-07 | Swimc Llc | Bent frame paint roller assembly |
| USD985279S1 (en) | 2020-03-20 | 2023-05-09 | Swimc Llc | Roller shield device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| JPS61111580A (ja) | 薄膜の積層接着方法 | |
| JPH07153716A (ja) | 半導体装置およびその製造方法 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JPH08139090A (ja) | 半導体集積回路装置 | |
| JPH11121458A (ja) | 半導体装置 | |
| JP4000877B2 (ja) | チップ型半導体素子とその製造方法 | |
| JPS60193337A (ja) | 半導体装置の製造方法 | |
| JPS60192351A (ja) | 半導体装置の製造方法 | |
| JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
| JPH0472764A (ja) | 半導体装置の裏面電極 | |
| JP3937860B2 (ja) | チップ型半導体素子およびその製造方法 | |
| JPH07106332A (ja) | 半導体装置およびその製造方法 | |
| JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60218858A (ja) | 半導体装置 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPH05343401A (ja) | 半導体装置 | |
| JP2623610B2 (ja) | ジョセフソン接合素子 | |
| JPS5833833A (ja) | 半導体装置の電極形成法 | |
| JPH0524672B2 (ja) | ||
| JPS63177553A (ja) | 半導体装置 | |
| JPH023930A (ja) | 半導体装置における多層電極の製造方法 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JP2742686B2 (ja) | 半導体装置 | |
| JPH04264730A (ja) | 半導体装置の製造方法 |