JPS5833833A - 半導体装置の電極形成法 - Google Patents

半導体装置の電極形成法

Info

Publication number
JPS5833833A
JPS5833833A JP13148681A JP13148681A JPS5833833A JP S5833833 A JPS5833833 A JP S5833833A JP 13148681 A JP13148681 A JP 13148681A JP 13148681 A JP13148681 A JP 13148681A JP S5833833 A JPS5833833 A JP S5833833A
Authority
JP
Japan
Prior art keywords
layer
metal
oxide film
silicon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13148681A
Other languages
English (en)
Inventor
Mitsuhiro Yamada
山田 光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP13148681A priority Critical patent/JPS5833833A/ja
Publication of JPS5833833A publication Critical patent/JPS5833833A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発−は半導体上への金属の蒸着に関するものであっ
て41に酸化膜との接着強度の弱い金属の蒸着に適する
pt(白金)とSi(シリコン)半導体との合金(白金
シリサイド)によって形成させるシ曹ットキーバリアダ
イオードを含む半導体集積回路(IC)の配線の形成に
あたりては配線の主体となるAJ(アルミニウム)のシ
曹ソトキーバリア領域の半導体基体への拡散の防止を考
慮に入れる必要があるうこのため酸化膜(Sin、)を
一部で覆った基体表面にあらかじめバリアーメタルとし
てMo(モリブデン)又はT 1−W(チタン・タング
ステン)を蒸着し、その後AJを蒸着するが、MOJP
71等のバリアメタルは酸化膜との接着性がわるいため
、AJが二層配線構造の場合、一層目の配線における接
着強度の不足は問題にならないが、一層配線構造では十
分に保護膜によって覆われていないボンディングバット
部分がはがれを生じ易いことが欠点とし【指摘されてい
た。
このための対策として蒸着した酸化膜との接着強度の弱
い金属(MO−?T1)を部分的にエツチングした後保
護膜を形成し、保暖膜と酸化膜との接着力を用いて金属
のはがれを防ぐようKしていた。
しかし上記した対策によりても酸化膜との接着強度の弱
い金属を保−膜で十分に覆えない場合、!111にポン
ディングパッドに用いた場合は保護WXKよる接着力が
不足しはがれが生じ易いという欠点をさけられなかりた
本発明は上記した点kかんがみてなされたものでありて
、その目的とするところは酸化膜との接着強度が弱い金
属に、保−膜のない場合でも十分な接着強度を与える電
極形成技術の提供にある。
本l!嘴の構成を篩単にいうと、牛導体上に蒸着したポ
リシリコンと、その上に蒸着した金属とでシダサイドを
形成させることであって、シリサイドと酸化瞑り接着強
度が強いため、はがれが生じないようにするものである
白金シリサイドによって形成させるシ冒ットキーバリア
ーダイオードを含むICの配線のためのAJとバリアー
メタルのMoの蒸着を行うため次のようにする。
#I1図〜第3図において、7はICの基体となる81
層、1はシ冒ットキーバリアをつくるPt−8i(白金
シリサイド)層、2は選択的に表面に形成した酸化膜(
sio、)である。
まず白金シリサイド(1)、酸化膜(2)上にポリシリ
コン(3)を蒸着する(第1図)。このポリシリコン(
3)上にM o (4)とA J (51を連続蒸着す
る(第2図)。
その後約400Cの熱処理でポリシリコン(3)とM。
(4)の間でシリサイド(5)を形成させる(第3図)
これによりポリシリコンとMOの相互拡散によるMo8
i、を形成し、酸化膜とMo8i、の接着強度が強いた
め、配線層の接着強度が増加する。
上記例の他に酸化膜上に、酸化膜との接着強度が弱く、
シリサイドを形成することが可能な全ての(例えばT 
l −W等)蒸着に用いることが出来る。
以上実施例で述べた本発明の蒸着法によれば、酸化膜と
の接着強度が弱い金属を十分な接着強度で酸化膜上K1
8着が可能となり前記目的を達成できる。
【図面の簡単な説明】
図面は本発明を例示するものであって、−第1図〜第3
図蒸着工鵬を順次示す断面図である。 (1)・・・白金シリサイド、(2)・・・酸化膜、(
3) ・・・ポリシリコ/、(4)−M o 、(5)
−A J、(6)−MoSi、 、(カ・・・シリコン
基板。 代理人 弁理士  薄 1)利 1

Claims (1)

  1. 【特許請求の範囲】 111画の一部に半導体酸化膜な有する半導体基板上に
    上記半導体酸化膜と接着性のわるい第1の金属を介して
    第2の金属を形成するKあたって、初めに多結晶半導体
    を蒸着し、この上に第1の金属を形成して多結晶と第1
    の金属との合金をつくる熱lI&11を施すことを41
    黴とする半導体装置の電極形成法。 λ 上記第1の金属は第2の金属の半導体基板への拡散
    を防ぐためのバリアメタルである特許請求の範囲第1項
    に記載の半導体装置の電極形成法。 3、上記半導体基板の金属形成面にはあらかじめシ冒ッ
    トキーパリアをつくる金属半導体合金層を形威し【ある
    特許請求の範囲第1項又は第2項に記載の半導体装置の
    電極形成法。
JP13148681A 1981-08-24 1981-08-24 半導体装置の電極形成法 Pending JPS5833833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13148681A JPS5833833A (ja) 1981-08-24 1981-08-24 半導体装置の電極形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13148681A JPS5833833A (ja) 1981-08-24 1981-08-24 半導体装置の電極形成法

Publications (1)

Publication Number Publication Date
JPS5833833A true JPS5833833A (ja) 1983-02-28

Family

ID=15059104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13148681A Pending JPS5833833A (ja) 1981-08-24 1981-08-24 半導体装置の電極形成法

Country Status (1)

Country Link
JP (1) JPS5833833A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194362A (ja) * 1984-03-15 1985-10-02 Satake Eng Co Ltd 穀粒の細粒混入率測定装置
JPS62500343A (ja) * 1984-10-05 1987-02-05 アナログ デバイセス インコ−ポレ−テツド 低漏洩接合型電界効果トランジスタ
JPS62160745A (ja) * 1986-01-09 1987-07-16 Fuji Electric Co Ltd 半導体装置
JPH01259557A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194362A (ja) * 1984-03-15 1985-10-02 Satake Eng Co Ltd 穀粒の細粒混入率測定装置
JPS62500343A (ja) * 1984-10-05 1987-02-05 アナログ デバイセス インコ−ポレ−テツド 低漏洩接合型電界効果トランジスタ
JPS62160745A (ja) * 1986-01-09 1987-07-16 Fuji Electric Co Ltd 半導体装置
JPH01259557A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2000501882A (ja) 改善されたエレクトロマイグレーション信頼性を伴う集積回路用金属相互接続構造体
JPS5833833A (ja) 半導体装置の電極形成法
US3465211A (en) Multilayer contact system for semiconductors
JP2848694B2 (ja) 半導体装置
JP3194793B2 (ja) 半導体装置の製造方法
JPS60193337A (ja) 半導体装置の製造方法
JP3168400B2 (ja) 半導体装置および半導体装置の製造方法
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
JPH10135150A (ja) ワークピースの処理方法
JPS6262056B2 (ja)
JPH01268150A (ja) 半導体装置
JPH02186634A (ja) 集積回路装置の製造方法
JPH02140955A (ja) 半導体装置
JP2945010B2 (ja) 半導体装置
JP2764934B2 (ja) 半導体装置
JPH0472733A (ja) 半導体装置の製造方法
JPH01233739A (ja) 半導体装置の製造方法
JPS62165345A (ja) 半導体装置の電極配線形成方法
JPS5965476A (ja) 半導体装置
JPH08124877A (ja) 半導体集積回路の製造方法
JPS5918632A (ja) 半導体装置の電極形成方法
JPS5848459A (ja) 半導体装置
JP2764933B2 (ja) 半導体装置及びその製造方法
JPH04250627A (ja) 半導体装置及びその製造方法
JPS6058621A (ja) 化合物半導体素子の電極の製造方法