JPS62165345A - 半導体装置の電極配線形成方法 - Google Patents
半導体装置の電極配線形成方法Info
- Publication number
- JPS62165345A JPS62165345A JP706886A JP706886A JPS62165345A JP S62165345 A JPS62165345 A JP S62165345A JP 706886 A JP706886 A JP 706886A JP 706886 A JP706886 A JP 706886A JP S62165345 A JPS62165345 A JP S62165345A
- Authority
- JP
- Japan
- Prior art keywords
- wiring metal
- film
- contact hole
- polycrystalline silicon
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は多層配線や多層電極構造をもつ半導体装置のコ
ンタクトホール部における電極配線方法に関する。
ンタクトホール部における電極配線方法に関する。
半導体装置の多層配線や多j−電極の[極配線のコンタ
クトをとるのに、通常所定領域の表面保護膜や1−聞納
縁膜を開孔した後、そのまま配線金属や電極金属を形成
するという方法が行なわれている。
クトをとるのに、通常所定領域の表面保護膜や1−聞納
縁膜を開孔した後、そのまま配線金属や電極金属を形成
するという方法が行なわれている。
第3図fa)〜(elは一例として半導体装置の配線間
のコンタクトをとる際の工程図を示したものであり、シ
11コン基根1の表面を被覆しブこフィールド酸化膜2
の上にAe−8iの第1層配線金属3を設け(a)、第
1J憤配線金属3の上に1−聞納縁膜4を形成しくb)
、次に層間絶縁膜4を開孔してコンタクトホール5を設
け、続いて表面にABの第2ノー配線金属6を被覆しく
山、その上に表面保護膜7を形成する。
のコンタクトをとる際の工程図を示したものであり、シ
11コン基根1の表面を被覆しブこフィールド酸化膜2
の上にAe−8iの第1層配線金属3を設け(a)、第
1J憤配線金属3の上に1−聞納縁膜4を形成しくb)
、次に層間絶縁膜4を開孔してコンタクトホール5を設
け、続いて表面にABの第2ノー配線金属6を被覆しく
山、その上に表面保護膜7を形成する。
しかしながら、以上のようにして配線を行なったトキ、
コンタクトホールな構成する各種組成の絶縁膜や配線金
属に対して、必ずしも密着性が十分でなく、この半導体
装置の製造プロセスの進行とともに発生する熱応力など
によって配線金属が剥離するなど、コンタクト不良を起
こすことがあった。このようなコンタクト不良はコンタ
クトホールが小さくなればなるほど発生しやすくなる。
コンタクトホールな構成する各種組成の絶縁膜や配線金
属に対して、必ずしも密着性が十分でなく、この半導体
装置の製造プロセスの進行とともに発生する熱応力など
によって配線金属が剥離するなど、コンタクト不良を起
こすことがあった。このようなコンタクト不良はコンタ
クトホールが小さくなればなるほど発生しやすくなる。
本発明の目的は上述の欠点を除去し、いかなる組成の絶
縁膜や配線金属相互間に対しても十分に良好な密着性が
得られ、コンタクト部を形成した後の熱履歴などの過程
を経ても剥離などのコンタクト不良を生ずることのない
電極配線の形成方法を提供することにある。
縁膜や配線金属相互間に対しても十分に良好な密着性が
得られ、コンタクト部を形成した後の熱履歴などの過程
を経ても剥離などのコンタクト不良を生ずることのない
電極配線の形成方法を提供することにある。
本発明はコンタクトホールを開孔した後、電極配線金属
を形成する前にコンタクトホールな含む表面に真空蒸着
、化学気相成長もしくはスノくツタなどの気相成長法を
用いて、C,Si、(jeのうちのいずれかまたはそれ
らからなる極薄膜を形成することにより、コンタクト金
属に対して(まC,Si。
を形成する前にコンタクトホールな含む表面に真空蒸着
、化学気相成長もしくはスノくツタなどの気相成長法を
用いて、C,Si、(jeのうちのいずれかまたはそれ
らからなる極薄膜を形成することにより、コンタクト金
属に対して(まC,Si。
Geとの相互拡散に基づく金属結合、絶縁膜に対しては
共有結合となるようにし、それぞれ密着性を高めたもの
である。
共有結合となるようにし、それぞれ密着性を高めたもの
である。
以下本発明を実施例に基づき説明する。
第1図(al〜(diは本発明による電極配線の形成過
程を示した図であり、第3図と共通部分は同一符号を用
いである。本発明は第1図(alは第3図(clに相当
するが以後の工程が第3図と異なる。すなわち、第1図
では層間絶縁膜4を開孔してコンタクトホール5を設け
た後(a)、そのまま配線金属を形成するのではなく、
コンタクトホール5v含む表面に、気相成長法により、
厚さ0.05μmのポリシリコン膜8を被覆しくbl、
Lかる後に第3図(diに示した過程に相当する第2層
配線金属6を形成しくcl、さらに第3図telに相当
する表面保護膜7を設ける。
程を示した図であり、第3図と共通部分は同一符号を用
いである。本発明は第1図(alは第3図(clに相当
するが以後の工程が第3図と異なる。すなわち、第1図
では層間絶縁膜4を開孔してコンタクトホール5を設け
た後(a)、そのまま配線金属を形成するのではなく、
コンタクトホール5v含む表面に、気相成長法により、
厚さ0.05μmのポリシリコン膜8を被覆しくbl、
Lかる後に第3図(diに示した過程に相当する第2層
配線金属6を形成しくcl、さらに第3図telに相当
する表面保護膜7を設ける。
なお気相成長法により形成したポリシリコン膜8はコン
タクトホール5以外の部分を選択除去してもよく、除去
しない場合もm1層配線金属3.第2層配線金属6およ
び絶縁膜4とは容易に相互拡散するから単独層として通
寛慎能を持続することはない。ただしくcl 、 !d
i図に、は説明の便宜上ポリシリコン膜8をそのまま図
示してある。ポリシリコン膜8の厚さは0.1μm以下
とするのがよい。
タクトホール5以外の部分を選択除去してもよく、除去
しない場合もm1層配線金属3.第2層配線金属6およ
び絶縁膜4とは容易に相互拡散するから単独層として通
寛慎能を持続することはない。ただしくcl 、 !d
i図に、は説明の便宜上ポリシリコン膜8をそのまま図
示してある。ポリシリコン膜8の厚さは0.1μm以下
とするのがよい。
また以上の過程を通してlblで形成するポリシリコン
膜の代りにCまたは(3eを用いることもできる。さら
にC,Sl、Geのうちの2種または3種からなる膜と
しても同様の効果が得られる。
膜の代りにCまたは(3eを用いることもできる。さら
にC,Sl、Geのうちの2種または3種からなる膜と
しても同様の効果が得られる。
このように電極配線金属を形成する前に気相成長法によ
り表面を被覆したC、Si、Gまたはこれらを複合した
極薄膜は単結晶に比べて多孔質で活性であるから、比較
的低温で配線金属と相互拡散しやすく、絶縁膜に対して
も共有結合となりやすい。したがってコンタクト金属間
には金属結合。
り表面を被覆したC、Si、Gまたはこれらを複合した
極薄膜は単結晶に比べて多孔質で活性であるから、比較
的低温で配線金属と相互拡散しやすく、絶縁膜に対して
も共有結合となりやすい。したがってコンタクト金属間
には金属結合。
絶縁膜には共有結合に基づく良好な密着性が得られる。
どの点分子間または原子間における相互作用、すなわち
静電作用やVander Waa4s力に基づく密着性
のみに依存した従来のコンタクト形成方法よりも本発明
の方が電気的、物理的に安定度が高く大きな改善となっ
ている。
静電作用やVander Waa4s力に基づく密着性
のみに依存した従来のコンタクト形成方法よりも本発明
の方が電気的、物理的に安定度が高く大きな改善となっ
ている。
(F、)
次に第2図は本発明の異なる実施例として電界効果トラ
ンジスタの断面図を示したものであり、ソース、ドレイ
ン領域と配線金属とのコンタクトを形成した場合である
。第2図において、laはシリコン基板、2aはフィー
ルド酸化膜であって、まずポリシリコンゲート9とフィ
ード酸化膜2aをマスクとして不純物拡散を行なってソ
ース10゜ドレイン11の各領域を形成して、必要に応
じて表面保護膜を気相成長させた後、ソース】0.ドレ
イン11の各領域上にコンタクトホールな開孔し、次い
で気相成長法により表面にポリシリコン膜8aを被模し
、その上にA4−81配線金属3aを形成したものであ
る。第2図が第1図と異なる点はコンタクトの一方が金
属ではなくて、ソース10およびドレイン11領域の単
結晶シリコンとなっていることであるが、この場合も前
述したのと同様な密着性の良好なコンタクトがとれるこ
とは明らかである。またポリシリコン膜8Mの代りにC
やGe単独またはC,Si、Geの組み合わせによる膜
を用いてもよいことも第1図の場合と同様である。
ンジスタの断面図を示したものであり、ソース、ドレイ
ン領域と配線金属とのコンタクトを形成した場合である
。第2図において、laはシリコン基板、2aはフィー
ルド酸化膜であって、まずポリシリコンゲート9とフィ
ード酸化膜2aをマスクとして不純物拡散を行なってソ
ース10゜ドレイン11の各領域を形成して、必要に応
じて表面保護膜を気相成長させた後、ソース】0.ドレ
イン11の各領域上にコンタクトホールな開孔し、次い
で気相成長法により表面にポリシリコン膜8aを被模し
、その上にA4−81配線金属3aを形成したものであ
る。第2図が第1図と異なる点はコンタクトの一方が金
属ではなくて、ソース10およびドレイン11領域の単
結晶シリコンとなっていることであるが、この場合も前
述したのと同様な密着性の良好なコンタクトがとれるこ
とは明らかである。またポリシリコン膜8Mの代りにC
やGe単独またはC,Si、Geの組み合わせによる膜
を用いてもよいことも第1図の場合と同様である。
半導体集積回路など半導体装置の主表面に設けられた所
定領域の表面保鰻膜やl−聞納縁膜を開口して電極へ己
線のコンタクトをとる際に、従来コンタクトホールな含
む表面にそのまま配線金属を形成していたので、密着性
が悪く、その後の製造プロセスにおける熱応力の影響を
受けて配線金属が剥離しやすいなどの問題があったのに
対し、本発明では実施例で述べたように、コンタクトホ
ールな設けた後、C,Si、Geを単独またはこれらの
複合による極薄膜をコンタクト部と配線金属との間に介
在されるように表面に被覆した後、配線金属を形成した
ためIこ、これら極薄膜が金属に対してはよく相互拡散
して金属結合となり、絶縁膜に対しては共有結合を生じ
、いずれも強固な接合状態となるので、絶縁膜や配線金
属などコンタクトホールな構成する材料間に良好な密着
性が得られ、その結果熱応力にも十分耐えることができ
、コンタクトホール部における配線金属の剥離などの欠
点が見られなくなった。
定領域の表面保鰻膜やl−聞納縁膜を開口して電極へ己
線のコンタクトをとる際に、従来コンタクトホールな含
む表面にそのまま配線金属を形成していたので、密着性
が悪く、その後の製造プロセスにおける熱応力の影響を
受けて配線金属が剥離しやすいなどの問題があったのに
対し、本発明では実施例で述べたように、コンタクトホ
ールな設けた後、C,Si、Geを単独またはこれらの
複合による極薄膜をコンタクト部と配線金属との間に介
在されるように表面に被覆した後、配線金属を形成した
ためIこ、これら極薄膜が金属に対してはよく相互拡散
して金属結合となり、絶縁膜に対しては共有結合を生じ
、いずれも強固な接合状態となるので、絶縁膜や配線金
属などコンタクトホールな構成する材料間に良好な密着
性が得られ、その結果熱応力にも十分耐えることができ
、コンタクトホール部における配線金属の剥離などの欠
点が見られなくなった。
第1図は本発明による電極配線方法の工程図。
第2図は本発明の方法を用いた電界効果トランジスタの
断面図、第3図は従来の電極配線方法の工程図である。 1、la・・・シリコン基板% 2,2a・・・フィ
ールド酸化膜、3・・・第1層配線金属、3a・・・配
線金属、4・・・層間絶縁膜、5・・・コンタク1−ホ
ール、6・・・第2層配線金属、7・・・表面保瞳膜、
8,8a・・・ポリシリコン膜、9・・・ポリシリコン
ゲート、10・・・ソース第1図 第2図 (α) (d) (e)
断面図、第3図は従来の電極配線方法の工程図である。 1、la・・・シリコン基板% 2,2a・・・フィ
ールド酸化膜、3・・・第1層配線金属、3a・・・配
線金属、4・・・層間絶縁膜、5・・・コンタク1−ホ
ール、6・・・第2層配線金属、7・・・表面保瞳膜、
8,8a・・・ポリシリコン膜、9・・・ポリシリコン
ゲート、10・・・ソース第1図 第2図 (α) (d) (e)
Claims (1)
- 【特許請求の範囲】 1)半導体基板の主表面に設けた所定領域の表面保護膜
もしくは層間絶縁膜を開孔してコンタクトホールとし、
該コンタクトホールを含む表面に配線金属を形成して電
極配線のコンタクトをとるに当り、前記コンタクトホー
ルを含む表面に配線金属、表面保護膜もしくは層間絶縁
膜と強固に結合する極薄膜を被覆し、しかる後に配線金
属を形成することを特徴とする半導体装置の電極配線形
成方法。 2)特許請求の範囲第1項記載の方法において、極薄膜
はC、Si、Geの単独もしくは複合膜とすることを特
徴とする半導体装置の電極配線形成方法。 3)特許請求の範囲第1項または第2項記載の方法にお
いて、極薄膜の厚さを0.1μm以下とする半導体装置
の電極配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP706886A JPS62165345A (ja) | 1986-01-16 | 1986-01-16 | 半導体装置の電極配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP706886A JPS62165345A (ja) | 1986-01-16 | 1986-01-16 | 半導体装置の電極配線形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62165345A true JPS62165345A (ja) | 1987-07-21 |
Family
ID=11655758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP706886A Pending JPS62165345A (ja) | 1986-01-16 | 1986-01-16 | 半導体装置の電極配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62165345A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2568537A (en) * | 2017-11-20 | 2019-05-22 | Ahmed Abubaker Kiari Mohamed | Support for a structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57102049A (en) * | 1980-12-17 | 1982-06-24 | Fujitsu Ltd | Formation of multilayer wiring |
JPS57162449A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Formation of multilayer wiring |
JPS57202758A (en) * | 1981-06-09 | 1982-12-11 | Nec Corp | Semiconductor device |
-
1986
- 1986-01-16 JP JP706886A patent/JPS62165345A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57102049A (en) * | 1980-12-17 | 1982-06-24 | Fujitsu Ltd | Formation of multilayer wiring |
JPS57162449A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Formation of multilayer wiring |
JPS57202758A (en) * | 1981-06-09 | 1982-12-11 | Nec Corp | Semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2568537A (en) * | 2017-11-20 | 2019-05-22 | Ahmed Abubaker Kiari Mohamed | Support for a structure |
GB2568537B (en) * | 2017-11-20 | 2020-07-29 | Ahmed Abubaker Kiari Mohamed | Support for a structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63301548A (ja) | 半導体装置の製造方法 | |
JP3240725B2 (ja) | 配線構造とその製法 | |
JPS62165345A (ja) | 半導体装置の電極配線形成方法 | |
JPH04199628A (ja) | 半導体装置の製造方法 | |
JPH0629294A (ja) | 半導体装置の製造方法 | |
JPH01268150A (ja) | 半導体装置 | |
JPS5833833A (ja) | 半導体装置の電極形成法 | |
JPS6218060A (ja) | 半導体装置 | |
JP2603623B2 (ja) | 三次元半導体集積回路の製造方法 | |
JPH02260535A (ja) | 半導体装置の製造方法 | |
JPS6097628A (ja) | 半導体装置の製造方法 | |
JPS62235775A (ja) | 半導体装置およびその製造方法 | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
JPS612360A (ja) | 半導体装置の製造方法 | |
JPH02140955A (ja) | 半導体装置 | |
JPH0462925A (ja) | 半導体装置 | |
JPH08124877A (ja) | 半導体集積回路の製造方法 | |
JPH03112151A (ja) | 能動層積層素子 | |
JPS60142544A (ja) | 半導体装置の製造方法 | |
JPH01227456A (ja) | 半導体装置 | |
JPH03214735A (ja) | 半導体装置の製造方法 | |
JPS62115776A (ja) | 半導体装置の製造方法 | |
JPS59189657A (ja) | 半導体装置の製造方法 | |
JPS61287265A (ja) | 半導体装置の製造方法 | |
JPS58116753A (ja) | 半導体装置 |