JPS612360A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS612360A
JPS612360A JP12171384A JP12171384A JPS612360A JP S612360 A JPS612360 A JP S612360A JP 12171384 A JP12171384 A JP 12171384A JP 12171384 A JP12171384 A JP 12171384A JP S612360 A JPS612360 A JP S612360A
Authority
JP
Japan
Prior art keywords
layer
film
electrode
wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12171384A
Other languages
English (en)
Other versions
JPH0658896B2 (ja
Inventor
Masaru Miyazaki
勝 宮崎
Saburo Adaka
阿高 三郎
Mitsuhiro Mori
森 光廣
Masayoshi Kobayashi
正義 小林
Takahiro Kobashi
小橋 隆裕
Yoshinori Imamura
今村 慶憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59121713A priority Critical patent/JPH0658896B2/ja
Publication of JPS612360A publication Critical patent/JPS612360A/ja
Publication of JPH0658896B2 publication Critical patent/JPH0658896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置および集積回路の電極で特に配線を
必要とする電極構造に関するものである。
〔発明の背景〕
半導体装置および集積回路は第1図の装置断面図で示す
ように、能動素子をもつ半導体基板結晶1上に電極金属
3があり、層間絶縁膜4および6と配線金属5,7が任
意のスルーホール14゜16を通して接続され、所要の
回路が構成されている。
G a A s半導体基板結晶を用いる集積回路では、
オーミック接触用電極などにAuを主体とした合金、例
えばAu、Ge−Au、Au−Zn、Au・Stなどの
共晶合金が用いられている。この電極の表面はAuもし
くはAuの合金であったため、層間絶縁膜との接着力が
弱い欠点があった。第2図は従来の構造断面図で、能動
素子をもつG a A s結晶10上にオーミック接触
用のAu−Ge合金層31とNi層32とAu層の多層
構造とから電極金属30が構成され、この上面にPSG
(リンドープガラス)膜40とコンタクト孔140が加
工された様子を示す。電極金属30の表面がAuの場合
はPSG膜との密着性が悪く、同図の如くコンタクト部
がはがれたり、寸法以上の孔が加工されてしまうことが
しばしば発生して、歩留りを低下させていた。
この様な不良は第1図に示した多層配線の構造における
配線金属5と層間絶縁膜6との間にも起り、特に大面積
の金属パターン上の絶縁膜部分に発生しやすい傾向を示
していた。Auとの密着性に不良はPSG膜に限らず、
S、i0z膜はSiN@などでも同様に密着性が悪く、
層間絶縁材にはもはや選択の余地がなかった。
Auを主体とした電極、例えばAR−8i。
Afi−Cuなどでは上述した密着性が不良となる欠点
はない反面、コンタクト孔を通して電極を接続する場合
に、Al表面の酸化層が原因と思われる導通不良や接触
抵抗増大の不良がみられていた。
〔発明の目的〕
本発明の目的は特にG a A s・ICで使われてい
るAu系電極の配線を再現性良く行なうための電極構造
を提供することにある。
〔発明の概要〕
本発明では、半導体装置および集積回路等の電極および
配線用金属と層間絶縁膜との密着性を高めるため、電極
の構成を次のように改良した。
Au系の配線用電極はG a A s・ICには不可欠
な材料であるので、この基本構成を保ったまま、電極の
表面にAuが露出しないようにした。つまり、本発明で
は、Auの表面に被着する金属として■Auと反応しに
くいもの、■酸化又は窒化するもの、■同一装置内で連
続被着できやすいもの、などの条件を満たす材料を選ん
で、従来の電極構造の最上段に被着したことを特徴とし
た構造の電極である。Auの表面に被着する材料として
は、Mo、W、T i 、Cr、N iなどの金属が好
ましく、上記金属層が少なくとも一眉分だけAuの表面
に形成された構造で、上記金属層の厚さは〜100mm
以下(最低でも5m+n)で本発明の効果が十分に発揮
できる。
上記の説明では電極用の基材としてAuのみを説明した
が、Auを10%重量比以上含有する金属にも適用出来
る。例えば、Au−Ge、Au・Zn、Au−8iなど
の共晶合金である。
更にAuに代えて、Al又は八Ωを10%重量比以上含
有する金属にも適用出来る。例えば、Afl・Si、A
l−Cu等である。
〔発明の実施例〕
以下、本発明の一実施例を第3図により説明する。G 
a A s結晶10上にオーミック接触用のAu・Ge
合金(Ge8%重量比)層31を約1100nの厚さに
蒸着し、つづいてNi層32を約50nI11の厚さ、
つづいてAu層33を約200nmの厚さ、つづいてM
O層34を約10nmの厚さに、同一装置内で連続蒸着
する。つづいて、G a A s結晶10を400℃で
熱処理して、オーミック接触を形成する。配線層の主導
電体30は上記31゜32.33層の重ね膜であり、上
記34のMo層は密着性改良のためのバインダである。
つづいて該半導体の表面にリン濃度5%のPSG膜40
を約700nmの厚さに被着する。被着温度は400℃
で常圧のCVD法により形成する。つづいて、ホトリソ
グラフィにより上記PSG膜の一部にコンタクト孔14
0を加工する。加工の方法はウェット処理(例えば弗酸
と水の混合液)又はドライ処理(例えばCF4とH2の
混合ガスでリアクティブイオンエツチング)による。上
記34のMo層によって、従来の膜ハガレや加工寸法の
不良事故が皆無になった。上記コンタクト孔140で露
出したM o 200はウェット処理では取れないがド
ライ処理のオーバエツチングで除去することができ、A
uの表面を出すことができる。
他の実施例を第4図により説明する。
G a A s半導体51上にオーミック接触をもった
電極55をリフトオフで形成する。電極55は第3図で
述べた如< A u系電極53上に10r+mの厚さで
M2B5が被着してあり、他のG a A s面上には
リフトオフスペーサとしての5i02膜52がある。第
3図の如<PSG膜56を700nm被着したあとコン
タクト孔61をあけ、第1層の配線用電極60を形成し
たまでの素子断面図を示す。
第1Mの配線用電極60はまずMo層57を1100n
、つづいてAu層58を1000nm、つづいてM。
層59を10層mを連続蒸着して形成された構成をとる
。上部のMo層59は第3図で述べた如く、本発明の趣
旨によるもので、続いて被着される層間絶縁膜との密着
性を改良するためのものである。
第1層の配線用電極60はホトレジストパターンを形成
後イオンミリングによって上部の薄いM。
層59とAu層58を加工し、下部のMo層57をCF
J系ガスのドライエッチで加工する。第4図では第2層
目の眉間絶縁膜及び第2層目の配線層を示してないが、
上述した如く、第1層の配線用電極60の表面に被着し
たMo層59によって第2層目の眉間絶縁膜に膜はがれ
がなくなった。
言うまでもなく、工程の最後となる配線金属の最上層部
にはバインダとしてのMo膜は不用である。
つぎに、Alを主体とした配線用金属での本発明による
一実施例を以下に説明する。半導体装置の断面図は第4
図を参照する。G a A s半導体51へのオーミッ
ク接触用金属55は第4図で述べたように、Au系電極
53の上面にM o 54を被着した同じ構造とし、第
1層の配線用電極60にAUを用いた例を述べる。Au
とAuは低温で反応しやすいため第1層の電極60の下
地金属57に約200nmの厚さのMOを被着し、つづ
いて約11000nのAl金属58、つづいて約10n
mのMO金属59を蒸着によって連続形成した構造であ
る。
このような電極構造60ではAlの表面が直接高温にさ
らされることがないので、前述したようにAl表面の酸
化と思われる不良が発生しなくなった。
実施例ではAu又はAl、上へ被着する金属としてM、
oの例を示したが、本発明の趣旨から容易に加工、形成
できる材質なら限定されものでなく、例えば、Ti、C
r、W、Niなどを利用できる。
上記した金属は単層であっても、多層であっても本発明
の趣旨からはずれるものでない。
〔発明の効果〕
以上、実施例で述べたように、本発明によれば接着力の
改善がはかれることによってAuを主体とした電極の配
線工程が高歩留りで達成できるようになった。
【図面の簡単な説明】
第1図は半導体装置および集積回路の配線構造の断面図
、第2図は従来の密着性不良を示すコンタクト孔の断面
図、第3図は本発明の一実施例によるコンタクト孔の断
面図、第4図は本発明の一実施例による配線構造の断面
図である。 10・・・半導体基板、30・・・電極金属、40・・
・PSG妃1図 1図z 図 第 3 図

Claims (1)

  1. 【特許請求の範囲】 1、Au層又はAuを含む金属層を有する電極を有する
    半導体装置において、上記Au層又はAuを含む金属層
    の表面に少なくともMo、W、Ti、Cr、Niの群か
    ら選ばれた少なくとも一者を有する金属層を単層以上に
    被着してなることを特徴とした半導体装置。 2、上記Au層又はAuを含む金属層をAlおよびAl
    を含む金属層に置換せしめて成ることを特徴とする特許
    請求の範囲第1項記載の半導体装置。
JP59121713A 1984-06-15 1984-06-15 半導体装置の製造方法 Expired - Fee Related JPH0658896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59121713A JPH0658896B2 (ja) 1984-06-15 1984-06-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59121713A JPH0658896B2 (ja) 1984-06-15 1984-06-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS612360A true JPS612360A (ja) 1986-01-08
JPH0658896B2 JPH0658896B2 (ja) 1994-08-03

Family

ID=14818034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59121713A Expired - Fee Related JPH0658896B2 (ja) 1984-06-15 1984-06-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0658896B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402936A2 (en) * 1989-06-16 1990-12-19 Sumitomo Electric Industries, Ltd. Electrode structure for III-V compound semiconductor element and method of manufacturing the same
US5179041A (en) * 1989-06-16 1993-01-12 Sumitomo Electric Industries, Ltd. Method for manufacturing an electrode structure for III-V compound semiconductor element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467766A (en) * 1977-11-10 1979-05-31 Toshiba Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467766A (en) * 1977-11-10 1979-05-31 Toshiba Corp Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402936A2 (en) * 1989-06-16 1990-12-19 Sumitomo Electric Industries, Ltd. Electrode structure for III-V compound semiconductor element and method of manufacturing the same
EP0402936A3 (en) * 1989-06-16 1991-05-02 Sumitomo Electric Industries, Ltd. Electrode structure for iii-v compound semiconductor element and method of manufacturing the same
US5077599A (en) * 1989-06-16 1991-12-31 Sumitomo Electric Industries, Ltd. Electrode structure for iii-v compound semiconductor element and method of manufacturing the same
US5179041A (en) * 1989-06-16 1993-01-12 Sumitomo Electric Industries, Ltd. Method for manufacturing an electrode structure for III-V compound semiconductor element

Also Published As

Publication number Publication date
JPH0658896B2 (ja) 1994-08-03

Similar Documents

Publication Publication Date Title
JPH03214717A (ja) 電気的セラミック酸化物装置用電極
JPS63301548A (ja) 半導体装置の製造方法
US5266519A (en) Method for forming a metal conductor in semiconductor device
JPS62259469A (ja) 半導体装置
JPS612360A (ja) 半導体装置の製造方法
JPS6029222B2 (ja) 固体電子装置の製造方法
JPS5910271A (ja) 半導体装置
JPS60119755A (ja) 多層配線半導体集積回路装置
JPS5950544A (ja) 多層配線の形成方法
JPH01268150A (ja) 半導体装置
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
KR930024103A (ko) 반도체 장치의 제조방법
JPS62155537A (ja) 半導体装置の製造方法
JPS62245650A (ja) 多層配線構造体の製造法
JPS61154048A (ja) 配線およびその製造方法
JPH0235731A (ja) 半導体装置の製造方法
JPS5810855B2 (ja) タソウハイセンコウゾウノセイホウ
JPS5810836A (ja) 半導体装置
JPS62165345A (ja) 半導体装置の電極配線形成方法
JPH01155641A (ja) 半導体集積回路装置
JPS59147431A (ja) 電極形成方法
JPS6230697B2 (ja)
JPH03165515A (ja) コンタクトの形成方法
JPH027543A (ja) 接続電極形成方法
JPS5826659B2 (ja) 半導体装置の電極形成法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees