JPH01155641A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH01155641A
JPH01155641A JP62314038A JP31403887A JPH01155641A JP H01155641 A JPH01155641 A JP H01155641A JP 62314038 A JP62314038 A JP 62314038A JP 31403887 A JP31403887 A JP 31403887A JP H01155641 A JPH01155641 A JP H01155641A
Authority
JP
Japan
Prior art keywords
film
wiring
metal
connection
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62314038A
Other languages
English (en)
Inventor
Masayuki Sato
正幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62314038A priority Critical patent/JPH01155641A/ja
Publication of JPH01155641A publication Critical patent/JPH01155641A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関するものであり、特
に、外部電極としてのバンプ電極を有した半導体集積回
路装置に関するものである。
〔従来技術〕
近年、半導体集積回路装置の実装密度を高めるため、外
部電極としてバンプ電極が用いられるようになってきて
いる。このバンプ電極は、最終保護膜に開口を形成して
下のアルミニウム配線を露出させ、このアルミニウム配
線の露出した部分に接続される。
〔発明が解決しようとする問題点〕
本発明者は、前記バンプ電極を検討した結果、次の問題
点を見出した。
半導体集積回路装置の集積密度がそれほど高くない間は
、バンプ電極をアルミニウム配線に接続させるための開
口の径を50〜60μm程度に大きく取ることができた
。この時のバンプ電極と下のアルミニウム配線の接続抵
抗値は、バンプ電極1個当り、100mΩ以下と非常に
小さかった。
ところが、半導体集積回路装置の高集積化に伴って、バ
ンプ電極の配置密度も高くなるため、前記バンプ電極を
アルミニウム配線に接続するための開口の径が10μm
以下に縮小される。これによって、バンプ電極と下のア
ルミニウム配線との接続抵抗値が、バンプ電極1個当り
1Ω以上に増大するという問題があった。
これは、以下の理由による。アルミニウム配線には、基
板中へ拡散するのを防止するためのシリコンが含有され
ており、またエレクトロマイグレーションを防止するた
めの銅が含有されている。
これら不純物を含有したアルミニウム膜は非常に酸化さ
れ易いため、最終保護膜に開口を形成すると、露出した
アルミニウム配線の表面に酸化膜が形成される。この酸
化膜が、バンプ電極とアルミニウム配線の間に介在する
ため、それらの接続抵抗を著しく増大させる。この酸化
膜は、最終保護膜に開口を形成した後、バンプ電極を形
成する以前に、スパッタエツチングによって除去される
のであるが、そのスパッタエツチング中にアルミニウム
配線中に不純物が混入されたり、またスパッタ装置内に
水分や酸素が残存しているため、再度酸化膜が形成され
てしまう。すなわち、アルミニウム膜の表面の酸化膜を
完全に除去することは不可能である。
本発明の目的は、バンプ電極と、下の金属配線との接続
抵抗値を低減することができる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、金属配線の前記バンプ電極が接続する表面部
に、前記金属配線と同種で且つ不純物を含有させていな
い金属膜か、又は金(Au)等の酸化されない金属膜か
らなる接続金属層を設けたものである。
〔作用〕
上述した手段によれば、金属配線のバンプ電極が接続さ
れる部分に設けられる接続金属膜は、前記金属配線より
酸化されにくく、その表面に酸化膜が形成されにくい、
このため、バンプ電極と接続金属膜との間に酸化膜が介
在することがないため、バンプ電極と金属配線の接続抵
抗値を低減することができる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて説明する。
第1図は、半導体集積回路装置をバンプ電極のところで
切断して示した断面図であり、第2図は。
バンプ電極と下の金属配線との接続部分を拡大して示し
た断面図である。
第1図において、1はP−型単結晶シリコンからなる基
板であり、2はP型チャネルストッパ、3はフィールド
絶縁膜である。基板1の表面には。
N4型埋込み層4と、N−型コレクタ5と、P型ベース
6と、N0型エミツタ7と、N4型コレクタ引き出し領
域8とからなるバイポーラトランジスタが形成しである
。9は例えばCVDによる酸化シリコン膜からなる第1
層目の層間絶縁膜であり、この上に例えばスパッタによ
るアルミニウム膜からなる第1層目の金属配線10が延
在している。金属配線10は、接続孔19を通して基板
1の表面に接続している。なお、金属配線10を成して
いるアルミニウム膜中には、基板中への拡散を防ぐため
1%程度のシリコンを含有させてあり、またエレクトロ
マイグレーションを防ぐため鋼を含有させである。
金属配線10の上は1例えば基板バイアススパッタによ
る酸化シリコン膜からなる第2層目の眉間絶縁膜11が
覆っている。絶縁膜11の上には、第2層目すなわち、
本実施例においては最上層である金属配線13が延在し
ている。金属配線13は、第2図に示したように、前記
最上層の金属配線13は、下から、シリコンあるいはシ
リコンと銅を含有させたアルミニウム(AQ)膜13C
,タングステン(W)膜又はモリブデン(MO)膜から
なる拡散防止膜13B、シリコン(Si)や銅(Cu)
等の不純物を含んでいないアルミニウムあるいは金(A
u)からなる接続金属層13Aを積層して構成したもの
である。拡散防止膜13Bは、上の接続金属層13Aが
アルミニウム膜13C中へ拡散するのを防止するための
ものである。アルミニウム膜13Cの膜厚は、例えば1
μm程度、拡散防止膜13Bの膜厚は、例えば500〜
700人程度、接続金属層13Aの膜厚は、例えば20
00人程度1している。12は金属配線13を金属配線
10に接続するための接続孔である。そして、金属配線
13を例えばプラズマCVDによる窒化シリコン膜14
で覆い、さらにその上に、例えば基板バイアススパッタ
による酸化シリコン膜からなる最終保護膜15が覆って
いる。最終保護膜15の所定の金属配線13の上には開
口16が形成してあり、この間口16を通して下地金属
膜17を接続させ、下地金属膜17の上に半田バンプ電
極18が形成されている。下地金属膜17は。
下からクロム(Cr)膜17D又はチタン(Ti)膜1
7D、クロムと銅(Cu)の混合膜17Gあるいは銅と
チタンの混合膜17C2銅膜17B、金(Au)膜17
Aを積層して構成したものである。クロム(Car)膜
17D又はチタン(Ti)膜17D(7)膜厚は120
0人程度1クロムと銅(Cu)の混合膜17Gあるいは
銅とチタンの混合膜17Gの膜厚は700〜2100人
程度、銅膜17B(7)膜厚は8000人程度1金膜1
7Aの膜厚は1000人程度人程る。
前記金属配線13の最上層の接続金属層13Aは、シリ
コンや銅等の酸化し易い不純物を含ませてないアルミニ
ウム膜、又はAuで形成したものであるため酸化されに
くい。したがって、製造工程中に、接続金属層13Aの
表面に酸化膜が形成されて、接続金属層13Aと下地金
属膜17の実効的な接続面積を減少させることがない。
このため、開口16の開口径りを10μm程度に縮小し
ても、下地金属膜17と接続金属層13Aの接続抵抗値
は100mΩ以下の十分に小さな値にできる。
バンプ電極18は1例えば鉛(pb)が97wt%、鈴
(S n)が3wt%の半田からなっている。
以上、説明したように、金属配線13の最上層に酸化さ
れにくい金属からなる接続金属層13Aを形成し、ここ
に下地金属膜17を接続させ、この上にバンプ電極18
を設けていることにより、金属配線13と下地金属17
を接続するための開口16の径りを10μm程度に縮小
しても十分に小さな接続抵抗値にすることができる。
次に、本実施例の半導体集積回路装置の製造方法を第3
図乃至第7図を用いて説明する。
第3図乃至第7図は、半導体集積回路装置の製造工程に
おける断面図である。
本実施例の半導体集積回路装置の製造方法は、まず第3
図に示すように、基板1にP型チャネルストッパ2、フ
ィールド絶縁膜3、バイポーラトランジスタの埋込み層
4、コレクタ領域5.ベース領域6.エミッタ領域7、
コレクタ引き出し領域8をそれぞれ形成する。次に、例
えばCVDによって基板1上に酸化シリコン膜からなる
第1層目の層間絶縁膜9を形成する。そして、この層間
絶縁膜9をレジスト膜からなるマスクを用いたエツチン
グによって選択的に除去して接続孔19を形成する。レ
ジスト膜からなるマスクは、接続孔19を形成した後に
除去する。次に、例えばスパッタによって基板1上の全
面に、シリコン又はシリコンと銅を含有したアルミニム
ラ膜を形成し、これをレジスト膜からなるマスクを用い
たエツチングによりパターニングして金属配線10を形
成する。
レジスト膜からなるマスクは、金属配線10を形成した
後に除去する。次に、基板1上の全面に、例えば基板バ
イアススパッタによって、酸化シリコン膜の堆積と、A
rイオンによるエツチングを同時に行って、上面が平担
な第2層目の層間絶縁膜11を形成する。次に、絶縁膜
11上に、例えばネガレジスト膜20を塗布し、ホトリ
ソ技術により所定部に開口部27を形成する。そして1
層間絶縁膜11の開口27から露出した部分を1例えば
弗酸とフッ化アンモニウムの1=6(容積比)の混合し
たエツチング液でエツチングし、この後さらにCF4+
o2混合ガスを使用したプラズマエツチング法を併用し
て接続孔12を形成する。接続孔12はテーパ状に形成
される。この後レジスト膜20を除去する。
次に、第4図に示すように、金属配線10の接続孔12
から露出した部分を、例えばスパッタエツチングにより
エツチングしてその表面の酸化物を除去した後、前記ス
パッタエツチングを行った装置と同一装置内(真空槽)
で、シリコン又は銅を含有したアルミニウム膜13Gと
、タングステン膜又はモリブデン膜からなる拡散防止膜
13Bと、シリコンや銅を含んでいないアルミニウム膜
又は金(Au)膜からなる接続金属層13Aを順次堆積
させる。次に、接続金属層13A上にポジ型レジスト膜
21を塗布し、これをホトリソ技術により所定のパター
ンに形成する。そして、接続金属層13A。
拡散防止膜13B、アルミニウム膜13Cのレジスト膜
21から露出した部分をエツチングして、第2層目の金
属配線13を形成する。接続金属層13Aがシリコンや
銅を含ませていないアルミニウム膜からなる場合には、
CF、+02ガスでエツチングする。
接続金属膜13AがAuからなる場合には、ヨウ素とヨ
ウ化アンモニウムの混合液でエツチングする。
拡散防止膜(W又はMO)13Bとアルミニウム膜13
Gは、CF、+O,ガスでエツチングする。金属配線1
3を形成した後に、レジスト膜21を除去する。
次に、第5図に示すように、例えばプラズマCVDによ
り基板1上の全面に窒化シリコン膜14を形成する。次
に、基板バイアススパッタにより、酸化シリコン膜の堆
積と、Arによるエツチングを同時に行わせることによ
り、上面が平担な層間絶縁膜15を形成する0次に、絶
縁膜15の上にネガレジスト膜22を塗布し、これにホ
トリソ技術により所定部に開口28を形成する。そして
、層間絶縁11115の開口28から露出している部分
を、まず例えば弗酸とフッ化アンモニウムの1:6(容
積比)の混合したエツチング液でエツチングし、この後
さらにCF4十〇、混合ガスを使用したプラズマエツチ
ング法を併用して開口16を形成する。開口16はテー
バ状に形成される。開口16を形成した後に。
レジスト膜22を除去する。
次に、第6図に示すように、下地金属膜17を形成す゛
るのであるが、接続金属層13Aが酸化されにくい金属
からなっていることにより、接続金属層13Aの開口1
6から露出した表面に酸化膜が形成されないので、下地
金属膜17を形成する直前に、接続金属層13Aの表面
をスパッタエツチングによってエツチングする工程は、
不要である。したがって、第6図の工程では、ただちに
、例えば蒸着技術によりCr膜17D又はTi膜17D
、CrとCuの混合膜1?C又はCuとTiの混合膜1
7c、cu膜17B、Au膜17Aを順次蒸着させる。
この蒸着時の温度により、Cr膜17D又はTi膜17
0が接続金属層13Aに拡散するので、下地金属111
17と接続金属層13Aの接続抵抗が非常に小さくなる
。次に、ポジ型レジスト膜23を塗布し、これをホトリ
ソ技術により所定のパターンに形成する。そして、Cr
膜170又はTi膜17D、CrとCuの混合膜17G
又はCuとTiの混合膜17C,Cu膜17B、Au膜
17AのそれぞれのレジストWA23から露出した部分
をエツチングして、下地金属膜17を形成する。Au膜
17A、Cu膜17Bはヨウ素とヨウ化アンモニウムの
水溶液でエツチングする。Cr膜17D又はTi膜17
D、CrとCuの混合膜17G又はCuとTiの混合膜
17Gは、cF4+O,混合ガスを使用したプラズマエ
ツチングでエツチングする。
下地金属膜17を形成した後、レジスト膜23を除去す
る。
次に、第7図に示すように、液状レジスト膜24を塗布
し、これをベークした後で、レジスト膜24の上に膜厚
が30〜50μmmのフィルムレジスト膜25を貼付け
る。そして、これらレジスト24゜25をホトリソ技術
により開口26を形成する。前記ホトリソ技術により開
口26を形成する際に、フィルムレジスト膜25では光
りが拡散するので、開口26は逆テーパ状に形成される
。次に、リフトオフ蒸着法によりpbとSn (Pb;
97wt%、Sn ; 3 w t%)を重ねて蒸着し
て、半田層18A。
18Bを形成する。この後、レジスト膜24.25及び
この上の不要な半田18Bを例えば超音波印加して剥離
液で除去する。下地金属膜17の上にのみ半田ドツト1
8Aが残る。
この後1例えば、高温のN2雰囲気中で半田ドツト18
Aを溶解させて、下地金属膜17と半田ドツト18Aを
反応させるとともに、その半田ドツト18Aを表面張力
によって半球状にする。これにより、第1図に示したバ
ンブ電極18が形成できる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
金属配線のバンブ電極が接続される部分に設けられる接
続金属膜は、前記金属配線より酸化されにくく、その表
面に酸化膜が形成されにくい。このため、バンブ電極と
接続金属膜との間に酸化膜が介在することが少ないため
、バンブ電極と金属配線の接続抵抗値を低減することが
できる。
【図面の簡単な説明】
第1図は、本発明の一実施例の半導体集積回路装置のバ
ンブ電極の断面図、 第2図は、前記半導体集積回路装置のバンブ電極の下地
金属膜と、その下の金属配線との接続部分を拡大した断
面図、 第3図乃至第7図は、前記半導体集積回路装置のバンブ
電極の製造方法を説明するための製造工程における断面
図である。 図中、9 、11.14.15・・・層間絶縁膜、10
.13・・・金属配線、13A・・・接続金属層、13
B・・・拡散防止膜、13G・・・アルミニウム膜、1
7・・・下地金属膜、 12.16.19・・・接続孔
、20.21.22.23.24.25・・・レジスト
膜、 18.18A、 18B・・・半田である。 第1図 ]d−・−千田バンフ1 第2図 第3図 第4図 第5図 第6図

Claims (1)

  1. 【特許請求の範囲】 1、基板上に、不純物を含有させた金属配線を延在させ
    、該金属配線の所定部に外部電極であるバンプ電極を設
    けた半導体集積回路装置であって、前記金属配線の前記
    バンプ電極が接続する表面部に、前記金属配線と同種で
    且つ不純物を含有させていない金属膜か、又は金(Au
    )等の酸化されない金属膜からなる接続金属層を設けた
    ことを特徴とする半導体集積回路装置。 2、前記金属配線は、アルミニウム膜からなり、シリコ
    ン又は銅を含有させてあることを特徴とする特許請求の
    範囲第1項記載の半導体集積回路装置。 3、前記バンプ電極は、下地金属膜を介して前記接続金
    属層に接続されていることを特徴とする特許請求の範囲
    第1項記載の半導体集積回路装置。 4、前記接続金属層は、タングステン膜又はチタン膜を
    介して前記金属配線層に接続されていることを特徴とす
    る特許請求の範囲第1項記載の半導体集積回路装置。
JP62314038A 1987-12-14 1987-12-14 半導体集積回路装置 Pending JPH01155641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62314038A JPH01155641A (ja) 1987-12-14 1987-12-14 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62314038A JPH01155641A (ja) 1987-12-14 1987-12-14 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH01155641A true JPH01155641A (ja) 1989-06-19

Family

ID=18048464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62314038A Pending JPH01155641A (ja) 1987-12-14 1987-12-14 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH01155641A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252275A (ja) * 1996-03-13 2005-09-15 Seiko Instruments Inc 半導体集積回路とその製造方法
JP2008091947A (ja) * 2007-12-13 2008-04-17 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252275A (ja) * 1996-03-13 2005-09-15 Seiko Instruments Inc 半導体集積回路とその製造方法
JP4498182B2 (ja) * 1996-03-13 2010-07-07 セイコーインスツル株式会社 半導体集積回路とその製造方法
JP2008091947A (ja) * 2007-12-13 2008-04-17 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP2822430B2 (ja) 層間絶縁膜の形成方法
JPH01155641A (ja) 半導体集積回路装置
US5723371A (en) Method for fabricating a thin film transistor having a taper-etched semiconductor film
JPH01128545A (ja) 半導体装置
JP2874216B2 (ja) 半導体装置およびその製造方法
JPS6254427A (ja) 半導体装置の製造方法
JPS62166522A (ja) 半導体装置の製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JPS63253647A (ja) 半導体装置
JPS61141157A (ja) 半導体素子の製造方法
JPS62291146A (ja) 半導体装置の製造方法
JPH01268150A (ja) 半導体装置
JPS6193629A (ja) 半導体装置の製造方法
JPS63284861A (ja) 半導体装置の製造方法
JPH01287963A (ja) 半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH0311732A (ja) 半導体装置の配線形成方法
JPS63257249A (ja) 半導体装置の製造方法
JPH04356944A (ja) 半導体装置およびその製造方法
JPS612360A (ja) 半導体装置の製造方法
JPH04368123A (ja) 半導体集積回路装置の製造方法
JPH03248533A (ja) 半導体集積回路装置
JPH03142925A (ja) 半導体装置の製造方法
JPS62195148A (ja) 多層配線体の製造方法
JPS63220543A (ja) 半導体装置