JPS63220543A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63220543A JPS63220543A JP5337887A JP5337887A JPS63220543A JP S63220543 A JPS63220543 A JP S63220543A JP 5337887 A JP5337887 A JP 5337887A JP 5337887 A JP5337887 A JP 5337887A JP S63220543 A JPS63220543 A JP S63220543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- interconnection
- conductive layer
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 50
- 239000011521 glass Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多層配線構造を得るに好適な半導体装置に関
するものである。
するものである。
従来の技術
近年、ＶＬＳＩ素子の高集積化、高速化を図るため、多
層配線構造を備えたものが増えつつある。
層配線構造を備えたものが増えつつある。
配線材料には一般に、Ａ７を主成分とする合金が用いら
れている。パターンの微細化に伴い、上層配線の信頼性
を高める面で平坦化技術の導入が不可欠となっており、
この目的を達成するために塗布ガラスが用いられること
が多い。従来の半導体装置のＡ７二層配線構造の一例を
第２図に示す。
れている。パターンの微細化に伴い、上層配線の信頼性
を高める面で平坦化技術の導入が不可欠となっており、
この目的を達成するために塗布ガラスが用いられること
が多い。従来の半導体装置のＡ７二層配線構造の一例を
第２図に示す。
なお、簡単化のため、図にはＡ７二層配線部分のみを示
し、半導体基板上のトランジスタ領域の各構造は省略す
る。
し、半導体基板上のトランジスタ領域の各構造は省略す
る。
第２図に示すように、シリコン基板１の中に作り込まれ
た回路素子（図には示されていない）を覆うように形成
された酸化ケイ素膜あるいはＰＳＧ膜などの絶縁膜２の
上に下層Ａｌ配線３が設けられ、この下層Ａ７配線３の
上に、プラズマＣＶＤ法により形成した酸化ケイ素膜（
以下プラズマ酸化ケイ素膜という）６、塗布ガラス膜７
および常圧ＣＶＤ法によシ形成したＰＳＧＳａＯ２層構
造からなる層間絶縁膜が形成され、さらに、この上に上
層Ａ７配線９が設けられた構造となっている。
た回路素子（図には示されていない）を覆うように形成
された酸化ケイ素膜あるいはＰＳＧ膜などの絶縁膜２の
上に下層Ａｌ配線３が設けられ、この下層Ａ７配線３の
上に、プラズマＣＶＤ法により形成した酸化ケイ素膜（
以下プラズマ酸化ケイ素膜という）６、塗布ガラス膜７
および常圧ＣＶＤ法によシ形成したＰＳＧＳａＯ２層構
造からなる層間絶縁膜が形成され、さらに、この上に上
層Ａ７配線９が設けられた構造となっている。
発明が解決しようとする問題点
しかしながら、配線の微細化に伴ない隣シ合う下層Ａ７
７配線間のスペースが狭くなると、下層Ａ７配線３の段
差形状をなだらかにする塗布ガラス膜７の形成と、ステ
ップカバレッジが比較的良好なスパッタ蒸着法とを用い
ても段差部に均一な厚さの金属膜を形成することが困難
となり、上層Ａ７配線９の信頼性の低下を招く。なお、
下層ＡＩ配線３の段差形状は、下層Ａ７配線３の膜厚を
薄くすること、あるいは、塗布ガラス膜７を厚くするこ
とによって緩和されるが、前者の対策を施すと配線抵抗
の増加ならびにストレスマイグレーション、エレクトロ
マイグレーション等による信頼性の低下を招く。一方、
後者の対策を施すと、塗布後の熱処理で塗布ガラス膜７
にクラックが発生する。このような問題を含む従来の半
導体装置では、配線パターンの微細化に限界がある。
７配線間のスペースが狭くなると、下層Ａ７配線３の段
差形状をなだらかにする塗布ガラス膜７の形成と、ステ
ップカバレッジが比較的良好なスパッタ蒸着法とを用い
ても段差部に均一な厚さの金属膜を形成することが困難
となり、上層Ａ７配線９の信頼性の低下を招く。なお、
下層ＡＩ配線３の段差形状は、下層Ａ７配線３の膜厚を
薄くすること、あるいは、塗布ガラス膜７を厚くするこ
とによって緩和されるが、前者の対策を施すと配線抵抗
の増加ならびにストレスマイグレーション、エレクトロ
マイグレーション等による信頼性の低下を招く。一方、
後者の対策を施すと、塗布後の熱処理で塗布ガラス膜７
にクラックが発生する。このような問題を含む従来の半
導体装置では、配線パターンの微細化に限界がある。
問題点を解決するための手段
上記の問題点を解決するためになされた本発明の半導体
装置の特徴は、半導体基板上に形成された多層配線構造
の下層配線を形成する導電層が、上部の角を削り取った
形状とされ、さらに、同導電層とこの上側に形成され、
上層配線となる導電層との間の層間絶縁膜が、すくなく
とも塗布ガラス膜を含んでいるところにある。
装置の特徴は、半導体基板上に形成された多層配線構造
の下層配線を形成する導電層が、上部の角を削り取った
形状とされ、さらに、同導電層とこの上側に形成され、
上層配線となる導電層との間の層間絶縁膜が、すくなく
とも塗布ガラス膜を含んでいるところにある。
作 用
本発明によれば、下層配線の上部が、角を削り取った形
状であるだめ、塗布ガラス膜の塗布後、塗布ガラス膜で
は平坦化できない下層配線の上部にも緩やかなテーパー
が形成される。
状であるだめ、塗布ガラス膜の塗布後、塗布ガラス膜で
は平坦化できない下層配線の上部にも緩やかなテーパー
が形成される。
実施例
本発明の一実施例を、第１図ａ〜ｆの工程順断面図を参
照して説明する。なお、簡単化のため、図中にはＡｌ二
層配線部分のみを示し、半導体基板上のトランジスタ領
域の各構造は省略している。
照して説明する。なお、簡単化のため、図中にはＡｌ二
層配線部分のみを示し、半導体基板上のトランジスタ領
域の各構造は省略している。
まず、第１図ａに示すように、シリコン基板１の中に作
り適寸れた回路素子（図には示されていない）を覆うよ
うに形成されたＰＳＧ膜から成る絶縁膜２の上にＡ７層
をスパッタ蒸着し、レジストパターン４をマスクにして
ドライエツチングを施して下層Ａｌ配線３を形成する。
り適寸れた回路素子（図には示されていない）を覆うよ
うに形成されたＰＳＧ膜から成る絶縁膜２の上にＡ７層
をスパッタ蒸着し、レジストパターン４をマスクにして
ドライエツチングを施して下層Ａｌ配線３を形成する。
引き続き、ＣＦ４ ガスを用いたプラズマ中でプラズマ
処理を施すことによって、第１図すに示すように、下層
Ａ７配線３の側壁にポリマー６を形成する。次に、酸素
ガスを用いたプラズマ中で、レジストパターン４を１〜
２割程度のみエツチングし、第１図Ｃに示すように、下
層Ａ７配線３の上部の角を露出させる。なお、ポリマー
５は、レジストパターン４に比べてエツチングレートが
非常に小さいため、レジストパターン４を１〜２割程度
エツチングする条件下では、無視できるほどの量しかエ
ツチングされない。
処理を施すことによって、第１図すに示すように、下層
Ａ７配線３の側壁にポリマー６を形成する。次に、酸素
ガスを用いたプラズマ中で、レジストパターン４を１〜
２割程度のみエツチングし、第１図Ｃに示すように、下
層Ａ７配線３の上部の角を露出させる。なお、ポリマー
５は、レジストパターン４に比べてエツチングレートが
非常に小さいため、レジストパターン４を１〜２割程度
エツチングする条件下では、無視できるほどの量しかエ
ツチングされない。
コノ後、５０°ＣのＨ３ＰＯ４／ＨＮｏ３溶液を用い、
下層Ａ７配線３を、その膜厚の２〜３割をエツチングで
きる条件を設定してエツチングする。下層Ａ７配線３の
側壁はポリマー５で保護されているため、横方向のエツ
チングは進行せず、露出している下層Ａ７配線３の上部
の角のみがエツチングされ第１図ｄで示す形状が得られ
る。この後酸素を用いたプラズマ処理と続いて発煙硝酸
を用いた処理によシレジストパターン４およびポリマー
５を除去することによって、第１図ｅに示すように上部
の角が除かれた下層Ａ７配線３が形成される。
下層Ａ７配線３を、その膜厚の２〜３割をエツチングで
きる条件を設定してエツチングする。下層Ａ７配線３の
側壁はポリマー５で保護されているため、横方向のエツ
チングは進行せず、露出している下層Ａ７配線３の上部
の角のみがエツチングされ第１図ｄで示す形状が得られ
る。この後酸素を用いたプラズマ処理と続いて発煙硝酸
を用いた処理によシレジストパターン４およびポリマー
５を除去することによって、第１図ｅに示すように上部
の角が除かれた下層Ａ７配線３が形成される。
さらに、この下層配線３の上に、プラズマ酸化ケイ素膜
６、燐、ボロンおよび砒素の少くとも一種を含む塗布ガ
ラス膜７および常圧ＣＶＤ法により形成したＰＳＧＳａ
Ｏ２層構造からなる層間絶縁膜を形成したのち、上層Ａ
７配線９を形成することにより、第１図ｅで示す本発明
の半導体装置が完成する。
６、燐、ボロンおよび砒素の少くとも一種を含む塗布ガ
ラス膜７および常圧ＣＶＤ法により形成したＰＳＧＳａ
Ｏ２層構造からなる層間絶縁膜を形成したのち、上層Ａ
７配線９を形成することにより、第１図ｅで示す本発明
の半導体装置が完成する。
なお、実施例では、Ａ７二層配線を用いて説明したが、
本発明の構造は三層以上のＡ７多層配線に適用しても同
様の効果があることは明らかである。！、た、配線材料
としてＡＩ以外の金属を用いても同様の効果が得られる
。
本発明の構造は三層以上のＡ７多層配線に適用しても同
様の効果があることは明らかである。！、た、配線材料
としてＡＩ以外の金属を用いても同様の効果が得られる
。
発明の詳細
な説明したように、本発明によれば、下層配線によシも
たらされる段差形状が緩やかになり、上層配線のステッ
プカバレッジが良好になるため断線を防止する効果が奏
され、信頼性の高い多層配線を具備する半導体装置が実
現される。
たらされる段差形状が緩やかになり、上層配線のステッ
プカバレッジが良好になるため断線を防止する効果が奏
され、信頼性の高い多層配線を具備する半導体装置が実
現される。
第１１７ ａ〜ｆは本発明にかかる半導体装置の一実施
例を説明するための製作工程順断面図、Ｍ２図は従来例
の半導体装置の要部を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・絶縁膜（
酸化ケイ素膜、ＰＳＧ膜）、３・・・・・・下層Ａ７配
線、４・・・・・・レジストパターン、５・・・・・・
ポリマー、６・・・・・・プラズマ酸化ケイ素膜、７・
・・・・・塗布ガラス膜、８・・・・・・ＰＳＧ膜、９
・・・・・・上層Ａ４配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ８−ＰＪＧ謄 第２図
例を説明するための製作工程順断面図、Ｍ２図は従来例
の半導体装置の要部を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・絶縁膜（
酸化ケイ素膜、ＰＳＧ膜）、３・・・・・・下層Ａ７配
線、４・・・・・・レジストパターン、５・・・・・・
ポリマー、６・・・・・・プラズマ酸化ケイ素膜、７・
・・・・・塗布ガラス膜、８・・・・・・ＰＳＧ膜、９
・・・・・・上層Ａ４配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ８−ＰＪＧ謄 第２図
Claims (2)
- （１）半導体基板上に形成された多層配線構造の下層配
線となる第１の導電層が、上部の角を取り除いた形状と
され、さらに同第１の導電層とこの上側に形成され、上
層配線となる第２の導電層との間の層間絶縁膜が少くと
も塗布ガラス膜を含んでいることを特徴とする半導体装
置。 - （２）塗布ガラス膜が燐、ボロン、砒素の少なくとも一
種を含むことを特徴とする特許請求の範囲第１項に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337887A JPS63220543A (ja) | 1987-03-09 | 1987-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337887A JPS63220543A (ja) | 1987-03-09 | 1987-03-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63220543A true JPS63220543A (ja) | 1988-09-13 |
Family
ID=12941155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337887A Pending JPS63220543A (ja) | 1987-03-09 | 1987-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63220543A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224142A (ja) * | 1983-06-03 | 1984-12-17 | Hitachi Ltd | 多層配線の形成方法 |
| JPS60113444A (ja) * | 1983-11-25 | 1985-06-19 | Hitachi Ltd | 多層配線構造 |
-
1987
- 1987-03-09 JP JP5337887A patent/JPS63220543A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224142A (ja) * | 1983-06-03 | 1984-12-17 | Hitachi Ltd | 多層配線の形成方法 |
| JPS60113444A (ja) * | 1983-11-25 | 1985-06-19 | Hitachi Ltd | 多層配線構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0285410A1 (en) | Forming metal interconnects on uneven substrates | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPH0618213B2 (ja) | 半導体装置の製造方法 | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| JPS63220543A (ja) | 半導体装置 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JPH01143236A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS63177445A (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPH0770523B2 (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 |