JPS6145859B2 - - Google Patents
Info
- Publication number
- JPS6145859B2 JPS6145859B2 JP58054136A JP5413683A JPS6145859B2 JP S6145859 B2 JPS6145859 B2 JP S6145859B2 JP 58054136 A JP58054136 A JP 58054136A JP 5413683 A JP5413683 A JP 5413683A JP S6145859 B2 JPS6145859 B2 JP S6145859B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- oxide film
- film
- silicon layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 35
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は互いに絶縁された多層の多結晶シリコ
ン層を、その構造中に有する半導体装置の製造方
法に関する。
ン層を、その構造中に有する半導体装置の製造方
法に関する。
最近、半導体集積回路装置は半導体製造技術の
向上と共に、次第に大容量、大規模化してきた。
それにともないパターンの多層化が行なわれてき
た。そのうちでも、互いに近くを延在する多結晶
シリコン層間の短絡の問題は、回避されねばなら
ない重要な技術的課題である。このために従来の
ようにシリコン酸化膜系の層間絶縁膜では問題を
発生しやすい。又、多層化した多結晶シリコン間
の容量は所定の一定の値に保つことがとくに重要
になつてきたが層間の絶縁膜をシリコン酸化膜系
のみで形成した場合には上記所定の一定の値に保
つことは困難である。
向上と共に、次第に大容量、大規模化してきた。
それにともないパターンの多層化が行なわれてき
た。そのうちでも、互いに近くを延在する多結晶
シリコン層間の短絡の問題は、回避されねばなら
ない重要な技術的課題である。このために従来の
ようにシリコン酸化膜系の層間絶縁膜では問題を
発生しやすい。又、多層化した多結晶シリコン間
の容量は所定の一定の値に保つことがとくに重要
になつてきたが層間の絶縁膜をシリコン酸化膜系
のみで形成した場合には上記所定の一定の値に保
つことは困難である。
したがつて本発明は、互いに絶縁された多層の
多結晶シリコン層をその構造中に有する半導体集
積回路装置の製造方法において、上記諸要請を満
足する有効な方法を提供することを目的とする。
多結晶シリコン層をその構造中に有する半導体集
積回路装置の製造方法において、上記諸要請を満
足する有効な方法を提供することを目的とする。
本発明の特徴は、半導体基板上の絶縁膜の上に
第１の多結晶シリコン層、シリコン酸化膜および
シリコン窒化膜を順次積層形成する工程と、前記
シリコン窒化膜、シリコン酸化膜および第１の多
結晶シリコン層を選択除去法にて所定形状にパタ
ーニングし、前記第１の多結晶シリコン層の側面
を露出せしめる工程と、熱酸化処理を施すことに
より前記露出せる第１の多結晶シリコン層の側面
の熱酸化膜を形成する工程と、前記シリコン窒化
膜を介して前記パターニンングされた第１の多結
晶シリコン層と重畳しかつパターニングされた第
１の多結晶シリコン層が存在しない半導体基板上
に絶縁膜の上を延在せる第２の多結晶シリコン層
を形成する工程とを有する半導体集積回路装置の
製造方法にある。
第１の多結晶シリコン層、シリコン酸化膜および
シリコン窒化膜を順次積層形成する工程と、前記
シリコン窒化膜、シリコン酸化膜および第１の多
結晶シリコン層を選択除去法にて所定形状にパタ
ーニングし、前記第１の多結晶シリコン層の側面
を露出せしめる工程と、熱酸化処理を施すことに
より前記露出せる第１の多結晶シリコン層の側面
の熱酸化膜を形成する工程と、前記シリコン窒化
膜を介して前記パターニンングされた第１の多結
晶シリコン層と重畳しかつパターニングされた第
１の多結晶シリコン層が存在しない半導体基板上
に絶縁膜の上を延在せる第２の多結晶シリコン層
を形成する工程とを有する半導体集積回路装置の
製造方法にある。
ここで、互いに隣接する二層の多結晶シリコン
層間の短絡の原因について、さらに詳しく説明し
よう。該二層間の絶縁は、通常二酸化シリコン膜
あるいはリンガラス膜、もしくはその両者等によ
り行なわれている。両者とも、フツ化水素酸系の
腐蝕液による腐蝕液速度が大きい。また多結晶シ
リコン層は、拡散、酸化等の高温熱処理を受ける
と、容易にフツ化水素系の腐蝕液が該層中を通過
するようになり、フツ化水素酸系の腐蝕液を使用
する腐蝕除去工程では、完全なマスクの役目を果
さない。従つて、重畳する多結晶シリコン層間が
二酸化シリコン膜あるいは、リンガラス膜、ある
いは、その両者等により絶縁されていて、且つ、
該上層多結晶シリコン層の表面が二酸化シリコン
膜でおおわれている構造において、該二層の多結
晶シリコン層が重なりあつている部分で、上層の
多結晶シリコン層表面に、フツ化水素酸系の腐蝕
液を用いてたとえばコンタクト孔を開ける等この
二酸化シリコン膜に加工を行うと該腐蝕液は上層
の多結晶シリコン層上表面に到達した後、該多結
晶シリコン層を瞬時に貫通し、該二層の多結晶シ
リコン層間の絶縁膜をも腐蝕除去してしまう。こ
のように層間の絶縁膜の一部が除去された構造
は、信頼性の低いものとなる。このような現象は
上層の多結晶シリコン層上の二酸化シリコン膜に
コンタクト孔を開ける場合以外でもこの二酸化シ
リコン膜の一部もしくは全部を除去するような場
合、当然発生するものである。さらに多層の多結
晶シリコン層間には容量が発生するがこの容量は
一定の値に保つことが設計上必要である。しかし
二酸化シリコン膜系のみの膜では実際上所定の一
定の値とならない。たとえば下部電極の側面熱酸
化膜形成時に、シリコン窒化膜が存在しないと、
下部電極の上部のシリコン酸化膜の膜厚が増加
し、上下部電極間の容量値は一定となりにくい。
層間の短絡の原因について、さらに詳しく説明し
よう。該二層間の絶縁は、通常二酸化シリコン膜
あるいはリンガラス膜、もしくはその両者等によ
り行なわれている。両者とも、フツ化水素酸系の
腐蝕液による腐蝕液速度が大きい。また多結晶シ
リコン層は、拡散、酸化等の高温熱処理を受ける
と、容易にフツ化水素系の腐蝕液が該層中を通過
するようになり、フツ化水素酸系の腐蝕液を使用
する腐蝕除去工程では、完全なマスクの役目を果
さない。従つて、重畳する多結晶シリコン層間が
二酸化シリコン膜あるいは、リンガラス膜、ある
いは、その両者等により絶縁されていて、且つ、
該上層多結晶シリコン層の表面が二酸化シリコン
膜でおおわれている構造において、該二層の多結
晶シリコン層が重なりあつている部分で、上層の
多結晶シリコン層表面に、フツ化水素酸系の腐蝕
液を用いてたとえばコンタクト孔を開ける等この
二酸化シリコン膜に加工を行うと該腐蝕液は上層
の多結晶シリコン層上表面に到達した後、該多結
晶シリコン層を瞬時に貫通し、該二層の多結晶シ
リコン層間の絶縁膜をも腐蝕除去してしまう。こ
のように層間の絶縁膜の一部が除去された構造
は、信頼性の低いものとなる。このような現象は
上層の多結晶シリコン層上の二酸化シリコン膜に
コンタクト孔を開ける場合以外でもこの二酸化シ
リコン膜の一部もしくは全部を除去するような場
合、当然発生するものである。さらに多層の多結
晶シリコン層間には容量が発生するがこの容量は
一定の値に保つことが設計上必要である。しかし
二酸化シリコン膜系のみの膜では実際上所定の一
定の値とならない。たとえば下部電極の側面熱酸
化膜形成時に、シリコン窒化膜が存在しないと、
下部電極の上部のシリコン酸化膜の膜厚が増加
し、上下部電極間の容量値は一定となりにくい。
本発明の製法によれば上記層間の短絡は防止出
来かつ層間の容量は所定の一定の値に保つことが
できる。
来かつ層間の容量は所定の一定の値に保つことが
できる。
次にこの発明による半導体装置の実施例を一ト
ランジスタ型メモリーセルの製造を例にとり、そ
の製法と共に図面を参照して説明しよう。
ランジスタ型メモリーセルの製造を例にとり、そ
の製法と共に図面を参照して説明しよう。
第１図は従来技術により、二層の多結晶シリコ
ン層４及び６を、それぞれコンタクト孔を介して
外部酸線用金属と接続した状態を示す。すなわち
該２層の多結晶シリコン層４及び６は二酸化シリ
コン膜５のみを介して重なつている。そして、上
層の多結晶シリコン層６と外部配線用金属９とを
接続し、下層の多結晶シリコン層４と外部配線用
金属８とが接続している。
ン層４及び６を、それぞれコンタクト孔を介して
外部酸線用金属と接続した状態を示す。すなわち
該２層の多結晶シリコン層４及び６は二酸化シリ
コン膜５のみを介して重なつている。そして、上
層の多結晶シリコン層６と外部配線用金属９とを
接続し、下層の多結晶シリコン層４と外部配線用
金属８とが接続している。
第２図は本発明の多層電極配線を有する半導体
集積回路装置の１実施例の断面図である。
集積回路装置の１実施例の断面図である。
Ｐ型シリコン基板１１にN+層１２を設け、基
板１１の表面にゲート酸化膜１３とフイールド酸
化膜１４を設ける。ゲート酸化膜１３の一部とフ
イールド酸化膜１４の一部の表面に多結晶シリコ
ンの下部電極配線１５を選択的に設け、外部配線
との接続部以外を第１の絶縁膜で覆う。第１の絶
縁物膜はシリコン酸化膜１６とシリコン窒化膜１
７とから構成される。第１の絶縁膜とゲート酸化
膜の上に多結晶シリコンの上部電極配線１９を設
け、外部配線との接続部以外を第２の絶縁物膜で
覆う。このように第１の多結晶シリコン１５と第
２の多結晶シリコン１９との重なる個所の全領域
は間にシリコン窒化膜１７を含む誘電体が設けら
れている。そして第２の絶縁膜はシリコン酸化膜
２０とリンガラス１８とから構成される。下部電
極配線１５、上部電極配線１９、N+層１２の開
口部に外部配線２１，２２，２３がそれぞれ設け
られる。又、この実施例では外部配線２２が上部
電極配線１９と接続する部分のすぐ下にはシリコ
ン窒化膜１７が設けられている。シリコン窒化膜
はシリコン酸化膜２０とリンガラス１８とからな
る第２絶縁膜を開口する腐食液、例えば弗化水素
系の腐食液に侵されないから、下部電極配線と上
部電極配線との間の絶縁を保持する。
板１１の表面にゲート酸化膜１３とフイールド酸
化膜１４を設ける。ゲート酸化膜１３の一部とフ
イールド酸化膜１４の一部の表面に多結晶シリコ
ンの下部電極配線１５を選択的に設け、外部配線
との接続部以外を第１の絶縁膜で覆う。第１の絶
縁物膜はシリコン酸化膜１６とシリコン窒化膜１
７とから構成される。第１の絶縁膜とゲート酸化
膜の上に多結晶シリコンの上部電極配線１９を設
け、外部配線との接続部以外を第２の絶縁物膜で
覆う。このように第１の多結晶シリコン１５と第
２の多結晶シリコン１９との重なる個所の全領域
は間にシリコン窒化膜１７を含む誘電体が設けら
れている。そして第２の絶縁膜はシリコン酸化膜
２０とリンガラス１８とから構成される。下部電
極配線１５、上部電極配線１９、N+層１２の開
口部に外部配線２１，２２，２３がそれぞれ設け
られる。又、この実施例では外部配線２２が上部
電極配線１９と接続する部分のすぐ下にはシリコ
ン窒化膜１７が設けられている。シリコン窒化膜
はシリコン酸化膜２０とリンガラス１８とからな
る第２絶縁膜を開口する腐食液、例えば弗化水素
系の腐食液に侵されないから、下部電極配線と上
部電極配線との間の絶縁を保持する。
次に、本発明の半導体集積回路装置の製造方法
の実施例について説明する。
の実施例について説明する。
第３図乃至第６図は、本発明の半導体集積回路
装置の主な製造工程における断面図である。
装置の主な製造工程における断面図である。
Ｐ型シリコンン基板１１に熱酸化法によりゲー
ト酸化膜１３とフイールド酸化膜１４とを設けた
後、気相成長法あるいはスパツタ法等を用いて全
面に多結晶シリコン層１５を設け、その上に熱酸
化によりシリコン酸化膜１６を設け、更にその上
に気相成長法によりシリコン窒化膜１７を設け
る。プラズマ・エツチ法によりシリコン窒化膜１
７を選択除去し、残つたシリコン窒化膜１７をマ
スクにしてシリコン酸化膜１６を選択除去し、更
に上記二つの膜をマスクにして多結晶シリコンの
下部電極線１５を選択除去する。引続き露出して
いるゲート酸化膜を除去する（第３図）。
ト酸化膜１３とフイールド酸化膜１４とを設けた
後、気相成長法あるいはスパツタ法等を用いて全
面に多結晶シリコン層１５を設け、その上に熱酸
化によりシリコン酸化膜１６を設け、更にその上
に気相成長法によりシリコン窒化膜１７を設け
る。プラズマ・エツチ法によりシリコン窒化膜１
７を選択除去し、残つたシリコン窒化膜１７をマ
スクにしてシリコン酸化膜１６を選択除去し、更
に上記二つの膜をマスクにして多結晶シリコンの
下部電極線１５を選択除去する。引続き露出して
いるゲート酸化膜を除去する（第３図）。
次に、熱酸化して除去されたゲート酸化膜を再
び形成するとともに多結晶シリコンの下部電極配
線１５の露出した側面をシリコン酸化膜で覆う
（第４図）。
び形成するとともに多結晶シリコンの下部電極配
線１５の露出した側面をシリコン酸化膜で覆う
（第４図）。
再び多結晶シリコン層を設け、選択除去して上
部電極配線１９を設ける。前と同様に熱酸化して
除去されたゲート酸化膜を再び形成するとともに
多結晶シリコンの上部電極配線１９の表面にシリ
コン酸化膜２０を設ける（第５図）。
部電極配線１９を設ける。前と同様に熱酸化して
除去されたゲート酸化膜を再び形成するとともに
多結晶シリコンの上部電極配線１９の表面にシリ
コン酸化膜２０を設ける（第５図）。
次に、全表面からリンを熱拡散するとゲート酸
化膜１３は厚さが薄いのでこの部分を通つてシリ
コン基板１１にリンが拡散してN+層１２が形成
されると同時にシリコン窒化膜１７の露出した部
分とシリコン酸化膜１３，１４，１６，２０の露
出した部分の表面層がリンガラス膜１８に変換さ
れる（第６図） リンガラス膜１８、シリコン酸化膜１４，１
６，２０を弗化水素系の腐蝕液で選択開口した
後、アルミニウムを蒸着、選択除去して外部配線
２１，２２，２３を形成することにより第２図に
示した半導体集積回路装置が形成される。
化膜１３は厚さが薄いのでこの部分を通つてシリ
コン基板１１にリンが拡散してN+層１２が形成
されると同時にシリコン窒化膜１７の露出した部
分とシリコン酸化膜１３，１４，１６，２０の露
出した部分の表面層がリンガラス膜１８に変換さ
れる（第６図） リンガラス膜１８、シリコン酸化膜１４，１
６，２０を弗化水素系の腐蝕液で選択開口した
後、アルミニウムを蒸着、選択除去して外部配線
２１，２２，２３を形成することにより第２図に
示した半導体集積回路装置が形成される。
上記実施例はＰ型シリコン基板を使用した例に
ついて説明したが、伝導型を逆にしても同様な効
果をもつ半導体装置が得られることは勿論であ
る。
ついて説明したが、伝導型を逆にしても同様な効
果をもつ半導体装置が得られることは勿論であ
る。
第１図は従来の多層電極配線を有する半導体集
積回路装置の１例の断面図、第２図は本発明によ
つて得られた多層電極配線を有する半導体集積回
路装置の１実施例の断面図、第３図乃至第６図
は、第２図の半導体集積回路装置の製造方法の主
な製造工程における断面図である。 １……Ｐ型シリコン基板、２……ゲート酸化
膜、３……フイールド酸化膜、４……多結晶シリ
コンの第１電極配線、５……シリコン酸化膜、６
……多結晶シリコンの第２電極配線、７……シリ
コン酸化膜、８，９……外部配線、１１……Ｐ型
シリコン基板、１２……N+層、１３……ゲート
酸化膜、１４……フイールド酸化膜、１５……多
結晶シリコンの第１電極配線、１６……シリコン
酸化膜、１７……シリコン窒化膜、１８……リン
ガラス膜、１９……多結晶シリコンの第２電極配
線、２０……シリコン酸化膜、２１，２２，２３
……外部配線。
積回路装置の１例の断面図、第２図は本発明によ
つて得られた多層電極配線を有する半導体集積回
路装置の１実施例の断面図、第３図乃至第６図
は、第２図の半導体集積回路装置の製造方法の主
な製造工程における断面図である。 １……Ｐ型シリコン基板、２……ゲート酸化
膜、３……フイールド酸化膜、４……多結晶シリ
コンの第１電極配線、５……シリコン酸化膜、６
……多結晶シリコンの第２電極配線、７……シリ
コン酸化膜、８，９……外部配線、１１……Ｐ型
シリコン基板、１２……N+層、１３……ゲート
酸化膜、１４……フイールド酸化膜、１５……多
結晶シリコンの第１電極配線、１６……シリコン
酸化膜、１７……シリコン窒化膜、１８……リン
ガラス膜、１９……多結晶シリコンの第２電極配
線、２０……シリコン酸化膜、２１，２２，２３
……外部配線。
Claims (1)
- １ 半導体基板上の絶縁膜の上に第１の多結晶シ
リコン層、シリコン酸化膜およびシリコン窒化膜
を順次積層形成する工程と、前記シリコン窒化
膜、シリコン酸化膜および第１の多結晶シリコン
層を選択除去法にて所定形状にパターニングし、
前記第１の多結晶シリコン層の側面を露出せしめ
る工程と、熱酸化処理を施すことにより前記露出
せる第１の多結晶シリコン層の側面に熱酸化膜を
形成する工程と、前記シリコン窒化膜を介して前
記パターニングされた第１の多結晶シリコン層と
重畳しかつ前記パターニングされた第１の多結晶
シリコン層が存在しない半導体基板上の絶縁膜の
上を延在せる第２の多結晶シリコン層を形成する
工程とを有することを特徴とする半導体集積回路
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054136A JPS58180041A (ja) | 1983-03-30 | 1983-03-30 | 判導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054136A JPS58180041A (ja) | 1983-03-30 | 1983-03-30 | 判導体集積回路装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3550176A Division JPS52117591A (en) | 1976-03-30 | 1976-03-30 | Semiconductor integrating circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58180041A JPS58180041A (ja) | 1983-10-21 |
| JPS6145859B2 true JPS6145859B2 (ja) | 1986-10-09 |
Family
ID=12962159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054136A Granted JPS58180041A (ja) | 1983-03-30 | 1983-03-30 | 判導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58180041A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669071B2 (ja) * | 1986-09-05 | 1994-08-31 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1983
- 1983-03-30 JP JP58054136A patent/JPS58180041A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58180041A (ja) | 1983-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633555B2 (ja) | 半導体装置の製造方法 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPH04242938A (ja) | 半導体装置およびその製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| KR100256799B1 (ko) | 반도체소자의 콘택제조방법 | |
| KR100190521B1 (ko) | 디램 (dram) 소자의 적층형 캐패시터 제조 방법 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS6029224B2 (ja) | 半導体集積回路装置 | |
| JPS6057705B2 (ja) | 半導体集積回路装置 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPH06216130A (ja) | 高集積半導体接続装置の製造方法 | |
| JPH09139478A (ja) | 半導体記憶装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 |