JPH0669071B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669071B2 JPH0669071B2 JP61210238A JP21023886A JPH0669071B2 JP H0669071 B2 JPH0669071 B2 JP H0669071B2 JP 61210238 A JP61210238 A JP 61210238A JP 21023886 A JP21023886 A JP 21023886A JP H0669071 B2 JPH0669071 B2 JP H0669071B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon oxide
- resistant insulating
- oxidation resistant
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にダイナミッ
クメモリー型ICのような複数の多結晶シリコン層を有す
る半導体装置の製造方法に関する。
クメモリー型ICのような複数の多結晶シリコン層を有す
る半導体装置の製造方法に関する。
従来の半導体装置の製造、特にダイナミックメモリー型
ICの製造においては、容量部の誘導体膜として第一のシ
リコン酸化膜と耐酸化性絶縁膜とを形成，被着する工程
と、それらの膜の上に容量用電極となる第一の多結晶シ
リコン層を堆積し所望の形状に加工する工程と、前記多
結晶シリコン層の上面および側面を第二のシリコン酸化
膜で覆う工程と、前記多結晶シリコン層が設けられない
領域の前記耐酸化性絶縁膜を除去する工程と、ゲート電
極となる第二の多結晶シリコン層を堆積する工程とを含
み行われていた。
ICの製造においては、容量部の誘導体膜として第一のシ
リコン酸化膜と耐酸化性絶縁膜とを形成，被着する工程
と、それらの膜の上に容量用電極となる第一の多結晶シ
リコン層を堆積し所望の形状に加工する工程と、前記多
結晶シリコン層の上面および側面を第二のシリコン酸化
膜で覆う工程と、前記多結晶シリコン層が設けられない
領域の前記耐酸化性絶縁膜を除去する工程と、ゲート電
極となる第二の多結晶シリコン層を堆積する工程とを含
み行われていた。
かかる従来の製造方法を第２図（ａ），（ｂ）を参照し
て説明する。
て説明する。
第２図（ａ），（ｂ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体装置の断面
図である。
一例を説明するための工程順に示した半導体装置の断面
図である。
第２図（ａ）に示すように、半導体基板11上に第一のシ
リコン酸化膜12と耐酸化性絶縁膜13とを形成，被着す
る。次に、耐酸化性絶縁膜13の上に容量用電極となる第
一の多結晶シリコン層14を堆積し，しかる後に必要部分
を残し他をエッチングして除去する。次に、シリコン層
14の上面部および側面部を第二のシリコン酸化膜15で覆
い、しかる後シリコン層14が除去された領域の耐酸化性
絶縁膜13を湿式法で除去する。このとき、耐酸化性絶縁
膜13をエッチング液に漬け過ぎると、シリコン層14の底
面の一部がオーバーハング領域16となって露出しやすく
なる。
リコン酸化膜12と耐酸化性絶縁膜13とを形成，被着す
る。次に、耐酸化性絶縁膜13の上に容量用電極となる第
一の多結晶シリコン層14を堆積し，しかる後に必要部分
を残し他をエッチングして除去する。次に、シリコン層
14の上面部および側面部を第二のシリコン酸化膜15で覆
い、しかる後シリコン層14が除去された領域の耐酸化性
絶縁膜13を湿式法で除去する。このとき、耐酸化性絶縁
膜13をエッチング液に漬け過ぎると、シリコン層14の底
面の一部がオーバーハング領域16となって露出しやすく
なる。
次に、第２図（ｂ）に示すように、耐酸化性絶縁膜13を
除去して露出した第一のシリコン酸化膜12と第二のシリ
コン酸化膜15との上にゲート電極となる第二の多結晶シ
リコン層18を堆積し、しかる後電極等を形成して半導体
装置を製造している。
除去して露出した第一のシリコン酸化膜12と第二のシリ
コン酸化膜15との上にゲート電極となる第二の多結晶シ
リコン層18を堆積し、しかる後電極等を形成して半導体
装置を製造している。
上述した従来の半導体装置の製造方法によれば、容量電
極用の多結晶シリコン層14設けられていない耐酸化性絶
縁膜13を湿式法で除去していたため、第一の多結晶シリ
コン層14にオーバーハング領域16が発生しやすくなる。
極用の多結晶シリコン層14設けられていない耐酸化性絶
縁膜13を湿式法で除去していたため、第一の多結晶シリ
コン層14にオーバーハング領域16が発生しやすくなる。
従って、ゲート電極用の第二の多結晶シリコン層18を堆
積すると、耐酸化性絶縁膜13と第二のシリコン酸化膜15
との分離している個所で第一の多結晶シリコン層14と第
二の多結晶シリコン層18が導通してしまうという欠点が
あった。
積すると、耐酸化性絶縁膜13と第二のシリコン酸化膜15
との分離している個所で第一の多結晶シリコン層14と第
二の多結晶シリコン層18が導通してしまうという欠点が
あった。
本発明の目的は、従来のかかる多結晶シリコン層間の結
合により電極間の短絡を防ぐ様にした半導体装置の製造
方法を提供することにある。
合により電極間の短絡を防ぐ様にした半導体装置の製造
方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板上に第一
のシリコン酸化膜を形成しこのシリコン酸化膜上に第一
の耐酸化性絶縁膜を被着する工程と、前記第一の耐酸化
性絶縁膜上に選択的に容量用電極を形成するための第一
の多結晶シリコン層を堆積しこの多結晶シリコン層の上
面および側面に熱酸化法により第二のシリコン酸化膜を
形成する工程と、前記第一の多結晶シリコン層が堆積さ
れていない前記第一の耐酸化性絶縁膜上と前記第二のシ
リコン酸化膜上とに第二の耐酸化性絶縁膜を被着する工
程と、前記多結晶シリコン層の側面部に第二のシリコン
酸化膜上にのみ第二の耐酸化性絶縁膜を前記第一の耐酸
化性絶縁膜と結合するように残し他を除去する工程と、
前記第一の耐酸化性絶縁膜を除去された第一のシリコン
酸化膜上と前記第二のシリコン酸化膜上および前記残さ
れた第二の耐酸化性絶縁膜上にゲート電極を形成するた
めの第二の多結晶シリコン層を堆積する工程とを含んで
構成される。
のシリコン酸化膜を形成しこのシリコン酸化膜上に第一
の耐酸化性絶縁膜を被着する工程と、前記第一の耐酸化
性絶縁膜上に選択的に容量用電極を形成するための第一
の多結晶シリコン層を堆積しこの多結晶シリコン層の上
面および側面に熱酸化法により第二のシリコン酸化膜を
形成する工程と、前記第一の多結晶シリコン層が堆積さ
れていない前記第一の耐酸化性絶縁膜上と前記第二のシ
リコン酸化膜上とに第二の耐酸化性絶縁膜を被着する工
程と、前記多結晶シリコン層の側面部に第二のシリコン
酸化膜上にのみ第二の耐酸化性絶縁膜を前記第一の耐酸
化性絶縁膜と結合するように残し他を除去する工程と、
前記第一の耐酸化性絶縁膜を除去された第一のシリコン
酸化膜上と前記第二のシリコン酸化膜上および前記残さ
れた第二の耐酸化性絶縁膜上にゲート電極を形成するた
めの第二の多結晶シリコン層を堆積する工程とを含んで
構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体装置の断面図である。
めの工程順に示した半導体装置の断面図である。
第１図（ａ）に示すように、本発明においても半導体基
板１上に第一のシリコン酸化膜２と第一の耐酸化性絶縁
膜３とを形成，被着し、次に第一の耐酸化性絶縁膜３の
上に容量用電極となる第一の多結晶シリコン層４を堆積
し、次に必要部分を残し他をエッチングして除去し、次
に多結晶シリコン層４の上面部および側面部を第二のシ
リコン酸化膜５で覆う工程までは従来と同様である。
板１上に第一のシリコン酸化膜２と第一の耐酸化性絶縁
膜３とを形成，被着し、次に第一の耐酸化性絶縁膜３の
上に容量用電極となる第一の多結晶シリコン層４を堆積
し、次に必要部分を残し他をエッチングして除去し、次
に多結晶シリコン層４の上面部および側面部を第二のシ
リコン酸化膜５で覆う工程までは従来と同様である。
本実施例においては、第二のシリコン酸化膜５を形成す
る際に熱酸化法を用いると、第一の耐酸化性絶縁膜３と
の境界部近傍の第二のシリコン酸化膜５にくびれ領域６
が生ずる。この段階では、従来行っていた第一の多結晶
シリコン層４が設けられない領域における第一の耐酸化
性絶縁膜３の除去は行わない。
る際に熱酸化法を用いると、第一の耐酸化性絶縁膜３と
の境界部近傍の第二のシリコン酸化膜５にくびれ領域６
が生ずる。この段階では、従来行っていた第一の多結晶
シリコン層４が設けられない領域における第一の耐酸化
性絶縁膜３の除去は行わない。
次に、第１図（ｂ）に示すように、第一の耐酸化性絶縁
膜３および第二のシリコン酸化膜５の上に、第二の耐酸
化性絶縁膜７を被着する。この第二の耐酸化性絶縁膜７
の被着により、くびれ領域６は充分に埋込まれる。
膜３および第二のシリコン酸化膜５の上に、第二の耐酸
化性絶縁膜７を被着する。この第二の耐酸化性絶縁膜７
の被着により、くびれ領域６は充分に埋込まれる。
次に、第１図（ｃ）に示すように、第二のシリコン酸化
膜５の上面部および第一の多結晶シリコン層４の堆積さ
れていない第一の耐酸化性絶縁膜３の上の第二の耐酸化
性絶縁膜７に対し反応性イオン・エッチング法（RIE
法）等を施し、第二のシリコン酸化膜５の側面部上の第
二の耐酸化性絶縁膜部分のみを残すようにエッチングす
る。次に、湿式エッチング法により、第一の多結晶シリ
コン層４が設けられていない第一のシリコン酸化膜２上
の第一の耐酸化性絶縁膜３を除去する。この第一の耐酸
化性絶縁膜３を除去しても、第二のシリコン酸化膜５に
形成されたくびれ領域６は第二の耐酸化性絶縁膜７が第
一の耐酸化性絶縁膜３と結合するため充分に保護され
る。
膜５の上面部および第一の多結晶シリコン層４の堆積さ
れていない第一の耐酸化性絶縁膜３の上の第二の耐酸化
性絶縁膜７に対し反応性イオン・エッチング法（RIE
法）等を施し、第二のシリコン酸化膜５の側面部上の第
二の耐酸化性絶縁膜部分のみを残すようにエッチングす
る。次に、湿式エッチング法により、第一の多結晶シリ
コン層４が設けられていない第一のシリコン酸化膜２上
の第一の耐酸化性絶縁膜３を除去する。この第一の耐酸
化性絶縁膜３を除去しても、第二のシリコン酸化膜５に
形成されたくびれ領域６は第二の耐酸化性絶縁膜７が第
一の耐酸化性絶縁膜３と結合するため充分に保護され
る。
次に、第１図（ｄ）に示すように、ゲート電極を形成す
るための第二の多結晶シリコン層８を堆積し、しかる後
電極等を形成して半導体装置を製造している。
るための第二の多結晶シリコン層８を堆積し、しかる後
電極等を形成して半導体装置を製造している。
このように、第二の多結晶シリコン層８を堆積しても、
このシリコン層８が前記二つの耐酸化性絶縁膜3,7によ
り第一の多結晶シリコン層４と導通する問題はなくな
る。
このシリコン層８が前記二つの耐酸化性絶縁膜3,7によ
り第一の多結晶シリコン層４と導通する問題はなくな
る。
以上説明したように、本発明は第一の多結晶シリコン層
の側面部に第二の耐酸化性絶縁膜を形成し前記多結晶シ
リコン層の下面に設けられている第一の耐酸化性絶縁膜
と結合するように形成することにより、ゲート電極部を
形成するための複数の多結晶シリコン層間が導通してし
まう問題を解決する半導体装置を得られる効果がある。
の側面部に第二の耐酸化性絶縁膜を形成し前記多結晶シ
リコン層の下面に設けられている第一の耐酸化性絶縁膜
と結合するように形成することにより、ゲート電極部を
形成するための複数の多結晶シリコン層間が導通してし
まう問題を解決する半導体装置を得られる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体装置の断面図、第２図
（ａ），（ｂ）は従来の一例を説明するための工程順に
示した半導体装置の断面図である。 １……半導体基板、２……第一のシリコン酸化膜、３…
…第一の耐酸化性絶縁膜、４……第一の多結晶シリコン
層、５……第二のシリコン酸化膜、６……くびれ領域、
７……第二の耐酸化性絶縁膜、８……第二の多結晶シリ
コン層。
めの工程順に示した半導体装置の断面図、第２図
（ａ），（ｂ）は従来の一例を説明するための工程順に
示した半導体装置の断面図である。 １……半導体基板、２……第一のシリコン酸化膜、３…
…第一の耐酸化性絶縁膜、４……第一の多結晶シリコン
層、５……第二のシリコン酸化膜、６……くびれ領域、
７……第二の耐酸化性絶縁膜、８……第二の多結晶シリ
コン層。
Claims (1)
- 【請求項１】半導体基板上に第一のシリコン酸化膜を形
成しこのシリコン酸化膜上に第一の耐酸化性絶縁膜を被
着する工程と、前記第一の耐酸化性絶縁膜上に選択的に
容量用電極を形成するための第一の多結晶シリコン層を
堆積しこの多結晶シリコン層の上面および側面に熱酸化
法により第二のシリコン酸化膜を形成する工程と、前記
第一の多結晶シリコン層が堆積されていない前記第一の
耐酸化性絶縁膜上と前記第二のシリコン酸化膜上とに第
二の耐酸化性絶縁膜を被着する工程と、前記多結晶シリ
コン層の側面部の第二のシリコン酸化膜上にのみ第二の
耐酸化性絶縁膜を前記第一の耐酸化性絶縁膜と結合する
ように残し他を除去する工程と、前記第一の耐酸化性絶
縁膜を除去された第一のシリコン酸化膜上と前記第二の
シリコン酸化膜上および前記残された第二の耐酸化性絶
縁膜上にゲート電極を形成するための第二の多結晶シリ
コン層を堆積する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210238A JPH0669071B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210238A JPH0669071B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365645A JPS6365645A (ja) | 1988-03-24 |
| JPH0669071B2 true JPH0669071B2 (ja) | 1994-08-31 |
Family
ID=16586068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210238A Expired - Lifetime JPH0669071B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669071B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561546A (en) * | 1979-06-15 | 1981-01-09 | Mitsubishi Electric Corp | Manufacture of integrated circuit device |
| JPS5687346A (en) * | 1979-12-18 | 1981-07-15 | Nec Corp | Manufacture of semiconductor device |
| JPS5882537A (ja) * | 1981-11-10 | 1983-05-18 | Matsushita Electronics Corp | 半導体装置 |
| JPS58180041A (ja) * | 1983-03-30 | 1983-10-21 | Nec Corp | 判導体集積回路装置の製造方法 |
| JPS6076145A (ja) * | 1983-10-03 | 1985-04-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1986
- 1986-09-05 JP JP61210238A patent/JPH0669071B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365645A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006982B1 (ko) | 전하저장전극 제조방법 | |
| US5602052A (en) | Method of forming dummy island capacitor | |
| JPH0669071B2 (ja) | 半導体装置の製造方法 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS6151918A (ja) | 半導体装置の製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JP3043493B2 (ja) | 半導体装置の製造方法 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6136949A (ja) | 多層配線方法 | |
| JPS59141231A (ja) | 半導体装置の製造方法 | |
| JPS641055B2 (ja) | ||
| JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
| JPH0122989B2 (ja) | ||
| JPH03217022A (ja) | 半導体装置 | |
| JPS59194432A (ja) | 半導体装置の製造方法 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS5863158A (ja) | 半導体装置の製造方法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 |