JP2900477B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2900477B2 JP2900477B2 JP4615490A JP4615490A JP2900477B2 JP 2900477 B2 JP2900477 B2 JP 2900477B2 JP 4615490 A JP4615490 A JP 4615490A JP 4615490 A JP4615490 A JP 4615490A JP 2900477 B2 JP2900477 B2 JP 2900477B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- wiring layer
- wiring layers
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体装
置の配線層と開孔部の形成方法に関する。
置の配線層と開孔部の形成方法に関する。
従来、例えば３層の配線層からなる半導体装置におい
て、上層の配線層の挟まれた領域に下層の配線層に対す
る開孔部（コンタクトホール）を形成し、下層の配線層
からの引き出し電極を形成するには、第３図（ａ）〜
（ｄ）の工程順の縦断面図に示すような方法がとられて
いた。
て、上層の配線層の挟まれた領域に下層の配線層に対す
る開孔部（コンタクトホール）を形成し、下層の配線層
からの引き出し電極を形成するには、第３図（ａ）〜
（ｄ）の工程順の縦断面図に示すような方法がとられて
いた。
まず、第３図（ａ）に示すように、一導電型の半導体
基板１の表面に、逆導電型の不純物拡散領域による第１
の配線層2,2aを形成する。ここで、第３図（ａ）では煩
雑さを避けるため第１の配線層としては２個のみ表示し
たが、第１の配線層は複数個からなり、所定の間隔で設
けられている。続いて、第１の配線層2,2aに挟まれた領
域に、半導体基板１および第１の配線層と絶縁された例
えば多結晶シリコン膜からなる複数個の第２の配線層3,
3a,3bを形成する。次に、第２の配線層を絶縁する目的
で、第１の配線層2,2a上および第２の配線層3,3a,3bの
表面に第１の絶縁膜を形成する。更に、第１の配線層2,
2aの所定領域の表面を露出するために、第１の配線層2,
2aの所定領域表面上の第１の絶縁膜を除去する。これに
より、第１の絶縁膜は第２の配線層3,3a,3bの表面上の
第１の絶縁膜4,4a,4bに分割される。その後、導電性薄
膜５を表面前面に形成する。
基板１の表面に、逆導電型の不純物拡散領域による第１
の配線層2,2aを形成する。ここで、第３図（ａ）では煩
雑さを避けるため第１の配線層としては２個のみ表示し
たが、第１の配線層は複数個からなり、所定の間隔で設
けられている。続いて、第１の配線層2,2aに挟まれた領
域に、半導体基板１および第１の配線層と絶縁された例
えば多結晶シリコン膜からなる複数個の第２の配線層3,
3a,3bを形成する。次に、第２の配線層を絶縁する目的
で、第１の配線層2,2a上および第２の配線層3,3a,3bの
表面に第１の絶縁膜を形成する。更に、第１の配線層2,
2aの所定領域の表面を露出するために、第１の配線層2,
2aの所定領域表面上の第１の絶縁膜を除去する。これに
より、第１の絶縁膜は第２の配線層3,3a,3bの表面上の
第１の絶縁膜4,4a,4bに分割される。その後、導電性薄
膜５を表面前面に形成する。
次に、第３図（ｂ）に示すように、フォトリソグラフ
ィ法により、導電性薄膜５が少なくとも第１の配線層2,
2aの所定領域表面上を覆い、かつ、その一部が第２の配
線層3,3a,3bの表面上に延在して覆うに残留させ、他の
領域の導電性薄膜５はエッチング除去する。その結果、
残留した導電性薄膜（以下、パッドと称す）5a,5bが、
それぞれ第１の配線層2,2a上に選択的に形成される。続
いて、表面全面に層間絶縁膜６を形成し、パッド5a,5b
に達するように層間絶縁膜６の一部にコンタクトホール
を形成する。
ィ法により、導電性薄膜５が少なくとも第１の配線層2,
2aの所定領域表面上を覆い、かつ、その一部が第２の配
線層3,3a,3bの表面上に延在して覆うに残留させ、他の
領域の導電性薄膜５はエッチング除去する。その結果、
残留した導電性薄膜（以下、パッドと称す）5a,5bが、
それぞれ第１の配線層2,2a上に選択的に形成される。続
いて、表面全面に層間絶縁膜６を形成し、パッド5a,5b
に達するように層間絶縁膜６の一部にコンタクトホール
を形成する。
次に、第３図（ｃ）に示すように、第１の配線層2,2a
上のパッド5a,5b上のコンタクトホール内に、それぞれ
例えばタングステンの選択気相成長による引き出し電極
7,7aを形成する。
上のパッド5a,5b上のコンタクトホール内に、それぞれ
例えばタングステンの選択気相成長による引き出し電極
7,7aを形成する。
最後に、それぞれの引き出し電極7,7aと接続する第３
の配線層9,9aを形成し、第３図（ｄ）に示す構造の半導
体装置を得る。
の配線層9,9aを形成し、第３図（ｄ）に示す構造の半導
体装置を得る。
上述した従来の半導体装置の製造方法は、コンタクト
ホールの形成前にパッドを形成しているため、コンタク
トホールがパッド5aよりも左側にはみだして開口された
場合、極端な例では第４図の縦断面図に示すように、コ
ンタクトホールが第１の絶縁膜４にかかって形成され、
この部分の第１の絶縁膜４もコンタクトホール形成時に
エッチング除去されることから、タングステンの選択気
相成長による引き出し電極７により第１の配線層２と第
２の配線層３とが電気的にショートすることになるとい
う欠点を有していた。
ホールの形成前にパッドを形成しているため、コンタク
トホールがパッド5aよりも左側にはみだして開口された
場合、極端な例では第４図の縦断面図に示すように、コ
ンタクトホールが第１の絶縁膜４にかかって形成され、
この部分の第１の絶縁膜４もコンタクトホール形成時に
エッチング除去されることから、タングステンの選択気
相成長による引き出し電極７により第１の配線層２と第
２の配線層３とが電気的にショートすることになるとい
う欠点を有していた。
また、パッドの面積を必要以上に広く設定することに
よりこの現象を避けるという方法がとられたが、これが
半導体装置の高密度高集積化の妨げとなっていた。
よりこの現象を避けるという方法がとられたが、これが
半導体装置の高密度高集積化の妨げとなっていた。
本発明の半導体装置の製造方法は、第1,第２の配線層
を形成する工程と、第1,第２の配線層を覆って第１の絶
縁膜を形成する工程と、第１の配線層上の所定領域の第
１の絶縁膜に第１の開孔部を設けてから全面に導電性薄
膜を形成する工程と、表面に層間絶縁膜を形成して第１
の配線層上の導電性薄膜の表面に達する第２の開孔部を
設ける工程と、第２の開孔部に導電性物質を埋設する工
程と、第２の開孔部および第２の開孔部近傍からなる領
域以外の層間絶縁膜および導電性薄膜を除去する工程と
を有している。
を形成する工程と、第1,第２の配線層を覆って第１の絶
縁膜を形成する工程と、第１の配線層上の所定領域の第
１の絶縁膜に第１の開孔部を設けてから全面に導電性薄
膜を形成する工程と、表面に層間絶縁膜を形成して第１
の配線層上の導電性薄膜の表面に達する第２の開孔部を
設ける工程と、第２の開孔部に導電性物質を埋設する工
程と、第２の開孔部および第２の開孔部近傍からなる領
域以外の層間絶縁膜および導電性薄膜を除去する工程と
を有している。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための工程順の縦断面図である。
するための工程順の縦断面図である。
まず、第１図（ａ）に示すように、一導電型の半導体
基板１の表面に、逆導電型の不純物拡散領域による第１
の配線層2,2aを形成する。ここで、第１図（ａ）では煩
雑さを避けるため第１の配線層としては２個のみ表示し
たが、第１の配線層は複数個からなり、所定の間隔を設
けられている。続いて、第１の配線層2,2aに挟まれた領
域に、半導体基板１および第１の配線層と絶縁された例
えば膜厚400nmの多結晶シリコン膜からなる複数個の第
２の配線層3,3a,3bを形成する。次に、第２の配線層を
絶縁する目的で、第１の配線層2,2a上および第２の配線
層3,3a,3bの表面に第１の絶縁膜を形成する。更に、第
１の配線層2,2aの所定領域の表面を露出するために、第
１の配線層2,2aの所定領域表面上の第１の絶縁膜を除去
し、第１のコンタクトホールを形成する。これにより、
第１の絶縁膜は第２の配線層3,3a,3bの表面上の第１の
絶縁膜4,4a,4bに分割される。その後、約200nmの膜厚の
導電性薄膜５を表面全面に形成する。
基板１の表面に、逆導電型の不純物拡散領域による第１
の配線層2,2aを形成する。ここで、第１図（ａ）では煩
雑さを避けるため第１の配線層としては２個のみ表示し
たが、第１の配線層は複数個からなり、所定の間隔を設
けられている。続いて、第１の配線層2,2aに挟まれた領
域に、半導体基板１および第１の配線層と絶縁された例
えば膜厚400nmの多結晶シリコン膜からなる複数個の第
２の配線層3,3a,3bを形成する。次に、第２の配線層を
絶縁する目的で、第１の配線層2,2a上および第２の配線
層3,3a,3bの表面に第１の絶縁膜を形成する。更に、第
１の配線層2,2aの所定領域の表面を露出するために、第
１の配線層2,2aの所定領域表面上の第１の絶縁膜を除去
し、第１のコンタクトホールを形成する。これにより、
第１の絶縁膜は第２の配線層3,3a,3bの表面上の第１の
絶縁膜4,4a,4bに分割される。その後、約200nmの膜厚の
導電性薄膜５を表面全面に形成する。
次に、第１図（ｂ）に示すように、表面全面に層間絶
縁膜６を形成し、第１の配線層2,2a上の所定領域を含む
導電性薄膜５上の所定領域の層間絶縁膜６を除去して第
２のコンタクトホールを形成し、第２のコンタクトホー
ル内に例えばタングステンの選択気相成長による引き出
し電極7,7aを形成する。
縁膜６を形成し、第１の配線層2,2a上の所定領域を含む
導電性薄膜５上の所定領域の層間絶縁膜６を除去して第
２のコンタクトホールを形成し、第２のコンタクトホー
ル内に例えばタングステンの選択気相成長による引き出
し電極7,7aを形成する。
次に、第１図（ｃ）に示すように、引き出し電極7,7a
を含む所定領域を覆うマスク材８をフォトリソグラフィ
法により形成し、マスク材８をマスクにしてこれに覆わ
れていない領域の層間絶縁膜6,導電性薄膜５を順次エッ
チング除去し、引き出し電極7,7a下に導電性薄膜５から
なるパッド5a,5bを形成する。
を含む所定領域を覆うマスク材８をフォトリソグラフィ
法により形成し、マスク材８をマスクにしてこれに覆わ
れていない領域の層間絶縁膜6,導電性薄膜５を順次エッ
チング除去し、引き出し電極7,7a下に導電性薄膜５から
なるパッド5a,5bを形成する。
最後に、マスク材８を除去した後それぞれの引き出し
電極7,7aと接続する第３の配線層9,9aを形成し、第１図
（ｄ）に示す構造の半導体装置を得る。
電極7,7aと接続する第３の配線層9,9aを形成し、第１図
（ｄ）に示す構造の半導体装置を得る。
第２図は本発明の第２の実施例を説明するための縦断
面図である。
面図である。
第１図の実施例においては、第１の配線層が半導体基
板１と逆導電型の不純物拡散領域により構成されていた
が、本実施例では、半導体基板１の表面上に形成された
フィールド絶縁膜10上に、所定の間隔で複数個の第１の
配線層が設けられている。
板１と逆導電型の不純物拡散領域により構成されていた
が、本実施例では、半導体基板１の表面上に形成された
フィールド絶縁膜10上に、所定の間隔で複数個の第１の
配線層が設けられている。
まず、半導体基板１の表面上にフィールド絶縁膜10を
形成し、フィールド絶縁膜10上に導電性膜よりなる複数
個の第１の配線層11,11aを所定の間隔で形成し、次に、
第１の配線層11,11aに挟まれた領域に半導体基板１およ
び第１の配線層と絶縁された例えば膜厚400nmの多結晶
シリコン膜からなる複数個の第２の配線層12,12a,12bを
形成する。これ以降の製造方法は、第１の実施例と同じ
である。
形成し、フィールド絶縁膜10上に導電性膜よりなる複数
個の第１の配線層11,11aを所定の間隔で形成し、次に、
第１の配線層11,11aに挟まれた領域に半導体基板１およ
び第１の配線層と絶縁された例えば膜厚400nmの多結晶
シリコン膜からなる複数個の第２の配線層12,12a,12bを
形成する。これ以降の製造方法は、第１の実施例と同じ
である。
以上説明したように本発明の半導体装置の製造方法
は、隣接した複数の上層配線層に挟まれた領域で下層配
線層からの引き出し電極を形成する場合、従来パッドの
形成をコンタクトホール開口の前に行なっていたのに対
してコンタクトホール開口の後にパッドの形成を行なう
ことにより、コンタクトホールがパッドの外にはみだし
て上層配線層と下層配線層とが電気的にショートすると
いう現象を避けることが可能となる。
は、隣接した複数の上層配線層に挟まれた領域で下層配
線層からの引き出し電極を形成する場合、従来パッドの
形成をコンタクトホール開口の前に行なっていたのに対
してコンタクトホール開口の後にパッドの形成を行なう
ことにより、コンタクトホールがパッドの外にはみだし
て上層配線層と下層配線層とが電気的にショートすると
いう現象を避けることが可能となる。
また、本発明においてはパッドの面積がコンタクトホ
ールの面積により規定されることから、パッドの面積を
必要以上に大きくすることは不要となり、従来より小さ
なパッドが実現でき、このことから、高密度高集積化を
妨げてきた従来の原因を除去することが可能となる。
ールの面積により規定されることから、パッドの面積を
必要以上に大きくすることは不要となり、従来より小さ
なパッドが実現でき、このことから、高密度高集積化を
妨げてきた従来の原因を除去することが可能となる。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順の縦断面図、第２図は本発明の第２の実
施例を説明するための縦断面図、第３図（ａ）〜（ｄ）
は従来の半導体装置の製造方法を説明するための工程順
の縦断面図、第４図は従来の半導体装置の製造方法の欠
点を説明するための縦断面図である。 １…半導体基板、2,2a,11,11a…第１の配線層、3,3a,3
b,12,12a,12b…第２の配線層、4,4a,4b…第１の絶縁
膜、５…導電性薄膜、5a,5b…パッド、６…層間絶縁
膜、7,7a…引き出し電極、８…マスク材、9.9a…第３の
配線層、10…フィールド絶縁膜。
るための工程順の縦断面図、第２図は本発明の第２の実
施例を説明するための縦断面図、第３図（ａ）〜（ｄ）
は従来の半導体装置の製造方法を説明するための工程順
の縦断面図、第４図は従来の半導体装置の製造方法の欠
点を説明するための縦断面図である。 １…半導体基板、2,2a,11,11a…第１の配線層、3,3a,3
b,12,12a,12b…第２の配線層、4,4a,4b…第１の絶縁
膜、５…導電性薄膜、5a,5b…パッド、６…層間絶縁
膜、7,7a…引き出し電極、８…マスク材、9.9a…第３の
配線層、10…フィールド絶縁膜。
Claims (2)
- 【請求項１】一導電型の半導体基板の表面に所定の間隔
で逆導電型の不純物拡散領域からなる複数個の第１の配
線層を形成する工程と、前記第１の配線層に挟まれた領
域に前記半導体基板および前記第１の配線層と絶縁され
た第２の配線層を形成する工程と、前記第１の配線層お
よび前記第２の配線層を覆って第１の絶縁膜を形成する
工程と、前記第１の配線層上の所定領域の前記第１の絶
縁膜に第１の開孔部を設ける工程と、前記第１の開孔部
および前記第１の絶縁膜を覆って導電性薄膜を形成する
工程と、前記導電性薄膜の表面に層間絶縁膜を形成する
工程と、前記第１の配線層上の前記層間絶縁膜に前記導
電性薄膜の表面に達する第２の開孔部を設ける工程と、
前記第２の開孔部に導電性物質を埋設する工程と、前記
第２の開孔部および前記第２の開孔部近傍からなる領域
以外の前記層間絶縁膜および前記導電性薄膜を除去する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】一導電型の半導体基板の表面に所定の間隔
で逆導電型の不純物拡散領域からなる複数個の第１の配
線層を形成する工程に代えて、一導電型の半導体基板の
表面上にフィールド絶縁膜を介して所定の間隔で複数個
の第１の配線層を形成する工程を有することを特徴とす
る請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4615490A JP2900477B2 (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4615490A JP2900477B2 (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03248445A JPH03248445A (ja) | 1991-11-06 |
| JP2900477B2 true JP2900477B2 (ja) | 1999-06-02 |
Family
ID=12739072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4615490A Expired - Lifetime JP2900477B2 (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900477B2 (ja) |
-
1990
- 1990-02-26 JP JP4615490A patent/JP2900477B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03248445A (ja) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03179763A (ja) | アンチヒューズ構造とそれを形成する方法 | |
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JP2924088B2 (ja) | 半導体装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP2792089B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| JPH08306784A (ja) | 半導体装置およびその製造方法 | |
| KR19990078099A (ko) | 반도체장치 및 그 제조방법 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JP3549690B2 (ja) | 縦型半導体素子 | |
| JPH01289142A (ja) | 垂直配線構造 | |
| JP2618479B2 (ja) | 半導体素子の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH0234928A (ja) | 半導体装置の製造方法 | |
| JPH0770718B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03248537A (ja) | 半導体装置の製造方法 | |
| JPS5821861A (ja) | 半導体記憶装置 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JPS59194432A (ja) | 半導体装置の製造方法 | |
| JPS6239823B2 (ja) |