JPH0234928A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0234928A JPH0234928A JP18498288A JP18498288A JPH0234928A JP H0234928 A JPH0234928 A JP H0234928A JP 18498288 A JP18498288 A JP 18498288A JP 18498288 A JP18498288 A JP 18498288A JP H0234928 A JPH0234928 A JP H0234928A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring
- tungsten
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法て関し、詳しくは多層の
配置線を有した半導体装置の製造方法に関する。
配置線を有した半導体装置の製造方法に関する。
従来の技術
従来の五42層配線の工、程j頃断面図を第2図に示し
、以下、その工程の説明を行う。尚、簡明化のために図
中にけム12層配線部のみを示し、あえてトランジスタ
ー頭載の断面は示していない。
、以下、その工程の説明を行う。尚、簡明化のために図
中にけム12層配線部のみを示し、あえてトランジスタ
ー頭載の断面は示していない。
まず、第2図(2L)に示すようだ、シリコン基板1上
に形成したトランクス゛りと1層めの配線3とを分離す
るだめの絶縁膜2をcvn法で形成した後。
に形成したトランクス゛りと1層めの配線3とを分離す
るだめの絶縁膜2をcvn法で形成した後。
11めの配線3であるム1合金漢(ここではム4膜中に
1にのS1@子を含んだムa合金膜を用いている)をス
パッタリング法により形成する。続いて、配線として必
要な領域のみを残し、也の領域をエツチング除去する。
1にのS1@子を含んだムa合金膜を用いている)をス
パッタリング法により形成する。続いて、配線として必
要な領域のみを残し、也の領域をエツチング除去する。
つぎに、1層めの配線3と2層めの配線8とを電気的だ
分離するだめの絶R@4をcvn法によシ形成する。そ
の後、第211ib)K示すように、フォトレジスト5
のパターンを用いて、絶琢膜4に1層めの配線3と2層
めの配線8とを接続するだめの孔であるコンタクトホー
ル6を形成する。その後、フォトレジスト6を除去する
。つぎに、第2図(0)’Ic示すように、2層めの配
線8をスパッタリング法だより形成する。
分離するだめの絶R@4をcvn法によシ形成する。そ
の後、第211ib)K示すように、フォトレジスト5
のパターンを用いて、絶琢膜4に1層めの配線3と2層
めの配線8とを接続するだめの孔であるコンタクトホー
ル6を形成する。その後、フォトレジスト6を除去する
。つぎに、第2図(0)’Ic示すように、2層めの配
線8をスパッタリング法だより形成する。
ただし、コンタクトホール6の底部の1層めの配線8の
表面ては、自然凌化嘆であるアルミナ(ム120. )
が存在するので、ムrによりスパッタエツチングを行す
、自然酸化摸を除去した後、連続して2層めの配線8を
形成した。疏いて、1層めの配線3の鳴会と同様て、配
線として必要な領域のみを残し、他はエツチング1余去
する。最後だ配線を保護するだめの保護膜9をcvn法
により形成し、2層配線の工程を終了する。
表面ては、自然凌化嘆であるアルミナ(ム120. )
が存在するので、ムrによりスパッタエツチングを行す
、自然酸化摸を除去した後、連続して2層めの配線8を
形成した。疏いて、1層めの配線3の鳴会と同様て、配
線として必要な領域のみを残し、他はエツチング1余去
する。最後だ配線を保護するだめの保護膜9をcvn法
により形成し、2層配線の工程を終了する。
発明が1解決しようとする課題
しかしながら、上記方法により、超LSIの2層配線を
行った場合、第2図に)K示すように、コンタクトホー
ル6の底部で、2層めの配線のステップカバレッジ特性
が悪いだめ、模写が薄くなって論る。そのため電流を流
しだ場合、最も折線(エレクトロマイブレーンコン不良
)LJい場所となり、配線の寿命が短く、信碩性上望ま
しからぬ事である。また、2層めのΣ線8上に形成した
保護@9のカバレッジ特性も、このコンタクトホール6
の所で最も悪いため、水分等の外部から浸入に対し弱く
、信頼性上問題となる。
行った場合、第2図に)K示すように、コンタクトホー
ル6の底部で、2層めの配線のステップカバレッジ特性
が悪いだめ、模写が薄くなって論る。そのため電流を流
しだ場合、最も折線(エレクトロマイブレーンコン不良
)LJい場所となり、配線の寿命が短く、信碩性上望ま
しからぬ事である。また、2層めのΣ線8上に形成した
保護@9のカバレッジ特性も、このコンタクトホール6
の所で最も悪いため、水分等の外部から浸入に対し弱く
、信頼性上問題となる。
課題を解決するだめの手段
]ンタクトホールを形成した直後に、コンタクトホール
部にタングステンを8沢的に形成し、コンタクトホール
の一部を埋め、続いて、コンタクトホールの形成を行う
時に用いたフォトレジストと、コンタクトホール部て形
成したタングステンをマスクにしてコンタクトホールの
上部の角をエツチングによシ取り除き、コンタクトホー
ル廻テーパーをつける。
部にタングステンを8沢的に形成し、コンタクトホール
の一部を埋め、続いて、コンタクトホールの形成を行う
時に用いたフォトレジストと、コンタクトホール部て形
成したタングステンをマスクにしてコンタクトホールの
上部の角をエツチングによシ取り除き、コンタクトホー
ル廻テーパーをつける。
作用
本発明は、2層めの配線と1層めの配線との接続を行う
コンタクトホールの底部で、2層めの配線の模写が薄く
なることを防ぎ、2層めの配5腺をコンタクトホール部
で平滑にすることにより、2層めの配線の信頼性を向上
させるとともに、保護膜のカバレッジ特性を良くシ、水
分等の外部からの浸入を防ぐ。
コンタクトホールの底部で、2層めの配線の模写が薄く
なることを防ぎ、2層めの配5腺をコンタクトホール部
で平滑にすることにより、2層めの配線の信頼性を向上
させるとともに、保護膜のカバレッジ特性を良くシ、水
分等の外部からの浸入を防ぐ。
実施例
本発明にかかるム12層配線技術を用いた半導体装置の
製造方法の一実施例を第1図を用いて説明する。尚、簡
明化のため1図中には五42層配線部のみを示し、あえ
てトランジスタ領域の断面は省略した。
製造方法の一実施例を第1図を用いて説明する。尚、簡
明化のため1図中には五42層配線部のみを示し、あえ
てトランジスタ領域の断面は省略した。
まず、第1,1(a)に示すように、シリコン基板1上
に形成したトランジスタと1層めの配線3とを分離する
ための享さ1μmの絶縁膜2をCVD法により形成した
後、厚さ1μmの1層めの配線3をスパッタリング法て
よシ形成する。続いて、配線として必要な領域のみを残
し、他の領域をエツチング1余去する。つぎに、1層め
の配線3と2層めの配@8を電気的に分離する。厚さ1
μmの絶縁膜4をcvn法により形成する。その後、第
1図(b)K示すようにフォトレジスト6のパターンを
用Aて、絶縁膜4に、1層めの1記線3と2層めの配線
8とを接続するためのコンタクトホール6を形成する。
に形成したトランジスタと1層めの配線3とを分離する
ための享さ1μmの絶縁膜2をCVD法により形成した
後、厚さ1μmの1層めの配線3をスパッタリング法て
よシ形成する。続いて、配線として必要な領域のみを残
し、他の領域をエツチング1余去する。つぎに、1層め
の配線3と2層めの配@8を電気的に分離する。厚さ1
μmの絶縁膜4をcvn法により形成する。その後、第
1図(b)K示すようにフォトレジスト6のパターンを
用Aて、絶縁膜4に、1層めの1記線3と2層めの配線
8とを接続するためのコンタクトホール6を形成する。
つぎに、反応ガスにWF6とH2を用い、CVD法によ
シタングステン7をコンタクトホール6に選択的に形成
し、コンタクトホール6を4〜乙 程!タングステン7
で埋める。続りで第1図に)に示すように、フォトレジ
スト6とタングステン7をマスクとして用いて、プラズ
マによるドライエツチングを行い、コンタクトホール6
の上部を弗設水4@液によシ余去し、コンタクトホール
6の上部にテーパーをつける。その後、フォトレジスト
6の:除去を行う。つぎに、第1図(d) K示すよう
に、厚さ1μmの2層めの配線8をスパッタリングにて
形成する。この場合、コンタクトホール6の表面はタン
グステン7であるため、自然酸化膜の発生はほとんどな
い。そのため、2層めの配線8の形成前【、ムrのスパ
ッタエツチングを行う必要はない。読いて、1層めの配
線の場合と同様に配線として必要な領域のみを残し、他
はエツチング除去する。最後て、配線を保護するための
厚さ1μmの保護膜9をCVD法により形成し、2層配
線の工程を終了する。
シタングステン7をコンタクトホール6に選択的に形成
し、コンタクトホール6を4〜乙 程!タングステン7
で埋める。続りで第1図に)に示すように、フォトレジ
スト6とタングステン7をマスクとして用いて、プラズ
マによるドライエツチングを行い、コンタクトホール6
の上部を弗設水4@液によシ余去し、コンタクトホール
6の上部にテーパーをつける。その後、フォトレジスト
6の:除去を行う。つぎに、第1図(d) K示すよう
に、厚さ1μmの2層めの配線8をスパッタリングにて
形成する。この場合、コンタクトホール6の表面はタン
グステン7であるため、自然酸化膜の発生はほとんどな
い。そのため、2層めの配線8の形成前【、ムrのスパ
ッタエツチングを行う必要はない。読いて、1層めの配
線の場合と同様に配線として必要な領域のみを残し、他
はエツチング除去する。最後て、配線を保護するための
厚さ1μmの保護膜9をCVD法により形成し、2層配
線の工程を終了する。
発明の効果
本発明だよれば、配線間同志を接、読するコンタクトホ
ールを形成した後、コンタクトホール部に選択的にタン
グステンを形成し、涜いて、コンタクトホールを形成す
る時に用いたフォトレジストとコンタクトホール内に形
成したタングステンとをマスクとして用い、コンタクト
ホール上部の角を取シ除き、コンタクトホールに自己整
合的((テーパーをつけることができる。そのため、コ
ンタクトホール部での上層の配線および保護膜のカバレ
ッジ特注が向上し、配置腺の信項性が大喝に向上する。
ールを形成した後、コンタクトホール部に選択的にタン
グステンを形成し、涜いて、コンタクトホールを形成す
る時に用いたフォトレジストとコンタクトホール内に形
成したタングステンとをマスクとして用い、コンタクト
ホール上部の角を取シ除き、コンタクトホールに自己整
合的((テーパーをつけることができる。そのため、コ
ンタクトホール部での上層の配線および保護膜のカバレ
ッジ特注が向上し、配置腺の信項性が大喝に向上する。
さらに、同実施例ではム12層配腺工厘につAて行った
場隆について説明したが1本発明は複枚の導電層を有す
る半導体装置金膜ておいて応用できるものである。
場隆について説明したが1本発明は複枚の導電層を有す
る半導体装置金膜ておいて応用できるものである。
第1図ra)〜(d)d本発明の一実施例((おける半
導体装置の製責工屋を説明するだめの工程J頃断面図。 第2図(a)〜(c)は従来の技術を説明するための工
租順断面図である。 1・・・・シリコン基板、2・・・・絶禄摸、3・・・
・・・1層めの配線、4・・・・・・P3縁模、5・・
・・・・フォトレジスト、6・・・・・・コンタクトホ
ール、7・・・・・・タングステン、8・・・・2層め
の配、線、9・・・・・保護膜。
導体装置の製責工屋を説明するだめの工程J頃断面図。 第2図(a)〜(c)は従来の技術を説明するための工
租順断面図である。 1・・・・シリコン基板、2・・・・絶禄摸、3・・・
・・・1層めの配線、4・・・・・・P3縁模、5・・
・・・・フォトレジスト、6・・・・・・コンタクトホ
ール、7・・・・・・タングステン、8・・・・2層め
の配、線、9・・・・・保護膜。
Claims (1)
- 導電層を設けた半導体基板面に絶縁膜を被着する工程と
、上記の導電層上の上記絶縁模にフォトレジスト膜をマ
スクとしてコンタクト窓を開孔する工程と、化学気相反
応により上記コンタクト窓部にタングステン膜を選択的
に形成する工程と、上記フォトレジスト膜とタングステ
ン僕をマスクに前記コンタクト窓のエッチングを行い、
コンタクト窓上部にテーパーを形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18498288A JPH0234928A (ja) | 1988-07-25 | 1988-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18498288A JPH0234928A (ja) | 1988-07-25 | 1988-07-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0234928A true JPH0234928A (ja) | 1990-02-05 |
Family
ID=16162729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18498288A Pending JPH0234928A (ja) | 1988-07-25 | 1988-07-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0234928A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590417A (ja) * | 1991-04-15 | 1993-04-09 | Samsung Electron Co Ltd | 半導体素子の多層配線の形成方法 |
US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
US6875764B1 (en) | 1999-10-28 | 2005-04-05 | New Pharma Research Sweden Ab | Urea and thiourea compounds useful for treatment of coccidiosis |
-
1988
- 1988-07-25 JP JP18498288A patent/JPH0234928A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590417A (ja) * | 1991-04-15 | 1993-04-09 | Samsung Electron Co Ltd | 半導体素子の多層配線の形成方法 |
US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
US6875764B1 (en) | 1999-10-28 | 2005-04-05 | New Pharma Research Sweden Ab | Urea and thiourea compounds useful for treatment of coccidiosis |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
JP2001015403A (ja) | 半導体装置 | |
US6365504B1 (en) | Self aligned dual damascene method | |
JPH0234928A (ja) | 半導体装置の製造方法 | |
US20020081846A1 (en) | Semiconductor device | |
JP2508831B2 (ja) | 半導体装置 | |
JPS59195844A (ja) | 半導体装置の製造方法 | |
WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
JPH0856024A (ja) | 集積回路の製造方法 | |
JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
JPS6076143A (ja) | 半導体装置の製造方法 | |
JPH0245934A (ja) | 半導体装置の製造方法 | |
JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
JP2900477B2 (ja) | 半導体装置の製造方法 | |
JPS62136857A (ja) | 半導体装置の製造方法 | |
JPS6148779B2 (ja) | ||
JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0542139B2 (ja) | ||
JPS58110055A (ja) | 半導体装置 | |
JPH0714835A (ja) | 多層配線構造の形成方法 | |
JPS58121648A (ja) | 多層配線形成方法 | |
JPS59163838A (ja) | 半導体装置の製造方法 | |
JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
JPH0936222A (ja) | 半導体装置及びその製造方法 |