JPH0714835A - 多層配線構造の形成方法 - Google Patents
多層配線構造の形成方法Info
- Publication number
- JPH0714835A JPH0714835A JP14642793A JP14642793A JPH0714835A JP H0714835 A JPH0714835 A JP H0714835A JP 14642793 A JP14642793 A JP 14642793A JP 14642793 A JP14642793 A JP 14642793A JP H0714835 A JPH0714835 A JP H0714835A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- hole
- etchant
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 スルーホールのアライメントズレを生じた場
合にも、その下層の基板等に影響を及ぼすことなく、し
かも配線密度を向上させることにある。 【構成】 まず、基板１上に形成されたボロンリンガラ
ス４上に、下層Ａｌ配線５をパターン形成する。次に、
この上に、この下層Ａｌ配線４及びボロンリンガラス４
とは異なるエッチャントによって浸蝕されるシリコン窒
化膜６を形成する。次に、シリコン窒化膜６上に、この
シリコン窒化膜６とは異なるエッチャントによって浸蝕
されるプラズマ酸化膜７膜を形成する。次に、レジスト
膜８を形成した後、ＣＨＦ3 ガスを用いてスルーホール
パターン９を形成する。次に、スルーホールパターン９
の底部に露出したシリコン窒化膜６を、ＣＦ4 ＋０2 系
のガスを用いて除去する。この後、この上層部に上層配
線層１０を堆積させる。
合にも、その下層の基板等に影響を及ぼすことなく、し
かも配線密度を向上させることにある。 【構成】 まず、基板１上に形成されたボロンリンガラ
ス４上に、下層Ａｌ配線５をパターン形成する。次に、
この上に、この下層Ａｌ配線４及びボロンリンガラス４
とは異なるエッチャントによって浸蝕されるシリコン窒
化膜６を形成する。次に、シリコン窒化膜６上に、この
シリコン窒化膜６とは異なるエッチャントによって浸蝕
されるプラズマ酸化膜７膜を形成する。次に、レジスト
膜８を形成した後、ＣＨＦ3 ガスを用いてスルーホール
パターン９を形成する。次に、スルーホールパターン９
の底部に露出したシリコン窒化膜６を、ＣＦ4 ＋０2 系
のガスを用いて除去する。この後、この上層部に上層配
線層１０を堆積させる。
Description
【０００１】
【産業上の利用分野】本発明は、スルーホールによって
配線を多層化する多層配線構造の形成方法に関する。
配線を多層化する多層配線構造の形成方法に関する。
【０００２】
【従来の技術】通常、このような多層配線構造では、ス
ルーホールを介して上層配線と下層配線とを接続する構
造がとられている。このスルーホールを形成するには、
まず、下層Ａｌ配線５上にレジスト膜８を堆積させた
後、この下層Ａｌ配線５にスルーホール９をパターン形
成する。このパターン形成の際、図３（ａ）に示すよう
に、下層Ａｌ配線５とスルーホール９とのアライメント
ズレを生じることが多い。この状態でエッチングを施す
と、下層Ａｌ配線５の領域外の部分は浸蝕が進み、その
下層の層間絶縁膜４、或いはさらにその下の基板１等を
損傷させることになる（図３（ｂ））。
ルーホールを介して上層配線と下層配線とを接続する構
造がとられている。このスルーホールを形成するには、
まず、下層Ａｌ配線５上にレジスト膜８を堆積させた
後、この下層Ａｌ配線５にスルーホール９をパターン形
成する。このパターン形成の際、図３（ａ）に示すよう
に、下層Ａｌ配線５とスルーホール９とのアライメント
ズレを生じることが多い。この状態でエッチングを施す
と、下層Ａｌ配線５の領域外の部分は浸蝕が進み、その
下層の層間絶縁膜４、或いはさらにその下の基板１等を
損傷させることになる（図３（ｂ））。
【０００３】
【発明が解決しようとする課題】そこで、この防止策と
して、図４（ａ），（ｂ）に示すように、下層Ａｌ配線
５には、ドッグボーン５ａと呼ばれる幅の広い領域を予
め形成しておき、この領域にスルーホール９を形成する
方法が採用されている。しかし、このように下層Ａｌ配
線５にドッグボーン５ａを形成すると、隣合う配線間の
最小スペースは、このドッグボーン５ａの幅によって制
約を受けることとなり、配線密度の低下を引き起こして
いた。
して、図４（ａ），（ｂ）に示すように、下層Ａｌ配線
５には、ドッグボーン５ａと呼ばれる幅の広い領域を予
め形成しておき、この領域にスルーホール９を形成する
方法が採用されている。しかし、このように下層Ａｌ配
線５にドッグボーン５ａを形成すると、隣合う配線間の
最小スペースは、このドッグボーン５ａの幅によって制
約を受けることとなり、配線密度の低下を引き起こして
いた。
【０００４】本発明は、このような課題を解決すべくな
されたものであり、その目的は、このようなスルーホー
ルのアライメントズレを生じた場合にも、その下層の基
板等に影響を及ぼすことなく、しかも配線密度を向上さ
せる多層配線構造の形成方法を提供することにある。
されたものであり、その目的は、このようなスルーホー
ルのアライメントズレを生じた場合にも、その下層の基
板等に影響を及ぼすことなく、しかも配線密度を向上さ
せる多層配線構造の形成方法を提供することにある。
【０００５】
【課題を解決するための手段】そこで、本発明にかかる
多層配線構造の形成方法は、まず、第１工程として、基
板上に形成された第１層間絶縁膜上に、下層配線をパタ
ーン形成する。次に、第２工程として、この下層配線を
含む前記第１層間絶縁膜の上に、この下層配線及び第１
層間絶縁膜とは異なるエッチャントによって浸蝕される
エッチング保護膜を形成する。続いて、第３工程とし
て、このエッチング保護膜上に、このエッチング保護膜
とは異なるエッチャントによって浸蝕される第２層間絶
縁膜を形成する。次に、第４工程として、第１エッチャ
ントと用いて第２層間絶縁膜にスルーホールを形成し、
このスルーホールの底部にエッチング保護膜を露出させ
る。そして、第５工程として、このスルーホールの底部
に露出したエッチング保護膜を、第２エッチャントを用
いて除去した後、このスルーホール内部に上層配線金属
を堆積させるものである。
多層配線構造の形成方法は、まず、第１工程として、基
板上に形成された第１層間絶縁膜上に、下層配線をパタ
ーン形成する。次に、第２工程として、この下層配線を
含む前記第１層間絶縁膜の上に、この下層配線及び第１
層間絶縁膜とは異なるエッチャントによって浸蝕される
エッチング保護膜を形成する。続いて、第３工程とし
て、このエッチング保護膜上に、このエッチング保護膜
とは異なるエッチャントによって浸蝕される第２層間絶
縁膜を形成する。次に、第４工程として、第１エッチャ
ントと用いて第２層間絶縁膜にスルーホールを形成し、
このスルーホールの底部にエッチング保護膜を露出させ
る。そして、第５工程として、このスルーホールの底部
に露出したエッチング保護膜を、第２エッチャントを用
いて除去した後、このスルーホール内部に上層配線金属
を堆積させるものである。
【０００６】
【作用】下層配線層を含む第１層間絶縁膜をエッチング
保護膜で覆うことにより、第４工程でスルーホールを形
成する際のエッチングが、このエッチング保護膜で阻止
される。したがって、スルーホールのパターン形成の際
にアライメントズレを生じた場合にも、このエッチング
保護膜の下層部にエッチングが進むことはない。このた
め、従来のように、下層配線におけるドッグボーンが不
要となる。
保護膜で覆うことにより、第４工程でスルーホールを形
成する際のエッチングが、このエッチング保護膜で阻止
される。したがって、スルーホールのパターン形成の際
にアライメントズレを生じた場合にも、このエッチング
保護膜の下層部にエッチングが進むことはない。このた
め、従来のように、下層配線におけるドッグボーンが不
要となる。
【０００７】
【実施例】以下、本発明の実施例を添付図面に基づき、
工程順に説明する。
工程順に説明する。
【０００８】まず、図１（ａ）を参照して、基板１上
に、素子間を分離するＬＯＣＯＳ部２を形成する。膜厚
は、６００ｎｍ程度である。次いで、この上にＷポリサ
イド膜を形成した後、ＳＦ6 ガスを用いてこのＷポリサ
イド膜をパターン形成し、４００ｎｍ程度のゲート電極
３を形成する。次に、この上を覆うように、第１層間膜
としてのボロンリンガラス４を、ＣＶＤ法によって６０
０ｎｍの膜厚に形成する。そして、ここで、ドライエッ
チングによってボロンリンガラス膜にコンタクト穴を開
口しておく。
に、素子間を分離するＬＯＣＯＳ部２を形成する。膜厚
は、６００ｎｍ程度である。次いで、この上にＷポリサ
イド膜を形成した後、ＳＦ6 ガスを用いてこのＷポリサ
イド膜をパターン形成し、４００ｎｍ程度のゲート電極
３を形成する。次に、この上を覆うように、第１層間膜
としてのボロンリンガラス４を、ＣＶＤ法によって６０
０ｎｍの膜厚に形成する。そして、ここで、ドライエッ
チングによってボロンリンガラス膜にコンタクト穴を開
口しておく。
【０００９】次に、スパッター法を用いて、ボロンリン
ガラス４上に下層配線層としてのＡｌ膜を５００ｎｍ程
度の膜厚に形成する。そして、このＡｌ膜にパターンニ
ングを施し、下層Ａｌ配線５を形成する（図１
（ｂ））。
ガラス４上に下層配線層としてのＡｌ膜を５００ｎｍ程
度の膜厚に形成する。そして、このＡｌ膜にパターンニ
ングを施し、下層Ａｌ配線５を形成する（図１
（ｂ））。
【００１０】次に、プラズマＣＶＤ法によって、エッチ
ング保護膜としてのシリコン窒化膜６を１００ｎｍの膜
厚に堆積させる。この後、この上層に、第２層間膜とし
てのプラズマ酸化膜７を８００ｎｍ程度の膜厚に形成す
る（図１（ｃ））。
ング保護膜としてのシリコン窒化膜６を１００ｎｍの膜
厚に堆積させる。この後、この上層に、第２層間膜とし
てのプラズマ酸化膜７を８００ｎｍ程度の膜厚に形成す
る（図１（ｃ））。
【００１１】次に、この上層にレジスト膜８を形成した
後、このレジスト膜８にスルーホールパターン９を形成
する（図２（ｄ））。具体的には、レジスト膜８上にマ
スク材をパターン形成した後、第１エッチャントとして
のＣＨＦ3 ガスを用いて、ドライエッチングを施す。こ
のＣＨＦ3 は、プラズマ酸化膜７に対して浸蝕性を示
し、その下層のシリコン窒化膜６に対しては、非侵食性
を示すエッチャントである。このため、図２（ｄ）に示
すように、スルーホールパターン９が下層Ａｌ配線５に
対して、アライメントズレを生じて穿設された場合に
も、この下層のシリコン窒化膜６がエッチングを阻止す
るエッチングストッパ層として機能し、さらにこの下層
部にエッチングが進むことはない。
後、このレジスト膜８にスルーホールパターン９を形成
する（図２（ｄ））。具体的には、レジスト膜８上にマ
スク材をパターン形成した後、第１エッチャントとして
のＣＨＦ3 ガスを用いて、ドライエッチングを施す。こ
のＣＨＦ3 は、プラズマ酸化膜７に対して浸蝕性を示
し、その下層のシリコン窒化膜６に対しては、非侵食性
を示すエッチャントである。このため、図２（ｄ）に示
すように、スルーホールパターン９が下層Ａｌ配線５に
対して、アライメントズレを生じて穿設された場合に
も、この下層のシリコン窒化膜６がエッチングを阻止す
るエッチングストッパ層として機能し、さらにこの下層
部にエッチングが進むことはない。
【００１２】次に、スルーホールパターン９の底部に露
出したシリコン窒化膜６を、第２エッチャントとしての
ＣＦ4 ＋０2 系のガスを用いて除去する。このガスは、
シリコン窒化膜６に対して浸蝕性を示し、その下の下層
Ａｌ配線５及びボロンリンガラス４に対しては非浸蝕性
を示すエッチャントである。このため、スルーホールパ
ターン９の底部に露出したシリコン窒化膜６のみを除去
することができる。この後、レジスト膜８を除去する
（図２（ｅ））。
出したシリコン窒化膜６を、第２エッチャントとしての
ＣＦ4 ＋０2 系のガスを用いて除去する。このガスは、
シリコン窒化膜６に対して浸蝕性を示し、その下の下層
Ａｌ配線５及びボロンリンガラス４に対しては非浸蝕性
を示すエッチャントである。このため、スルーホールパ
ターン９の底部に露出したシリコン窒化膜６のみを除去
することができる。この後、レジスト膜８を除去する
（図２（ｅ））。
【００１３】次に、スルーホールパターン９内部を含む
プラズマ酸化膜７上に、スパッター法によって、上層配
線層としてのＡｌ膜（参照番号１０）を１．０μｍ程度
の膜厚に形成した後（図２（ｆ））、この上層配線層に
パターンニングを施し、上層Ａｌ配線１０を形成する。
これによって、ゲート電極５上に、Ａｌ配線の二層構造
が形成できる。
プラズマ酸化膜７上に、スパッター法によって、上層配
線層としてのＡｌ膜（参照番号１０）を１．０μｍ程度
の膜厚に形成した後（図２（ｆ））、この上層配線層に
パターンニングを施し、上層Ａｌ配線１０を形成する。
これによって、ゲート電極５上に、Ａｌ配線の二層構造
が形成できる。
【００１４】本実施例では、エッチング保護膜としてシ
リコン窒化膜を用いた例を示したが、この代わりにチタ
ニウムオキサイド膜を用いることもできる。この場合に
も、前述した図１（ｃ）までの製造工程は同一であり、
この場合にはエッチング保護膜としてチタニウムオキサ
イド膜を形成する。次に、シリコン窒化膜を用いた場合
と同様に、第２層間膜としてのプラズマ酸化膜７を形成
し、さらにこの上層にレジスト膜８を形成した後、スル
ーホールパターン９を形成する（図２（ｄ）参照）。そ
して、このスルーホールパターン９の底部に露出したチ
タニウムオキサイド膜を、ＮＦ3 ＋Ａｒガスを用いて除
去する。以降の製造工程は、前述の実施例と同様であ
る。
リコン窒化膜を用いた例を示したが、この代わりにチタ
ニウムオキサイド膜を用いることもできる。この場合に
も、前述した図１（ｃ）までの製造工程は同一であり、
この場合にはエッチング保護膜としてチタニウムオキサ
イド膜を形成する。次に、シリコン窒化膜を用いた場合
と同様に、第２層間膜としてのプラズマ酸化膜７を形成
し、さらにこの上層にレジスト膜８を形成した後、スル
ーホールパターン９を形成する（図２（ｄ）参照）。そ
して、このスルーホールパターン９の底部に露出したチ
タニウムオキサイド膜を、ＮＦ3 ＋Ａｒガスを用いて除
去する。以降の製造工程は、前述の実施例と同様であ
る。
【００１５】なお、エッチング保護膜としては、この他
にも、タンタルオキサイド膜、アルミナ膜等の絶縁性の
膜が使用可能のであり、この場合のエッチャントとして
は、ＣＦ4 ＋Ｏ2 ガスなどが使用可能である。
にも、タンタルオキサイド膜、アルミナ膜等の絶縁性の
膜が使用可能のであり、この場合のエッチャントとして
は、ＣＦ4 ＋Ｏ2 ガスなどが使用可能である。
【００１６】
【発明の効果】以上説明したように、本発明にかかる多
層配線構造の形成方法によれば、下層配線層を含む第１
層間絶縁膜をエッチング保護膜で覆うこととしたので、
スルーホールのパターン形成の際にアライメントズレを
生じた場合にも、このエッチング保護膜の下層部にエッ
チングが進むことはない。従って、従来のように、下層
配線におけるドッグボーンが不要となるため、配線同士
をより接近させて形成することができ、配線密度を向上
させることが可能となる。
層配線構造の形成方法によれば、下層配線層を含む第１
層間絶縁膜をエッチング保護膜で覆うこととしたので、
スルーホールのパターン形成の際にアライメントズレを
生じた場合にも、このエッチング保護膜の下層部にエッ
チングが進むことはない。従って、従来のように、下層
配線におけるドッグボーンが不要となるため、配線同士
をより接近させて形成することができ、配線密度を向上
させることが可能となる。
【図１】（ａ）〜（ｃ）は、本実施例にかかる多層配線
構造の形成方法を順に示す工程図である。
構造の形成方法を順に示す工程図である。
【図２】（ｄ）〜（ｆ）は、図１に続き、多層配線構造
の形成方法を順に示す工程図である。
の形成方法を順に示す工程図である。
【図３】（ａ）は、下層配線とスルーホールパターンと
の位置関係を示す説明図、（ｂ）は、アライメントズレ
を生じた状態でスルーホルのパターンニングを実施した
状態を示す半導体装置の断面図である。
の位置関係を示す説明図、（ｂ）は、アライメントズレ
を生じた状態でスルーホルのパターンニングを実施した
状態を示す半導体装置の断面図である。
【図４】（ａ）は、下層配線にドッグボーンを形成した
場合における、下層配線とスルーホールパターンとの位
置関係を示す説明図、（ｂ）は、スルーホールのパター
ンニングを実施した状態を示す半導体装置の断面図であ
る。
場合における、下層配線とスルーホールパターンとの位
置関係を示す説明図、（ｂ）は、スルーホールのパター
ンニングを実施した状態を示す半導体装置の断面図であ
る。
１…基板、３…ゲート電極、４…ボロンリンガラス（第
１層間絶縁膜）、５…下層Ａｌ配線（下層配線）、６…
シリコン窒化膜（エッチング保護膜）、７…プラズマ酸
化膜（第２層間絶縁膜）、９…スルーホールパターン。
１０…上層Ａｌ配線（上層配線金属）。
１層間絶縁膜）、５…下層Ａｌ配線（下層配線）、６…
シリコン窒化膜（エッチング保護膜）、７…プラズマ酸
化膜（第２層間絶縁膜）、９…スルーホールパターン。
１０…上層Ａｌ配線（上層配線金属）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768
Claims (1)
- 【請求項１】 基板上に形成された第１層間絶縁膜上
に、下層配線をパターン形成する第１工程と、 この下層配線を含む前記第１層間絶縁膜の上に、この下
層配線及び第１層間絶縁膜とは異なるエッチャントによ
って浸蝕されるエッチング保護膜を形成する第２工程
と、 前記エッチング保護膜上に、このエッチング保護膜とは
異なるエッチャントによって浸蝕される第２層間絶縁膜
を形成する第３工程と、 第１エッチャントと用いて前記第２層間絶縁膜にスルー
ホールを形成し、このスルーホールの底部に前記エッチ
ング保護膜を露出させる第４工程と、 前記スルーホールの底部に露出したエッチング保護膜
を、第２エッチャントを用いて除去した後、このスルー
ホール内部に上層配線金属を堆積させる第５工程と、 を含むことを特徴とする多層配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14642793A JPH0714835A (ja) | 1993-06-17 | 1993-06-17 | 多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14642793A JPH0714835A (ja) | 1993-06-17 | 1993-06-17 | 多層配線構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714835A true JPH0714835A (ja) | 1995-01-17 |
Family
ID=15407436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14642793A Pending JPH0714835A (ja) | 1993-06-17 | 1993-06-17 | 多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0825642A2 (en) * | 1996-07-31 | 1998-02-25 | Applied Materials, Inc. | Plasma process for high photoresist selectivity and improved polymer adhesion |
-
1993
- 1993-06-17 JP JP14642793A patent/JPH0714835A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0825642A2 (en) * | 1996-07-31 | 1998-02-25 | Applied Materials, Inc. | Plasma process for high photoresist selectivity and improved polymer adhesion |
| EP0825642A3 (en) * | 1996-07-31 | 1998-11-18 | Applied Materials, Inc. | Plasma process for high photoresist selectivity and improved polymer adhesion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6989577B2 (en) | Semiconductor device having multiple insulation layers | |
| US6365504B1 (en) | Self aligned dual damascene method | |
| US5427980A (en) | Method of making a contact of a semiconductor memory device | |
| US6133635A (en) | Process for making self-aligned conductive via structures | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| JPH0714835A (ja) | 多層配線構造の形成方法 | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| US6133141A (en) | Methods of forming electrical connections between conductive layers | |
| JPH0677315A (ja) | 半導体装置 | |
| JP3270863B2 (ja) | 半導体装置 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH0234928A (ja) | 半導体装置の製造方法 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR0169761B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH07122640A (ja) | 半導体装置の多層配線形成方法 | |
| JPH07240467A (ja) | 配線の形成方法 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| KR100419870B1 (ko) | 금속라인의 형성방법 |