JP3029749B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3029749B2 JP3029749B2 JP4348421A JP34842192A JP3029749B2 JP 3029749 B2 JP3029749 B2 JP 3029749B2 JP 4348421 A JP4348421 A JP 4348421A JP 34842192 A JP34842192 A JP 34842192A JP 3029749 B2 JP3029749 B2 JP 3029749B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- wiring layer
- etching
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置の電極配線
に関し、特にコンタクトホール部の構造およびその製造
方法に関するものである。
に関し、特にコンタクトホール部の構造およびその製造
方法に関するものである。
【０００２】
【従来の技術】従来よりＬＳＩの高集積化を求めて種々
の研究開発がなされてきたがその要望はとどまるところ
がない。電極配線技術に関しても例外ではなく、様々な
改良がなされてきた。
の研究開発がなされてきたがその要望はとどまるところ
がない。電極配線技術に関しても例外ではなく、様々な
改良がなされてきた。
【０００３】図４は従来のコンタクトホール部における
半導体装置の製造方法を示す工程断面図である。図４
（ａ）〜（ｆ）に従って順次説明を行う。まず図４
（ａ）に示すように、シリコン基板１上に絶縁酸化膜２
を形成し、ドライエッチングにより絶縁酸化膜２を開口
してコンタクトホール３を形成する。次に図４（ｂ）に
示すように、シリコン基板１からのシリコンの折出を防
止するためにコンタクトホール３を含む全面にバリアメ
タルとしてＴｉＮ膜４を堆積する。次に図４（ｃ）に示
すように、全面にタングステン膜５を形成する。次に図
４（ｄ）に示すように、タングステン膜５に全面エッチ
ングを施して、絶縁酸化膜２上のタングステン膜５を除
去する。さらにエッチングガスを変えることにより絶縁
酸化膜２上のＴｉＮ膜４を除去して、コンタクトホール
３内部にタングステン膜５を埋め込む。次に図４（ｅ）
に示すように、配線層となるアルミ膜６を全面に形成す
る。次に図４（ｆ）に示すように、配線用のレジストパ
ターン７を形成して、レジストパターン７をマスクとし
アルミ膜６をドライエッチングしてアルミ配線層６ａを
形成する。
半導体装置の製造方法を示す工程断面図である。図４
（ａ）〜（ｆ）に従って順次説明を行う。まず図４
（ａ）に示すように、シリコン基板１上に絶縁酸化膜２
を形成し、ドライエッチングにより絶縁酸化膜２を開口
してコンタクトホール３を形成する。次に図４（ｂ）に
示すように、シリコン基板１からのシリコンの折出を防
止するためにコンタクトホール３を含む全面にバリアメ
タルとしてＴｉＮ膜４を堆積する。次に図４（ｃ）に示
すように、全面にタングステン膜５を形成する。次に図
４（ｄ）に示すように、タングステン膜５に全面エッチ
ングを施して、絶縁酸化膜２上のタングステン膜５を除
去する。さらにエッチングガスを変えることにより絶縁
酸化膜２上のＴｉＮ膜４を除去して、コンタクトホール
３内部にタングステン膜５を埋め込む。次に図４（ｅ）
に示すように、配線層となるアルミ膜６を全面に形成す
る。次に図４（ｆ）に示すように、配線用のレジストパ
ターン７を形成して、レジストパターン７をマスクとし
アルミ膜６をドライエッチングしてアルミ配線層６ａを
形成する。
【０００４】
【発明が解決しようとする課題】従来のコンタクトホー
ル部における配線層の形成方法は以上のようであったの
で、図５に示すようにコンタクトホール３部と配線用レ
ジストパターン７とにズレを生ずると、コンタクトホー
ル３内部のＴｉＮ膜４およびタングステン膜５はアルミ
配線層６ａ形成の際、アルミ膜６のエッチングガスにさ
らされることになる。このとき、ＴｉＮ膜４のエッチン
グレートはアルミ膜６のエッチングレートより大きいの
でアルミ膜６をエッチングする際、タングステン膜５側
壁のＴｉＮ膜４がエッチングされ、さらにシリコン基板
１までもエッチングしてしまいシリコン基板１中に堀込
み部８を生じてリーク電流が流れやすくなる。またＴｉ
Ｎ膜４のエッチングを防止するためにアルミ配線層６ａ
をコンタクトホール３からずれることなく、常にコンタ
クトホール３を覆うように形成するにはアルミ配線層６
ａのコンタクトホールカバー部において重ね合わせ、レ
ジストパターン形成およびエッチングによる誤差を考慮
しなければならなかった。
ル部における配線層の形成方法は以上のようであったの
で、図５に示すようにコンタクトホール３部と配線用レ
ジストパターン７とにズレを生ずると、コンタクトホー
ル３内部のＴｉＮ膜４およびタングステン膜５はアルミ
配線層６ａ形成の際、アルミ膜６のエッチングガスにさ
らされることになる。このとき、ＴｉＮ膜４のエッチン
グレートはアルミ膜６のエッチングレートより大きいの
でアルミ膜６をエッチングする際、タングステン膜５側
壁のＴｉＮ膜４がエッチングされ、さらにシリコン基板
１までもエッチングしてしまいシリコン基板１中に堀込
み部８を生じてリーク電流が流れやすくなる。またＴｉ
Ｎ膜４のエッチングを防止するためにアルミ配線層６ａ
をコンタクトホール３からずれることなく、常にコンタ
クトホール３を覆うように形成するにはアルミ配線層６
ａのコンタクトホールカバー部において重ね合わせ、レ
ジストパターン形成およびエッチングによる誤差を考慮
しなければならなかった。
【０００５】このため、図６は従来のコンタクトホール
部のレイアウトを示す平面図であるが、図に示すように
アルミ配線幅Ｗはパターン設計時に寸法余裕Δｘを設け
る必要があり、アルミ配線間ピッチＰも縮小することが
できなかった。つまり、全体として半導体装置の集積度
の向上が妨げられるという問題点があった。
部のレイアウトを示す平面図であるが、図に示すように
アルミ配線幅Ｗはパターン設計時に寸法余裕Δｘを設け
る必要があり、アルミ配線間ピッチＰも縮小することが
できなかった。つまり、全体として半導体装置の集積度
の向上が妨げられるという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、アルミ配線層６ａの中心とコン
タクトホール３の中心とがずれて形成された場合でもシ
リコン基板１を保護でき、半導体装置の集積度の向上が
図れるコンタクトホール部の構造およびその製造方法を
提供することを目的としている。
ためになされたもので、アルミ配線層６ａの中心とコン
タクトホール３の中心とがずれて形成された場合でもシ
リコン基板１を保護でき、半導体装置の集積度の向上が
図れるコンタクトホール部の構造およびその製造方法を
提供することを目的としている。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、コンタクトホール内側壁にのみ、バリアメタル層
上を覆って埋め込み形成された窒化膜を有するものであ
る。
置は、コンタクトホール内側壁にのみ、バリアメタル層
上を覆って埋め込み形成された窒化膜を有するものであ
る。
【０００８】また、この発明に係る半導体装置の製造方
法は、コンタクトホール内にバリアメタル層および金属
膜を埋め込んだ後、露出した上記バリアメタル層をエッ
チングによりさらに後退させる工程と、全面に窒化膜を
形成した後、該窒化膜をエッチングして、上記コンタク
トホール内側壁にのみ上記窒化膜を残存させて上記バリ
アメタル層の後退部を埋め込む工程と、全面に配線膜を
形成した後、該配線膜をエッチングして上記金属膜に接
続する配線層を形成する工程と、を備えたものである。
法は、コンタクトホール内にバリアメタル層および金属
膜を埋め込んだ後、露出した上記バリアメタル層をエッ
チングによりさらに後退させる工程と、全面に窒化膜を
形成した後、該窒化膜をエッチングして、上記コンタク
トホール内側壁にのみ上記窒化膜を残存させて上記バリ
アメタル層の後退部を埋め込む工程と、全面に配線膜を
形成した後、該配線膜をエッチングして上記金属膜に接
続する配線層を形成する工程と、を備えたものである。
【０００９】
【作用】この発明における半導体装置はコンタクトホー
ル内側壁にのみバリアメタル層上を覆う窒化膜を埋め込
むようにしたので、上記コンタクトホールが配線層によ
って完全に被覆されなくとも、配線層形成の際に上記バ
リアメタル層がエッチングされることはなく半導体基板
に堀込部を生ずることもないので、配線層がコンタクト
ホールを完全に被覆して形成される必要がなく配線層形
成において重ね合わせ精度やパターン寸法の許容範囲を
拡大できる。
ル内側壁にのみバリアメタル層上を覆う窒化膜を埋め込
むようにしたので、上記コンタクトホールが配線層によ
って完全に被覆されなくとも、配線層形成の際に上記バ
リアメタル層がエッチングされることはなく半導体基板
に堀込部を生ずることもないので、配線層がコンタクト
ホールを完全に被覆して形成される必要がなく配線層形
成において重ね合わせ精度やパターン寸法の許容範囲を
拡大できる。
【００１０】
【実施例】実施例１．以下、この発明の実施例を図を用
いて説明する。図１はこの発明の一実施例のコンタクト
ホール部における半導体装置の製造方法を示す工程断面
図である。図１（ａ）〜（ｉ）に従って順次説明を行
う。まず図１（ａ）に示すようにシリコン基板１上に絶
縁酸化膜２を形成しドライエッチングにより絶縁酸化膜
２を開口してコンタクトホール３を形成する。次に図１
（ｂ）に示すようにシリコン基板１からのシリコンの折
出を防止するためにコンタクトホール３を含む全面にバ
リアメタルとしてＴｉＮ膜４を堆積する。次に図１
（ｃ）に示すように、全面にタングステン膜５を形成す
る。
いて説明する。図１はこの発明の一実施例のコンタクト
ホール部における半導体装置の製造方法を示す工程断面
図である。図１（ａ）〜（ｉ）に従って順次説明を行
う。まず図１（ａ）に示すようにシリコン基板１上に絶
縁酸化膜２を形成しドライエッチングにより絶縁酸化膜
２を開口してコンタクトホール３を形成する。次に図１
（ｂ）に示すようにシリコン基板１からのシリコンの折
出を防止するためにコンタクトホール３を含む全面にバ
リアメタルとしてＴｉＮ膜４を堆積する。次に図１
（ｃ）に示すように、全面にタングステン膜５を形成す
る。
【００１１】次に図１（ｄ）に示すようにタングステン
膜５を全面エッチングして絶縁酸化膜２上のタングステ
ン膜５を除去する。さらにエッチングガスを変えて絶縁
酸化膜２上のＴｉＮ膜４を除去し、コンタクトホール３
内部にタングステン膜５を埋め込む。次に図１（ｅ）に
示すように、ＴｉＮ膜４のエッチングをさらに続けて行
うとタングステン膜５側壁のＴｉＮ膜４のエッチングが
進みＴｉＮ膜４表面はタングステン膜５および絶縁酸化
膜２表面から後退した形状となる。次に図１（ｆ）に示
すように全面に窒化膜９を堆積する。次に図１（ｇ）に
示すように窒化膜９を全面エッチングし、絶縁酸化膜２
およびタングステン膜５上の窒化膜９を除去する。その
結果タングステン膜５側壁のＴｉＮ膜４上にのみ窒化膜
９が埋め込まれる。次に、図１（ｈ）に示すように配線
層となるアルミ膜６を全面に形成する。次に図１（ｉ）
に示すように配線用のレジストパターン（図示せず）を
形成し、このレジストパターンをマスクとしてアルミ膜
をドライエッチングしてアルミ配線層６ａを形成する。
膜５を全面エッチングして絶縁酸化膜２上のタングステ
ン膜５を除去する。さらにエッチングガスを変えて絶縁
酸化膜２上のＴｉＮ膜４を除去し、コンタクトホール３
内部にタングステン膜５を埋め込む。次に図１（ｅ）に
示すように、ＴｉＮ膜４のエッチングをさらに続けて行
うとタングステン膜５側壁のＴｉＮ膜４のエッチングが
進みＴｉＮ膜４表面はタングステン膜５および絶縁酸化
膜２表面から後退した形状となる。次に図１（ｆ）に示
すように全面に窒化膜９を堆積する。次に図１（ｇ）に
示すように窒化膜９を全面エッチングし、絶縁酸化膜２
およびタングステン膜５上の窒化膜９を除去する。その
結果タングステン膜５側壁のＴｉＮ膜４上にのみ窒化膜
９が埋め込まれる。次に、図１（ｈ）に示すように配線
層となるアルミ膜６を全面に形成する。次に図１（ｉ）
に示すように配線用のレジストパターン（図示せず）を
形成し、このレジストパターンをマスクとしてアルミ膜
をドライエッチングしてアルミ配線層６ａを形成する。
【００１２】このときアルミ配線層６ａがコンタクトホ
ール３からずれて形成され、コンタクトホール３表面が
アルミのエッチングガスにさらされたとしてもＴｉＮ膜
４上部は窒化膜９で保護されているのでＴｉＮ膜４およ
びシリコン基板１がエッチングされることはない。従っ
てアルミ配線層６ａがコンタクトホール３を完全に被覆
する必要がなく重ね合わせ精度のためのマージンは電気
的に許容できる範囲まで拡げることができる。またパタ
ーン設計の観点から考えればアルミ配線幅Ｗの寸法余裕
Δｘは電気的な許容範囲まで縮小することができる。
ール３からずれて形成され、コンタクトホール３表面が
アルミのエッチングガスにさらされたとしてもＴｉＮ膜
４上部は窒化膜９で保護されているのでＴｉＮ膜４およ
びシリコン基板１がエッチングされることはない。従っ
てアルミ配線層６ａがコンタクトホール３を完全に被覆
する必要がなく重ね合わせ精度のためのマージンは電気
的に許容できる範囲まで拡げることができる。またパタ
ーン設計の観点から考えればアルミ配線幅Ｗの寸法余裕
Δｘは電気的な許容範囲まで縮小することができる。
【００１３】実施例２．なお、上記実施例１ではコンタ
クトホール部におけるアルミ配線層６ａの幅Ｗがコンタ
クトホール３径より大きい場合について示したが、図２
に示すように、アルミ配線幅Ｗをコンタクトホール３径
と同寸法に設計しても良い。この場合アルミ配線間ピッ
チＰは寸法余裕Δｘ分だけ縮小でき、パターン集積度を
向上できるという効果がある。
クトホール部におけるアルミ配線層６ａの幅Ｗがコンタ
クトホール３径より大きい場合について示したが、図２
に示すように、アルミ配線幅Ｗをコンタクトホール３径
と同寸法に設計しても良い。この場合アルミ配線間ピッ
チＰは寸法余裕Δｘ分だけ縮小でき、パターン集積度を
向上できるという効果がある。
【００１４】実施例３．また、上記実施例１および２の
場合よりさらにアルミ配線幅Ｗを縮小して、図３に示す
ように、アルミ配線幅Ｗをコンタクトホール３径より小
さく設計してもよい。この場合アルミ配線間ピッチＰは
コンタクトホール３径で決定されるので、上記実施例２
の場合と同じであるが、アルミ配線幅Ｗが縮小された分
だけ隣合うアルミ配線間距離が大きくなり、アルミ配線
層６ａをパターン形成する際の解像余裕度を向上できる
という効果がある。
場合よりさらにアルミ配線幅Ｗを縮小して、図３に示す
ように、アルミ配線幅Ｗをコンタクトホール３径より小
さく設計してもよい。この場合アルミ配線間ピッチＰは
コンタクトホール３径で決定されるので、上記実施例２
の場合と同じであるが、アルミ配線幅Ｗが縮小された分
だけ隣合うアルミ配線間距離が大きくなり、アルミ配線
層６ａをパターン形成する際の解像余裕度を向上できる
という効果がある。
【００１５】
【発明の効果】以上のように、この発明によればコンタ
クトホール内側壁にのみバリアメタル層上を覆う窒化膜
を設けるようにしたので、配線層がコンタクトホールを
完全に被覆するように形成される必要がなく、配線層形
成の際重ね合わせ精度やパターン寸法の許容範囲が拡大
できるので歩留まりを向上でき、集積度の向上をはかれ
る半導体装置およびその製造方法が得られる効果があ
る。
クトホール内側壁にのみバリアメタル層上を覆う窒化膜
を設けるようにしたので、配線層がコンタクトホールを
完全に被覆するように形成される必要がなく、配線層形
成の際重ね合わせ精度やパターン寸法の許容範囲が拡大
できるので歩留まりを向上でき、集積度の向上をはかれ
る半導体装置およびその製造方法が得られる効果があ
る。
【図１】この発明の実施例１の半導体装置のコンタクト
ホール部の製造方法を示す工程断面図である。
ホール部の製造方法を示す工程断面図である。
【図２】この発明の実施例２の配線層パターンの平面図
である。
である。
【図３】この発明の実施例３の配線層パターンの平面図
である。
である。
【図４】従来の半導体装置のコンタクトホール部の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図５】従来の半導体装置の問題点を示す断面図であ
る。
る。
【図６】従来の配線層パターンの平面図である。
１ シリコン基板 ２ 絶縁酸化膜 ３ コンタクトホール ４ ＴｉＮ膜 ５ タングステン膜 ６ アルミ膜 ６ａ アルミ配線層 ７ レジストパターン ８ 堀込み部 ９ 窒化膜
Claims (2)
- 【請求項１】 半導体基板と、該半導体基板上に形成さ
れ所定領域にコンタクトホールを有する層間酸化膜と、
上記コンタクトホール内壁に形成されたバリアメタル層
と、該バリアメタル層を介して上記コンタクトホール内
に埋め込まれた金属膜と、該金属膜と接続形成され上記
層間酸化膜上に延在する配線層とを備えた半導体装置に
おいて、上記配線層、上記層間酸化膜および上記金属膜
のいずれともエッチング選択性を有する窒化膜を、上記
コンタクトホール内側壁にのみ、上記バリアメタル層上
を覆って埋め込み形成したことを特徴とする半導体装
置。 - 【請求項２】 半導体基板上に層間酸化膜を形成する第
１の工程と、上記層間酸化膜の所定領域を開口してコン
タクトホールを形成する第２の工程と、全面にバリアメ
タル層と金属膜とを上記コンタクトホール内を埋め込む
ように順次形成する第３の工程と、上記金属膜および上
記バリアメタル層を全面エッチングして上記コンタクト
ホール内にのみ残存させる第４の工程と、露出した上記
バリアメタル層をエッチングによりさらに後退させる第
５の工程と、後工程で形成される上層配線層、上記層間
酸化膜および上記金属膜のいずれともエッチング選択性
を有する窒化膜を全面に形成した後、該窒化膜をエッチ
ングして、上記コンタクトホール内側壁にのみ上記窒化
膜を残存させて上記バリアメタル層の後退部を埋め込む
第６の工程と、全面に配線膜を形成した後、該配線膜を
エッチングして上記金属膜に接続する上記配線層を形成
する第７の工程と、を備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348421A JP3029749B2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348421A JP3029749B2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204348A JPH06204348A (ja) | 1994-07-22 |
| JP3029749B2 true JP3029749B2 (ja) | 2000-04-04 |
Family
ID=18396900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4348421A Expired - Fee Related JP3029749B2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029749B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
-
1992
- 1992-12-28 JP JP4348421A patent/JP3029749B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204348A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630666B1 (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| EP0444695B1 (en) | Semiconductor device having multilayered wiring structure and method of manufacturing the same | |
| US5250457A (en) | Method of forming a buried bit line array of memory cells | |
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| US6365504B1 (en) | Self aligned dual damascene method | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| US6221714B1 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| US5427980A (en) | Method of making a contact of a semiconductor memory device | |
| JPH01296641A (ja) | 半導体装置の製造方法 | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| KR20030009126A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6391745B1 (en) | Method for forming overlay verniers for semiconductor devices | |
| JPH09307077A (ja) | 半導体装置の製造方法 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JPH0997902A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH11274297A (ja) | 多層配線層の形成方法及び多層配線層 | |
| JPH10144788A (ja) | 半導体装置の製造方法 | |
| KR20030054745A (ko) | 반도체 소자의 콘택 영역 형성 방법 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |