JPS5882537A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5882537A JPS5882537A JP56180888A JP18088881A JPS5882537A JP S5882537 A JPS5882537 A JP S5882537A JP 56180888 A JP56180888 A JP 56180888A JP 18088881 A JP18088881 A JP 18088881A JP S5882537 A JPS5882537 A JP S5882537A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- interlayer insulating
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多結晶シリコン膜の多層電極を有する半導体装
置の電極層間の絶縁膜構造に関するものであり、その目
的とするところは、多層の多結晶シリコン膜の層間絶縁
を向上させて、半導体装置の電気的特性および信頼性の
向上を図ることである。
置の電極層間の絶縁膜構造に関するものであり、その目
的とするところは、多層の多結晶シリコン膜の層間絶縁
を向上させて、半導体装置の電気的特性および信頼性の
向上を図ることである。
ダイナミックメモリーのＭＯ５型半導体装置は２ ／
− 一例として、第１図に示される断面をもつ典型的構造で
ある。第１図において、１はＰ型車結晶シリコンの半導
体基板、２，３は基板の一生面に形成された二酸化珪素
膜、４，６は各々第一層、第二層のＨ型の導電性を有す
る多結晶シリコン膜、６は上記二層の多結晶シリコン膜
の層間絶縁膜、７は鱈拡散領域、８は二酸化珪素膜、９
はアルミニウムなどからなる電極、１ｏは半導体装置の
保護膜を示している。
− 一例として、第１図に示される断面をもつ典型的構造で
ある。第１図において、１はＰ型車結晶シリコンの半導
体基板、２，３は基板の一生面に形成された二酸化珪素
膜、４，６は各々第一層、第二層のＨ型の導電性を有す
る多結晶シリコン膜、６は上記二層の多結晶シリコン膜
の層間絶縁膜、７は鱈拡散領域、８は二酸化珪素膜、９
はアルミニウムなどからなる電極、１ｏは半導体装置の
保護膜を示している。
従来、かかる構造の半導体装置を実現する製造工程の一
例は第２図ａ −ｄに示される順序となる。
例は第２図ａ −ｄに示される順序となる。
第２図ａに示されるようにＰ型車結晶シリコンの半導体
基板１に熱酸化により二酸化珪素膜２を形成し、この上
に気相成長法により多結晶シリコン膜４を堆積し、これ
にリンなどのＮ型不純物を拡散する。そして、この多結
晶シリコン膜４上にホトレジスト膜１１を設け、通常の
写真食刻法により、電極パターンに形成する。次にこの
電極多結晶膜をマスクとしてフッ酸・フッ化アンモニウ
ム混合液に浸漬して二酸化珪素膜２をエツチングすコン
膜４の下の二酸化珪素膜も廻り込んでエツチングされ、
ひさし状の構造となる。次に第２図Ｃのように水蒸気雰
囲気で基板１の露出面と多結晶シリコン膜４を同時に酸
化することにより、二酸化珪素膜３，５を成長する。そ
して、さらに、この上に第二層の多結晶シリコン膜６を
上記第一層多結晶シリコン膜４と同様に形成する。上記
第一層多結晶シリコン膜４上に成長した酸化膜６は二層
の多結晶シリコン膜４，６の層間絶縁膜であり、上記第
一層多結晶シリコン膜上の二酸化珪素膜６の厚みは基板
１吉上記第二層多結晶シリコン膜６との間の二酸化珪素
膜３の約２倍である。この酸化工程において、第一層の
多結晶シリコン膜４の端部はそり上がり、かつ、上記第
一層多結晶シリコン膜表面は端部の第１の酸化膜のアン
ダーエッチ部で均一に酸化されず、Ｄの部分のように層
間絶縁膜のうすい部分が生じる。かかるＤの部分は他の
層間絶縁膜６の膜厚の約２分の１程度の厚みとなる。次
に第２図ｄのように第二層多結晶シリコン膜６のパター
ン形成、ならびに１不糸屯物拡散層７の形成を順次行い
、さらに、この上に気相成長法により二酸化珪素膜８を
堆積し、これに開口部を設け、アルミニウムの電極９を
形成する。そして、保護膜１０を堆積して、工程を終了
する。
基板１に熱酸化により二酸化珪素膜２を形成し、この上
に気相成長法により多結晶シリコン膜４を堆積し、これ
にリンなどのＮ型不純物を拡散する。そして、この多結
晶シリコン膜４上にホトレジスト膜１１を設け、通常の
写真食刻法により、電極パターンに形成する。次にこの
電極多結晶膜をマスクとしてフッ酸・フッ化アンモニウ
ム混合液に浸漬して二酸化珪素膜２をエツチングすコン
膜４の下の二酸化珪素膜も廻り込んでエツチングされ、
ひさし状の構造となる。次に第２図Ｃのように水蒸気雰
囲気で基板１の露出面と多結晶シリコン膜４を同時に酸
化することにより、二酸化珪素膜３，５を成長する。そ
して、さらに、この上に第二層の多結晶シリコン膜６を
上記第一層多結晶シリコン膜４と同様に形成する。上記
第一層多結晶シリコン膜４上に成長した酸化膜６は二層
の多結晶シリコン膜４，６の層間絶縁膜であり、上記第
一層多結晶シリコン膜上の二酸化珪素膜６の厚みは基板
１吉上記第二層多結晶シリコン膜６との間の二酸化珪素
膜３の約２倍である。この酸化工程において、第一層の
多結晶シリコン膜４の端部はそり上がり、かつ、上記第
一層多結晶シリコン膜表面は端部の第１の酸化膜のアン
ダーエッチ部で均一に酸化されず、Ｄの部分のように層
間絶縁膜のうすい部分が生じる。かかるＤの部分は他の
層間絶縁膜６の膜厚の約２分の１程度の厚みとなる。次
に第２図ｄのように第二層多結晶シリコン膜６のパター
ン形成、ならびに１不糸屯物拡散層７の形成を順次行い
、さらに、この上に気相成長法により二酸化珪素膜８を
堆積し、これに開口部を設け、アルミニウムの電極９を
形成する。そして、保護膜１０を堆積して、工程を終了
する。
かかる製造工程では、はとんど第２図０で示したような
層間絶縁膜が局部的に薄し）多層多結晶シＩＪコン構造
を有するものとなり、第１図で示した典型的構造の実現
は難しい。すなわち、現実に番よ、第２図Ｃ９ｄで示し
たように、二層の多結晶シＩＪコン膜の層間絶縁膜が、
第一層多結晶シリコン膜の端のそり上った部分でうずく
なるところ力（生じる。これは第一層多結晶シ９リコン
膜の下の二酸化珪素膜のエツチングにおいて、第２図す
の如く、第一層多結晶シリコン膜の端がひさし状になり
、さらに層間絶縁膜の成長工程において、酸素や水蒸気
などの酸化剤が第一層多結晶シリコン膜と二酸化珪素膜
の境界面に沿って速く拡散するため、第一層多結晶シリ
コン膜の端がそり上るようになること、及びリンなどの
１拡散した多結晶シリコの表面及び側面には厚い二酸化
珪素膜が成長し、第一層多結晶シリコン膜のひさしの先
端部は大きくなるが、第一層多結晶シリコン膜のひさし
の下部は成長が遅く、部分的に二酸化珪素膜のうす（４
部分が生じるためである。このため層間絶縁性が低下し
、層間リークの原因となりやすい。さらに、このひさし
状になった部分では第二層多結晶シリコンや上層のアル
ミニウムなどが均一に堆積するのが難しく、これらの配
線の断線が起りやすい。
層間絶縁膜が局部的に薄し）多層多結晶シＩＪコン構造
を有するものとなり、第１図で示した典型的構造の実現
は難しい。すなわち、現実に番よ、第２図Ｃ９ｄで示し
たように、二層の多結晶シＩＪコン膜の層間絶縁膜が、
第一層多結晶シリコン膜の端のそり上った部分でうずく
なるところ力（生じる。これは第一層多結晶シ９リコン
膜の下の二酸化珪素膜のエツチングにおいて、第２図す
の如く、第一層多結晶シリコン膜の端がひさし状になり
、さらに層間絶縁膜の成長工程において、酸素や水蒸気
などの酸化剤が第一層多結晶シリコン膜と二酸化珪素膜
の境界面に沿って速く拡散するため、第一層多結晶シリ
コン膜の端がそり上るようになること、及びリンなどの
１拡散した多結晶シリコの表面及び側面には厚い二酸化
珪素膜が成長し、第一層多結晶シリコン膜のひさしの先
端部は大きくなるが、第一層多結晶シリコン膜のひさし
の下部は成長が遅く、部分的に二酸化珪素膜のうす（４
部分が生じるためである。このため層間絶縁性が低下し
、層間リークの原因となりやすい。さらに、このひさし
状になった部分では第二層多結晶シリコンや上層のアル
ミニウムなどが均一に堆積するのが難しく、これらの配
線の断線が起りやすい。
以上のように従来の構造では、層間絶縁の劣化や配線金
属の断線が起りやすく、電気特性及び信頼性の面から改
善が必要であった。本発明は前記のような従来の半導体
装置の欠点を除去したものである。
属の断線が起りやすく、電気特性及び信頼性の面から改
善が必要であった。本発明は前記のような従来の半導体
装置の欠点を除去したものである。
′本発明は、半導体基板の主面に形成した第一の二酸化
珪素膜上に設けた第一の多結晶シリコン膜に、第二の二
酸化珪素膜を介して第二の多結晶シリコン膜を重畳した
多層電極にして、上記第一の多結晶シリコン膜端部下方
の上記第二の多結晶シリコン膜の段部と向き合う部分の
少くとも上述の熱酸化膜の薄く形成されることの多い領
域の二酸化珪素膜を覆って窒化珪素膜を附加介在せしめ
た構造にすることにより、二層の多結晶シリコン膜の層
間絶縁の向上を図るものである。か力）る半導体装置に
ついて、これを製造する工程の一実施例によって説明す
る。第３図ａにおいて１はＰ型車結晶シリコン基板、２
は二酸化珪素膜、４６ま第一層多結晶シリコン膜である
。この多結晶シリコン膜４はリンの拡散によりシート抵
抗２ｏΩ／口にされている。次にレジストを用いた写真
食刻法により、第一層多結晶シリコン膜４に所望の／−
、ａターンを形成後、フッ酸・フ・ソ化アンモニウム混
合液で二酸化珪素膜２のエツチングを行う。この場合、
前述の如く、第一層多結晶シリコン膜４のひさしが生じ
る。二酸化珪素膜厚が６０ナノメータの時、ひさしは約
６０〜８０ナノメータとなる。次に、ａｏｏ’ｃ、水蒸
気雰囲気で約３時間酸化する。これにより、第３図すに
示したように二酸化珪素膜３がｅＯナノメータ、層間絶
縁膜５が約１５０す３図すのＥの部分はうす＜ＳＯ〜１
００ナノメータになる。ついで、この上に窒化珪素膜１
１を１００ナノメータ堆積する。これを平行平板型の電
極構造を有する反応性イオンエツチング装置、いわゆる
、ドライエツチング装置で、全面処理し、上記窒化珪素
膜の大部分をエツチング除去する。
珪素膜上に設けた第一の多結晶シリコン膜に、第二の二
酸化珪素膜を介して第二の多結晶シリコン膜を重畳した
多層電極にして、上記第一の多結晶シリコン膜端部下方
の上記第二の多結晶シリコン膜の段部と向き合う部分の
少くとも上述の熱酸化膜の薄く形成されることの多い領
域の二酸化珪素膜を覆って窒化珪素膜を附加介在せしめ
た構造にすることにより、二層の多結晶シリコン膜の層
間絶縁の向上を図るものである。か力）る半導体装置に
ついて、これを製造する工程の一実施例によって説明す
る。第３図ａにおいて１はＰ型車結晶シリコン基板、２
は二酸化珪素膜、４６ま第一層多結晶シリコン膜である
。この多結晶シリコン膜４はリンの拡散によりシート抵
抗２ｏΩ／口にされている。次にレジストを用いた写真
食刻法により、第一層多結晶シリコン膜４に所望の／−
、ａターンを形成後、フッ酸・フ・ソ化アンモニウム混
合液で二酸化珪素膜２のエツチングを行う。この場合、
前述の如く、第一層多結晶シリコン膜４のひさしが生じ
る。二酸化珪素膜厚が６０ナノメータの時、ひさしは約
６０〜８０ナノメータとなる。次に、ａｏｏ’ｃ、水蒸
気雰囲気で約３時間酸化する。これにより、第３図すに
示したように二酸化珪素膜３がｅＯナノメータ、層間絶
縁膜５が約１５０す３図すのＥの部分はうす＜ＳＯ〜１
００ナノメータになる。ついで、この上に窒化珪素膜１
１を１００ナノメータ堆積する。これを平行平板型の電
極構造を有する反応性イオンエツチング装置、いわゆる
、ドライエツチング装置で、全面処理し、上記窒化珪素
膜の大部分をエツチング除去する。
このエツチング工程ではひさし状になった蔭の部分の窒
化珪素は第３図Ｃに示すように、わずかの量の窒化珪素
膜１１が残り、層間絶縁膜のうすい部分はこの窒化珪素
膜により覆われる。
化珪素は第３図Ｃに示すように、わずかの量の窒化珪素
膜１１が残り、層間絶縁膜のうすい部分はこの窒化珪素
膜により覆われる。
しかるのち、この上に第二層多結晶シリコン膜６を堆積
する。次に第３図ｄのように第二層多結晶シリコン膜６
のパターンを形成し、鱈拡散領域７を作り、この上に気
相成長法により二酸化珪素膜８を堆積する。これに開孔
部を設はアルミニウムの電極を形成し、保護膜を堆積す
る。第３図すで窒化珪素膜のかわりに、気相成長法によ
り絶縁被膜を堆積し、これを異方性エツチングしても、
第３図すの冠の部分は被覆されるので同様な効果がある
。
する。次に第３図ｄのように第二層多結晶シリコン膜６
のパターンを形成し、鱈拡散領域７を作り、この上に気
相成長法により二酸化珪素膜８を堆積する。これに開孔
部を設はアルミニウムの電極を形成し、保護膜を堆積す
る。第３図すで窒化珪素膜のかわりに、気相成長法によ
り絶縁被膜を堆積し、これを異方性エツチングしても、
第３図すの冠の部分は被覆されるので同様な効果がある
。
上述の如くして形成された本願発明にかかる半導体装置
には次の如き長所がある。
には次の如き長所がある。
第一の二酸化珪素膜上に設けた第一の多結晶シリコン膜
に、第二の二酸化珪素膜を介して第二の多結晶シリコン
膜を重畳した多層電極において、前記第一の多結晶シリ
コン膜端部下方の上記第二の多結晶シリコン膜の段部と
向き合う部分の少くとも一部基板面側に窒化珪素膜を介
在せしめた構造にすることにより、二層の多結晶シリコ
ン膜の層間絶縁が著しく向上される。従来の構造では第
一層の多結晶シリコン膜を酸化する工程において、これ
によって形成される二酸化珪素膜の端部は均一に酸化さ
れず、特にひさし状の部分の下側は二酸化珪素膜はうす
くなる。この部分を二酸化珪素膜、窒化珪素膜の二層構
造にすることにより、層間絶縁耐圧の向上は著しい。ま
た、層間絶縁膜形成後、全面に窒化珪素を堆積し、これ
をエツチングせず層間絶縁膜とした場合、二層の多結晶
シリコン膜間の層間絶縁は向上するが、層間絶縁膜＾る
ＭＯＳ）ランジスタのゲート酸化膜も二酸化珪素膜、窒
化珪素の二層構造となり、素子の特性上良くない。また
、二層間の部分のみ全ての窒化珪素膜を残すには、窒化
珪素膜のパターン形成のための写真食刻工程が必要とな
るが、層間絶縁が前述の部分で弱いことをより明らかな
ように、レジストを用いた写真食刻法では実現不可能で
ある。
に、第二の二酸化珪素膜を介して第二の多結晶シリコン
膜を重畳した多層電極において、前記第一の多結晶シリ
コン膜端部下方の上記第二の多結晶シリコン膜の段部と
向き合う部分の少くとも一部基板面側に窒化珪素膜を介
在せしめた構造にすることにより、二層の多結晶シリコ
ン膜の層間絶縁が著しく向上される。従来の構造では第
一層の多結晶シリコン膜を酸化する工程において、これ
によって形成される二酸化珪素膜の端部は均一に酸化さ
れず、特にひさし状の部分の下側は二酸化珪素膜はうす
くなる。この部分を二酸化珪素膜、窒化珪素膜の二層構
造にすることにより、層間絶縁耐圧の向上は著しい。ま
た、層間絶縁膜形成後、全面に窒化珪素を堆積し、これ
をエツチングせず層間絶縁膜とした場合、二層の多結晶
シリコン膜間の層間絶縁は向上するが、層間絶縁膜＾る
ＭＯＳ）ランジスタのゲート酸化膜も二酸化珪素膜、窒
化珪素の二層構造となり、素子の特性上良くない。また
、二層間の部分のみ全ての窒化珪素膜を残すには、窒化
珪素膜のパターン形成のための写真食刻工程が必要とな
るが、層間絶縁が前述の部分で弱いことをより明らかな
ように、レジストを用いた写真食刻法では実現不可能で
ある。
本発明による構造では窒化珪素膜を絶縁耐圧の弱い部分
に自己整合的に形成することが出来るため、極めて容易
に実施可能である。また、第一層多結晶シリコン膜のひ
さし部分で、上層に堆積したアルミニウムなどの電極配
線の断線が起りやすいが、本発明による構造ではひさし
が発生しないため、このような断線も防止する効果があ
る。
に自己整合的に形成することが出来るため、極めて容易
に実施可能である。また、第一層多結晶シリコン膜のひ
さし部分で、上層に堆積したアルミニウムなどの電極配
線の断線が起りやすいが、本発明による構造ではひさし
が発生しないため、このような断線も防止する効果があ
る。
第１図は従来の半導体装置の断面図、第２図ａからｄは
従来の半導体装置の製造工程途中における断面図、第３
図ａからＣは本発明の半導体装置の製造工程途中におけ
る断面図、第３図ｄは本発１ ｏ・ 明の半導体装置の断面図である。 １・・・・・・半導体基板、２・・・・・・二液イヒ珪
素膜、４．６・・・・・・多結晶シリコン膜、６・・・
・・・層間絶縁膜、１１．１１ｂ・・・・・・窒化珪素
膜。
従来の半導体装置の製造工程途中における断面図、第３
図ａからＣは本発明の半導体装置の製造工程途中におけ
る断面図、第３図ｄは本発１ ｏ・ 明の半導体装置の断面図である。 １・・・・・・半導体基板、２・・・・・・二液イヒ珪
素膜、４．６・・・・・・多結晶シリコン膜、６・・・
・・・層間絶縁膜、１１．１１ｂ・・・・・・窒化珪素
膜。
Claims (1)
- 半導体基板の主面に形成した第一の二酸化珪素膜上に設
けた第一の多結晶シリコン膜に、第二の二酸化珪素膜を
介して第二の多結晶シリコン膜を重畳した多層電極にし
て、前記第一の多結晶シリコン膜端部下方の、上記第二
の多結晶シリコン膜の段部に向き合う部分の少くとも一
部基板面側に窒化珪素膜を介在せしめた構造を有するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180888A JPS5882537A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180888A JPS5882537A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5882537A true JPS5882537A (ja) | 1983-05-18 |
Family
ID=16091083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180888A Pending JPS5882537A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882537A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365645A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体装置の製造方法 |
| US4888298A (en) * | 1988-12-23 | 1989-12-19 | Eastman Kodak Company | Process to eliminate the re-entrant profile in a double polysilicon gate structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111247A (en) * | 1980-01-24 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of semiconductor device |
-
1981
- 1981-11-10 JP JP56180888A patent/JPS5882537A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111247A (en) * | 1980-01-24 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365645A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体装置の製造方法 |
| US4888298A (en) * | 1988-12-23 | 1989-12-19 | Eastman Kodak Company | Process to eliminate the re-entrant profile in a double polysilicon gate structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757028A (en) | Process for preparing a silicon carbide device | |
| JP4416843B2 (ja) | 集積回路においてトレンチアイソレーション構造を形成する方法 | |
| US5442223A (en) | Semiconductor device with stress relief | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP2647034B2 (ja) | 電荷結合素子の製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPS5882537A (ja) | 半導体装置 | |
| JPS6228591B2 (ja) | ||
| JPH0415619B2 (ja) | ||
| JP2867782B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH0454390B2 (ja) | ||
| JPS63237456A (ja) | 半導体装置 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPS6117143B2 (ja) | ||
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| US6544852B1 (en) | Method of fabricating semiconductor device | |
| JPH0558258B2 (ja) | ||
| JPH05326497A (ja) | 半導体装置の製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH0831597B2 (ja) | 絶縁ゲート電界効果形半導体装置の製造方法 | |
| JPS6117144B2 (ja) | ||
| JPS58180061A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) |