JPH05251381A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05251381A JPH05251381A JP5019192A JP5019192A JPH05251381A JP H05251381 A JPH05251381 A JP H05251381A JP 5019192 A JP5019192 A JP 5019192A JP 5019192 A JP5019192 A JP 5019192A JP H05251381 A JPH05251381 A JP H05251381A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- contact
- etching
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 熱処理を行わずコンタクト上部に滑らかなテ
ーパを形成する。 【構成】 素子分離シリコン酸化膜１と導電層２を有す
る半導体基板上に、シリコン酸化膜３を堆積し、コンタ
クトレジストパターン４を形成した後に等方性エッチン
グを行い、所望のテーパ５を形成する（図１ａ）。次
に、コンタクト部６に残ったシリコン酸化膜の９０％を
異方性エッチングにより除去する（図１ｂ）。更に、レ
ジストの除去後、コンタクト部に残ったシリコン酸化膜
を異方性エッチングにより除去する。この時、シリコン
酸化膜表面にはダメージ層７が形成される（図１ｃ）。
これをふっ化水素水溶液に浸漬する（図１ｄ）。コンタ
クト６はダメージ層７でのエッチング速度の違いから、
その径が大きくならず、角９が取れて滑らかなテーパ８
に形成される。
ーパを形成する。 【構成】 素子分離シリコン酸化膜１と導電層２を有す
る半導体基板上に、シリコン酸化膜３を堆積し、コンタ
クトレジストパターン４を形成した後に等方性エッチン
グを行い、所望のテーパ５を形成する（図１ａ）。次
に、コンタクト部６に残ったシリコン酸化膜の９０％を
異方性エッチングにより除去する（図１ｂ）。更に、レ
ジストの除去後、コンタクト部に残ったシリコン酸化膜
を異方性エッチングにより除去する。この時、シリコン
酸化膜表面にはダメージ層７が形成される（図１ｃ）。
これをふっ化水素水溶液に浸漬する（図１ｄ）。コンタ
クト６はダメージ層７でのエッチング速度の違いから、
その径が大きくならず、角９が取れて滑らかなテーパ８
に形成される。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に係り、特に半導体集積回路において、半導体基板上
に層間絶縁層を挟んで設けられた導電層とコンタクトレ
ジストパターンにて形成される導電層を接続するための
コンタクトの形成に関する。
法に係り、特に半導体集積回路において、半導体基板上
に層間絶縁層を挟んで設けられた導電層とコンタクトレ
ジストパターンにて形成される導電層を接続するための
コンタクトの形成に関する。
【０００２】
【従来の技術】半導体装置の微細化に伴い、図４に示す
半導体基板上に形成される導電層２とアルミニウム配線
１０を接続するためにシリコン酸化膜３に開口されるコ
ンタクト６の径は小さくなっている。そのため、コンタ
クト径に対するシリコン酸化膜の膜厚の比、すなわちア
スペクト比が大きくなると、その後工程により形成され
るアルミニウム配線の厚みがコンタクト内外部で異なっ
てくる。一般に、カバレージはコンタクト外部のアルミ
ニウム配線の厚みに対するコンタクト内部のアルミニウ
ム配線の厚みの比で表される。コンタクト内部のアルミ
ニウム配線の厚みが薄くなってカバレージが低下する
と、断線不良や信頼性低下の原因となる。その対策とし
て、従来ではコンタクト上部にテーパを形成する方法が
採られている。
半導体基板上に形成される導電層２とアルミニウム配線
１０を接続するためにシリコン酸化膜３に開口されるコ
ンタクト６の径は小さくなっている。そのため、コンタ
クト径に対するシリコン酸化膜の膜厚の比、すなわちア
スペクト比が大きくなると、その後工程により形成され
るアルミニウム配線の厚みがコンタクト内外部で異なっ
てくる。一般に、カバレージはコンタクト外部のアルミ
ニウム配線の厚みに対するコンタクト内部のアルミニウ
ム配線の厚みの比で表される。コンタクト内部のアルミ
ニウム配線の厚みが薄くなってカバレージが低下する
と、断線不良や信頼性低下の原因となる。その対策とし
て、従来ではコンタクト上部にテーパを形成する方法が
採られている。
【０００３】
【発明が解決しようとする課題】従来法により形成され
るテーパは、図４（ａ）に示すようにコンタクト上部に
角９ができる。そのため、アルミニウム配線１０を形成
した場合、図４（ｂ）に示すようにアルミニウム配線１
０に段差１２ができる。この段差によって配線が細くな
った部分は、他の部分に比べて抵抗が高くなり、信頼性
を低下させる原因となる。 この問題を解決する方法と
して、例えば特開平２−２５０３５７号にはコンタクト
開口後に熱処理を行う技術が開示されている。しかし、
熱処理には導電層に不純物が拡散する懸念がある。本発
明の目的は、熱処理を行わずコンタクト上部に滑らかな
テーパを形成することができる半導体装置の製造方法を
提供することである。
るテーパは、図４（ａ）に示すようにコンタクト上部に
角９ができる。そのため、アルミニウム配線１０を形成
した場合、図４（ｂ）に示すようにアルミニウム配線１
０に段差１２ができる。この段差によって配線が細くな
った部分は、他の部分に比べて抵抗が高くなり、信頼性
を低下させる原因となる。 この問題を解決する方法と
して、例えば特開平２−２５０３５７号にはコンタクト
開口後に熱処理を行う技術が開示されている。しかし、
熱処理には導電層に不純物が拡散する懸念がある。本発
明の目的は、熱処理を行わずコンタクト上部に滑らかな
テーパを形成することができる半導体装置の製造方法を
提供することである。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は素子分離シリコン
酸化膜と導電層を有する半導体基板上にシリコン酸化膜
を形成する工程と、前記シリコン酸化膜上にコンタクト
レジストパターンを形成する工程と、前記シリコン酸化
膜を等方性エッチングする工程と、前記シリコン酸化膜
を異方性エッチングする工程と、前記コンタクトレジス
トパターンを除去する工程と、前記コンタクトレジスト
パターンを除去した後に、異方性エッチングにより導電
層に達するコンタクトを前記シリコン酸化膜に開口する
工程と、前記工程の終了後にふっ化水素水溶液に浸漬す
る工程と、次いで前記コンタクトにアルミニウム配線を
形成する工程とを具備するものである。
め、本発明の半導体装置の製造方法は素子分離シリコン
酸化膜と導電層を有する半導体基板上にシリコン酸化膜
を形成する工程と、前記シリコン酸化膜上にコンタクト
レジストパターンを形成する工程と、前記シリコン酸化
膜を等方性エッチングする工程と、前記シリコン酸化膜
を異方性エッチングする工程と、前記コンタクトレジス
トパターンを除去する工程と、前記コンタクトレジスト
パターンを除去した後に、異方性エッチングにより導電
層に達するコンタクトを前記シリコン酸化膜に開口する
工程と、前記工程の終了後にふっ化水素水溶液に浸漬す
る工程と、次いで前記コンタクトにアルミニウム配線を
形成する工程とを具備するものである。
【０００５】
【作用】素子分離シリコン酸化膜と導電層にシリコン酸
化膜を成膜し、この上にコンタクトレジストパターンを
形成した半導体基板に、エッチングにより導電層とコン
タクトレジストパターンにより形成された導電層とを電
気的に接続するための上部に角のあるテーパをもったコ
ンタクトを形成する。次に、コンタクトレジストパター
ンを除去した後に、コンタクト部に残ったシリコン酸化
膜を異方性エッチングにより除去する。この時、異方性
エッチングに晒されたシリコン酸化膜表面にはダメージ
層が形成される。このダメージ層は他の部分よりもエッ
チング速度が大きく、かつ鋭角な部分は応力が高いた
め、さらにエッチング速度が大きくなる。そのため、後
工程としてふっ化水素水溶液に浸漬すると、コンタクト
径が大きくならず、しかも角が取れて滑らかなテーパを
有するコンタクトが形成される。したがって、アルミニ
ウム配線の細りが生じなくなる。
化膜を成膜し、この上にコンタクトレジストパターンを
形成した半導体基板に、エッチングにより導電層とコン
タクトレジストパターンにより形成された導電層とを電
気的に接続するための上部に角のあるテーパをもったコ
ンタクトを形成する。次に、コンタクトレジストパター
ンを除去した後に、コンタクト部に残ったシリコン酸化
膜を異方性エッチングにより除去する。この時、異方性
エッチングに晒されたシリコン酸化膜表面にはダメージ
層が形成される。このダメージ層は他の部分よりもエッ
チング速度が大きく、かつ鋭角な部分は応力が高いた
め、さらにエッチング速度が大きくなる。そのため、後
工程としてふっ化水素水溶液に浸漬すると、コンタクト
径が大きくならず、しかも角が取れて滑らかなテーパを
有するコンタクトが形成される。したがって、アルミニ
ウム配線の細りが生じなくなる。
【０００６】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は本発明の半導体装置の製造方法を説明
するための各工程での半導体装置の断面を示している。
半導体基板には、素子分離シリコン酸化膜１と導電層２
が形成されており、この基板上にシリコン酸化膜３を堆
積し、コンタクトレジストパターン４を形成した後に等
方性エッチングを行い、所望のテーパ５を形成する（図
１の（ａ））。次に、コンタクト部６に残ったシリコン
酸化膜の９０％を異方性エッチングにより除去する（図
１の（ｂ））。更に、コンタクトレジストパターン４を
除去した後、コンタクト部に残ったシリコン酸化膜３を
異方性エッチングにより除去する。この時、異方性エッ
チングに晒されたシリコン酸化膜表面にはダメージ層７
（図中“×”印部分）が形成される（図１の（ｃ））。
これをふっ化水素水溶液に浸漬すると、ダメージ層７
は、他の部分よりもエッチング速度が大きく、かつ鋭角
な部分は応力が高いため、さらにエッチング速度が大き
くなる。そのため、コンタクト６の径は大きくならず、
テーパ部にある角９が取れて滑らかなテーパ８を有する
コンタクト６が形成される（図１の（ｄ））。
説明する。図１は本発明の半導体装置の製造方法を説明
するための各工程での半導体装置の断面を示している。
半導体基板には、素子分離シリコン酸化膜１と導電層２
が形成されており、この基板上にシリコン酸化膜３を堆
積し、コンタクトレジストパターン４を形成した後に等
方性エッチングを行い、所望のテーパ５を形成する（図
１の（ａ））。次に、コンタクト部６に残ったシリコン
酸化膜の９０％を異方性エッチングにより除去する（図
１の（ｂ））。更に、コンタクトレジストパターン４を
除去した後、コンタクト部に残ったシリコン酸化膜３を
異方性エッチングにより除去する。この時、異方性エッ
チングに晒されたシリコン酸化膜表面にはダメージ層７
（図中“×”印部分）が形成される（図１の（ｃ））。
これをふっ化水素水溶液に浸漬すると、ダメージ層７
は、他の部分よりもエッチング速度が大きく、かつ鋭角
な部分は応力が高いため、さらにエッチング速度が大き
くなる。そのため、コンタクト６の径は大きくならず、
テーパ部にある角９が取れて滑らかなテーパ８を有する
コンタクト６が形成される（図１の（ｄ））。
【０００７】図２および図３は、本発明の半導体装置の
製造方法の具体例である工程を示している。素子分離シ
リコン酸化膜１と第１導電層２を有する半導体基板上
に、不純物を含んでいないシリコン酸化膜３を3000Å、
ほう素とりんを含んだシリコン酸化膜１１を化学気相成
長法により5000Å堆積し、Ｎ2雰囲気で熱処理する。こ
の基板上に半導体基板上の導電層２とアルミニウム配線
１０を接続するコンタクトのレジストパターン４を形成
する（図２の（ａ））。次に、ケミカルドライ・エッチ
ング法（マイクロ波出力：700Ｗ）によりシリコン酸化
膜１１を2000Åの等方性エッチングする（図２の
（ｂ））。そして、コンタクト部６に残ったシリコン酸
化膜１１および３を6000Åの内、９０％を反応性イオン
エッチング法によりエッチングする（図２の（ｃ））。
更に、コンタクトレジストパターン４をＯ2プラズマに
より除去する（図３の（ｄ））。次に、コンタクト部に
残ったシリコン酸化膜を反応性イオンエッチング法によ
り１０分間の浸漬を行う。これにより、コンタクト上部
にある角９が平坦部分に比べて選択的に除去される（図
３の（ｅ））。そして、スパッタ法でアルミニウム配線
１０を形成する（図３の（ｆ））。
製造方法の具体例である工程を示している。素子分離シ
リコン酸化膜１と第１導電層２を有する半導体基板上
に、不純物を含んでいないシリコン酸化膜３を3000Å、
ほう素とりんを含んだシリコン酸化膜１１を化学気相成
長法により5000Å堆積し、Ｎ2雰囲気で熱処理する。こ
の基板上に半導体基板上の導電層２とアルミニウム配線
１０を接続するコンタクトのレジストパターン４を形成
する（図２の（ａ））。次に、ケミカルドライ・エッチ
ング法（マイクロ波出力：700Ｗ）によりシリコン酸化
膜１１を2000Åの等方性エッチングする（図２の
（ｂ））。そして、コンタクト部６に残ったシリコン酸
化膜１１および３を6000Åの内、９０％を反応性イオン
エッチング法によりエッチングする（図２の（ｃ））。
更に、コンタクトレジストパターン４をＯ2プラズマに
より除去する（図３の（ｄ））。次に、コンタクト部に
残ったシリコン酸化膜を反応性イオンエッチング法によ
り１０分間の浸漬を行う。これにより、コンタクト上部
にある角９が平坦部分に比べて選択的に除去される（図
３の（ｅ））。そして、スパッタ法でアルミニウム配線
１０を形成する（図３の（ｆ））。
【０００８】この時、コンタクト上部にテーパが形成さ
れていると、全方向からアルミニウムがコンタクト内部
に飛んで来るので、コンタクト内部でのアルミニウム配
線の厚みが増すことによりカバレージの低下を防ぐと同
時に、テーパ部分に角が無いことにより、アルミニウム
配線の形状が滑らかになる。本実施例では等方性エッチ
ングを行ってコンタクト上部にテーパを形成した後に、
コンタクト部に残ったシリコン酸化膜の90％を異方性エ
ッチングにより除去する構成としているが、次工程での
エッチングレートを考慮して予め導電層２を形成すれ
ば、上記異方性エッチングによりシリコン酸化膜の100
％、すなわち導電層に達するように開口しても良い。
れていると、全方向からアルミニウムがコンタクト内部
に飛んで来るので、コンタクト内部でのアルミニウム配
線の厚みが増すことによりカバレージの低下を防ぐと同
時に、テーパ部分に角が無いことにより、アルミニウム
配線の形状が滑らかになる。本実施例では等方性エッチ
ングを行ってコンタクト上部にテーパを形成した後に、
コンタクト部に残ったシリコン酸化膜の90％を異方性エ
ッチングにより除去する構成としているが、次工程での
エッチングレートを考慮して予め導電層２を形成すれ
ば、上記異方性エッチングによりシリコン酸化膜の100
％、すなわち導電層に達するように開口しても良い。
【０００９】
【発明の効果】上述のように、本発明によれば、上部に
テーパを有するコンタクトを形成した後の処理として、
ふっ化水素水溶液に浸漬する工程を設けることにより、
コンタクトに滑らかなテーパを形成することができるの
で、アルミニウム配線の細りが生じなくなり、断線不良
や信頼性低下が防止できる。
テーパを有するコンタクトを形成した後の処理として、
ふっ化水素水溶液に浸漬する工程を設けることにより、
コンタクトに滑らかなテーパを形成することができるの
で、アルミニウム配線の細りが生じなくなり、断線不良
や信頼性低下が防止できる。
【図１】 本発明の半導体装置の製造方法を説明するた
めの各工程での半導体装置の断面図である。
めの各工程での半導体装置の断面図である。
【図２】 本発明の実施例である（ａ）〜（ｃ）工程で
の半導体装置の断面図である。
の半導体装置の断面図である。
【図３】 本発明の実施例である（ｄ）〜（ｆ）工程で
の半導体装置の断面図である。
の半導体装置の断面図である。
【図４】 従来法による各工程での半導体装置の断面図
である。
である。
１ 素子分離シリコン酸化膜、２ 導電層、３ シリコ
ン酸化膜、４ レジスト、５ テーパ、６ コンタク
ト、７ ダメージ層、１０ アルミニウム配線、１１
ほう素とりんを含んだシリコン酸化膜
ン酸化膜、４ レジスト、５ テーパ、６ コンタク
ト、７ ダメージ層、１０ アルミニウム配線、１１
ほう素とりんを含んだシリコン酸化膜
Claims (1)
- 【請求項１】 素子分離シリコン酸化膜と導電層を有す
る半導体基板上にシリコン酸化膜を形成する工程と、 前記シリコン酸化膜上にコンタクトレジストパターンを
形成する工程と、 前記シリコン酸化膜を等方性エッチングする工程と、 前記シリコン酸化膜を異方性エッチングする工程と、 前記コンタクトレジストパターンを除去する工程と、 前記コンタクトレジストパターンを除去した後に、異方
性エッチングにより導電層に達するコンタクトを前記シ
リコン酸化膜に開口する工程と、 前記工程の終了後にふっ化水素水溶液に浸漬する工程
と、次いで前記コンタクトにアルミニウム配線を形成す
る工程と、 を具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019192A JPH05251381A (ja) | 1992-03-09 | 1992-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019192A JPH05251381A (ja) | 1992-03-09 | 1992-03-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251381A true JPH05251381A (ja) | 1993-09-28 |
Family
ID=12852272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5019192A Pending JPH05251381A (ja) | 1992-03-09 | 1992-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006509350A (ja) * | 2002-09-30 | 2006-03-16 | インターナショナル レクティファイアー コーポレイション | 半導体装置の製造方法 |
-
1992
- 1992-03-09 JP JP5019192A patent/JPH05251381A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006509350A (ja) * | 2002-09-30 | 2006-03-16 | インターナショナル レクティファイアー コーポレイション | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0100735B1 (en) | Lift-off process for fabricating self-aligned contacts | |
| US6399504B1 (en) | Methods and etchants for etching oxides of silicon with low selectivity | |
| JPH0645466A (ja) | 半導体コンタクトビア構成体及び方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5858882A (en) | In-situ low wafer temperature oxidized gas plasma surface treatment process | |
| US5567650A (en) | Method of forming tapered plug-filled via in electrical interconnection | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JP3096177B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS63156340A (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH04132221A (ja) | 半導体集積回路の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 |